DE102009023629B4 - Leiterplatte und Herstellungsverfahren - Google Patents

Leiterplatte und Herstellungsverfahren Download PDF

Info

Publication number
DE102009023629B4
DE102009023629B4 DE102009023629A DE102009023629A DE102009023629B4 DE 102009023629 B4 DE102009023629 B4 DE 102009023629B4 DE 102009023629 A DE102009023629 A DE 102009023629A DE 102009023629 A DE102009023629 A DE 102009023629A DE 102009023629 B4 DE102009023629 B4 DE 102009023629B4
Authority
DE
Germany
Prior art keywords
seed layer
insulator
area
layer part
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009023629A
Other languages
English (en)
Other versions
DE102009023629A1 (de
Inventor
Tae-Gui Kim
Young-Hwan Shin
Jae-soo Lee
Tae-Gon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102009023629A1 publication Critical patent/DE102009023629A1/de
Application granted granted Critical
Publication of DE102009023629B4 publication Critical patent/DE102009023629B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

Leiterplatte, umfassend: einen Isolator (10) angeordnet zwischen zwei Metallschichten (11, 12); eine Durchkontaktierung (15), die so ausgestaltet ist, dass sie die beiden Metallschichten (11, 12) der beiden Seiten des Isolators elektrisch verbindet; und einen Lötflächenteil (22), der an einer Seite des Isolators (10) im Bereich der Durchkontaktierung (15) ausgebildet ist, so dass sich Lötflächenteil (22) und Durchkontaktierung (15) unmittelbar berühren, wobei der Lötflächenteil (22) folgendes umfasst: einen Keimschichtteil (11'), gebildet aus der Metallschicht (11), der an einer Seite des Isolators (10) im Bereich der Durchkontaktierung (15) ausgebildet ist, so dass sich Keimschichtteil (11') und Durchkontaktierung (15) unmittelbar berühren; und eine Plattierschicht (22a), die auf dem Keimschichtteil (11') ausgebildet ist; dadurch gekennzeichnet, dass der Keimschichtteil (11') unterhalb der Durchkontaktierung (15) einen Bereich (11b) aufweist, der dicker ausgebildet ist als in einem den Bereich (11b) umgebenden Randbereich (11a) des Keimschichtteils (11'), wobei die Fläche des dickeren Bereichs (11b) des Keimschichtteils (11') gleich oder größer ist als die Kontaktfläche der Durchkontaktierung (15) mit dem Keimschichtteil (11').

Description

  • Hintergrund
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Leiterplatte und ein Verfahren zur Herstellung derselben.
  • 2. Beschreibung des Standes der Technik
  • Im Zuge des Trends zu sehr dichten, hochintegrierten Schaltungen wird eine Baugruppe auf einem Substrat montiert, indem man im Wesentlichen eine Leitung oder eine Lötfläche 3 und eine Lotkugel 4 verwendet, die an der Unterseite eines Substrats 1 ausgebildet ist, wie in 1 gezeigt.
  • Die in 1 gezeigte Struktur erfordert jedoch Raum für eine Durchkontaktierung 2 bzw. die Lötfläche 3. Demgemäß wurde eine VOP-Struktur (via-on-pad: Durchkontaktierung auf Lötfläche) vorgeschlagen wie in 2 gezeigt, bei der eine Durchkontaktierung 7, die ein mit einer Schaltkreisstruktur 6 ausgebildetes Substrat 5 durchdringt, direkt mit einer Lötfläche 8 verbunden und eine Lotkugel 9 mit der Lötfläche 8 verbunden ist.
  • Bei der Bildung der VOP-Struktur wird häufig ein Kontaktloch unter Verwendung eines Laserbohrers gebildet. Im Falle eines Substrats, bei dem Metallfilme ausgebildet sind, zum Beispiel kupferbeschichtetes Laminat, wird der untere Metallfilm vom Laserbohrer durchdrungen.
  • Zur Lösung dieses Problems wurde der Versuch unternommen, die Dicke des unteren Metallfilms zu erhöhen. Bei einem dickeren unteren Metallfilm wird es jedoch schwierig, eine sehr kleine Schaltung zu bilden.
  • Auch wurde der Versuch unternommen, den Laserbohrer mit geringerer Energie zu betreiben. Ein Laserbohrer geringerer Energie ist jedoch nicht wirkungsvoll bei der Bildung eines Kontaktlochs.
  • Leiterplatten gemäß des Standes der Technik sowie Verfahren zu deren Herstellung sind beispielsweise in DE 699 37 153 T2 , JP 2000 012991 A , US 6534,852 B1 und US 5,774,340 offenbart.
  • Kurzbeschreibung
  • Die vorliegende Erfindung macht eine Leiterplatte nach den Ansprüchen 1 bis 2 und ein Verfahren zur Herstellung der Leiterplatte nach den Ansprüchen 3 bis 4 verfügbar, die das Durchdringen des unteren Substrats verhindern und die Prozessleistung verbessern kann.
  • Ein Aspekt der vorliegenden Erfindung betrifft eine Leiterplatte. Die Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung kann einen Isolator umfassen, eine Durchkontaktierung, die so ausgestaltet ist, dass sie die beiden Seiten des Isolators elektrisch verbindet, und einen Lötflächenteil, der an einer Seite des Isolators ausgebildet ist, so dass direkter Kontakt mit der Durchkontaktierung besteht. Der Lötflächenteil kann einen Keimschichtteil umfassen, der an einer Seite des Isolators ausgebildet ist, so dass direkter Kontakt mit der Durchkontaktierung besteht, und so abgesetzt ist, dass der der Durchkontaktierung entsprechende Teil hervorsteht, und eine Plattierschicht, die auf dem Keimschichtteil ausgebildet ist.
  • Auf der Plattierschicht kann eine Oberflächenbehandlungsschicht ausgebildet sein, und die Fläche des hervorstehenden Teils kann gleich dem oder größer als der Querschnitt der Durchkontaktierung sein, die mit dem Keimschichtteil in Kontakt ist.
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte. Das Verfahren zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung kann die Bildung eines Keimschichtteils auf einer Seite des Isolators umfassen, wobei ein Teil des Keimschichtteils hervorsteht, die Bildung eines Kontaktlochs durch Bearbeiten der anderen Seite des Isolators entsprechend dem hervorstehenden Teil des Keimschichtteils, die Bildung der Durchkontaktierung im Kontaktloch und die Bildung einer Plattierschicht auf dem Keimschichtteil entsprechend dem Lötflächenteil.
  • Das Verfahren kann auch die Bildung einer Oberflächenbehandlungsschicht auf der Plattierschicht umfassen, und die Fläche des hervorstehenden Teils kann gleich dem oder größer als der Querschnitt der Durchkontaktierung sein, die mit dem Keimschichtteil in Kontakt ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 und 2 sind Querschnittansichten, die eine herkömmliche Leiterplatte zeigen;
  • 3 ist ein Fließschema, das ein Verfahren zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 bis 9 zeigen die Abläufe des Verfahrens zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 10 ist eine Querschnittansicht, die eine Baugruppe mit einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und
  • 11 bis 13 zeigen die Abläufe des Verfahrens zur Herstellung einer Leiterplatte gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Ausführliche Beschreibung
  • Da viele verschiedene Abwandlungen und Ausführungsformen der vorliegenden Erfindung denkbar sind, sollen bestimmte Ausführungsformen anhand der begleitenden Zeichnungen erläutert und beschrieben werden. Die vorliegende Erfindung soll jedoch dadurch in keiner Weise auf bestimmte Ausführungsformen eingeschränkt werden und ist so zu verstehen, dass alle durch den Geist und Umfang der vorliegenden Erfindung abgedeckten Abwandlungen, Entsprechungen und Ersetzungen mit eingeschlossen sind. In den Zeichnungen werden ähnliche Elemente durchweg mit ähnlichen Bezugsziffern bezeichnet. Wird in der Beschreibung der vorliegenden Erfindung eine bestimmte Technologie beschrieben, die von der Linie der vorliegenden Erfindung abweicht, so wird die zugehörige ausführliche Beschreibung stets weggelassen.
  • Im Folgenden soll eine Leiterplatte und ein Verfahren zur Herstellung der Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung anhand der begleitenden Zeichnungen ausführlich beschrieben werden. Gleiche oder sich entsprechende Elemente werden ungeachtet der Nummer der Figur mit gleichen Bezugsziffern versehen, und sich wiederholende Beschreibungen gleicher oder sich entsprechender Elemente sollen entfallen.
  • Im Folgenden soll zunächst das Verfahren zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben werden. 3 ist ein Fließschema, das das Verfahren zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, 4 bis 9 zeigen die Abläufe des Verfahrens zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Gezeigt in 4 bis 9 sind ein Isolator 10, Metallschichten 11 und 12, ein Keimschichtteil 11', ein Ätzresist 13, ein Kontaktloch 14, eine Durchkontaktierung 15, Strukturen 20 und 21, Lötflächenteile 22, ein Lötresist 30 und eine Oberflächenbehandlungsschicht 40.
  • Bei dem durch S110 dargestellten Prozess wird der Keimschichtteil 11' mit dem hervorstehenden Teil 11b auf einer Seite des Isolators 10 gebildet. Dies soll nachstehend ausführlicher beschrieben werden.
  • Wie in 4 gezeigt, wird ein Substrat hergestellt, wobei der Isolator 10 zwischen den Metallschichten 11 und 12, etwa Kupferfolien, angeordnet ist. Als Substrat kann ein kupferbeschichtetes Laminat verwendet werden.
  • Dann wird das strukturierte Ätzresist 13 auf der unteren Seite des Substrats gebildet wie in 5 gezeigt. Das Ätzresist 13 kann gebildet werden durch Auflegen eines trockenen Films auf das Substrat und anschließendes selektives Belichten und Entwickeln des trockenen Films.
  • Als nächstes wird die Metallschicht 11 geätzt. Dabei wird das Ätzen soweit durchgeführt, dass der Isolator 10 nicht freigelegt wird, wie in 6 gezeigt. Das heißt, das Ätzen wird durchgeführt bis die freiliegende Metallschicht 11 genügend dünn wird.
  • Mit den obigen Prozessen kann der Keimschichtteil 11' auf der Unterseite des Isolators 10 so g bildet werden, dass der Teil 11b, der vom Ätzresist 13 bedeckt war, hervorsteht.
  • Nach der Bildung des Keimschichtteils 11' erfolgt die Bildung des Kontaktlochs 14 durch Behandlung der anderen Seite, d. h., der oberen Seite des Isolators 10, entsprechend dem hervorstehenden Teil 11b des Keimschichtteils 11 in dem durch S120 dargestellten Prozess wie in 7 gezeigt. Zur Bildung des Kontaktlochs 14 kann ein Laserbohrer verwendet werden.
  • Da der der Position für die Bildung des Kontaktlochs 14 entsprechende Teil 11b in dem auf der Unterseite des Isolators 10 gebildeten Keimschichtteil 11' in der vorliegenden Ausführungsform hervorsteht, ist es weniger wahrscheinlich, dass der auf der Unterseite des Isolators 10 gebildete Keimschichtteil 11' beim Vorgang der Bildung des Kontaktlochs 14 unter Verwendung eines Laserbohrers durchdrungen wird. Dabei kann die Möglichkeit des Durchdringens des Keimschichtteils 11' weiter verringert werden, wenn der hervorstehende Teil 11b so gebildet wird, dass er größer ist als der Querschnitt der unteren Seite des Kontaktlochs 14.
  • Indem der Teil 11b, in dem das Kontaktloch 14 zu bearbeiten ist, selektiv dicker gemacht wird als der andere Teil 11a im Keimschichtteil 11', ist es außerdem möglich, durch einen späteren Plattierprozess eine Feinstruktur zu bilden.
  • Dann wird, wie in 8 gezeigt, in dem durch S130 dargestellten Prozess die Durchkontaktierung 15 im Kontaktloch 14 gebildet, und eine Plattierschicht 22a wird auf dem Keimschichtteil 11' entsprechend dem Lötflächenteil 22 in dem durch S140 dargestellten Prozess gebildet. Zur Bildung der Durchkontaktierung 15 kann ein Plattierverfahren angewandt werden. In diesem Falle kann die im Kontaktloch 14 zu bildende Durchkontaktierung 15 und die auf dem Keimschichtteil 11' zu bildende Plattierschicht 22a im gleichen Prozess gebildet werden.
  • Obwohl dies nicht in der Zeichnung dargestellt ist, kann die Plattierschicht 22a auf dem Keimschichtteil 11' auch so gebildet werden, dass – in dieser Reihenfolge – Bildung, Elektroplattieren und Schnellätzen eines strukturierten Plattierresists (nicht gezeigt) auf dem Keimschichtteil 11 erfolgt, der uf der Unterseite des Isolators 10 gebildet ist.
  • 8 zeigt die vollständig strukturierte Durchkontaktierung 15, die Schaltungsstrukturen 20 und 21 und den Lötflächenteil 22, erhalten durch die obigen Prozesse.
  • Nach Aufbringen des Lötresists 30 auf alle Bereiche, außer einige Bereiche, die freiliegen sollen, zum Beispiel der Lötflächenteil 22 (siehe 9), wird dann in dem durch S150 dargestellten Prozess die Oberflächenbehandlungsschicht 40 gebildet. Das heißt, die Oberflächenbehandlungsschicht 40 wird auf dem Lötflächenteil 22 gebildet, wo später eine Lotkugel gebildet werden soll. Die Oberflächenbehandlungsschicht 40 kann durch Plattieren von Nickel oder Gold gebildet werden.
  • 10 zeigt eine Baugruppe mit der durch die vorstehend erwähnten Prozesse hergestellten Leiterplatte. Wie in 10 gezeigt, ist die Oberflächenbehandlungsschicht 40 auf dem Lötflächenteil 22 ausgebildet, der direkt in Kontakt mit der Durchkontaktierung 15 steht, und die Lotkugel 50 ist auf der Oberflächenbehandlungsschicht 40 ausgebildet. Eine elektronische Vorrichtung 60, in der eine Elektrode 62 ausgebildet ist, ist auf die Oberseite der Leiterplatte aufgesetzt und zum Beispiel mit der Schaltkreisstruktur 20 durch die Leitung 70 verbunden. Die elektronische Vorrichtung 60 kann mit einem Formteil 65 bedeckt sein.
  • Auch wenn in der vorstehend erwähnten Ausführungsform eine dicke Metallschicht geätzt wird, um den Keimschichtteil mit dem hervorstehenden Teil zu bilden, ist es auch möglich, zur Bildung des Keimschichtteils eine dünne Metallschicht aufzuplattieren.
  • Zum Beispiel kann nach Herstellung eines Isolators 10 mit dünnen Metallfilmen 11-1 und 12' auf beiden Seiten, wie in 11 gezeigt, ein strukturiertes Plattierresist 13' auf der unteren Seite des Metallfilms 11-1 gebildet werden wie in 12 gezeigt. Anschließend kann das Plattieren durchgeführt werden, und das Plattierresist 13' kann entfernt werden, wie in 13 gezeigt.
  • Ähnlich der vorstehend erwähnten Ausführungsform der vorliegenden Erfindung ist es demgemäß auch möglich, den Keimschichtteil 11' mit dem hervorstehenden Teil 11-2, in dem ein Kontaktloch zu bearbeiten ist, durch dieses Verfahren zu bilden.
  • Da die nachfolgenden Prozesse die gleichen sind wie die der vorstehend erwähnten Ausführungsform, sollen ausführliche Beschreibungen entfallen.
  • Zwar wurden bis hierher einige Ausführungsformen der vorliegenden Erfindung aufgezeigt und beschrieben, doch wird jedem Durchschnittsfachmann klar sein, dass zahlreiche Veränderungen, Abwandlungen und Ersetzungen innerhalb der Prinzipien und im Geist der Erfindung möglich sind, deren Umfang durch die beigefügten Patentansprüche und Äquivalente derselben definiert ist.
  • Zahlreiche andere Ausführungsformen können im Umfang der Patentansprüche der vorliegenden Erfindung enthalten sein.

Claims (4)

  1. Leiterplatte, umfassend: einen Isolator (10) angeordnet zwischen zwei Metallschichten (11, 12); eine Durchkontaktierung (15), die so ausgestaltet ist, dass sie die beiden Metallschichten (11, 12) der beiden Seiten des Isolators elektrisch verbindet; und einen Lötflächenteil (22), der an einer Seite des Isolators (10) im Bereich der Durchkontaktierung (15) ausgebildet ist, so dass sich Lötflächenteil (22) und Durchkontaktierung (15) unmittelbar berühren, wobei der Lötflächenteil (22) folgendes umfasst: einen Keimschichtteil (11'), gebildet aus der Metallschicht (11), der an einer Seite des Isolators (10) im Bereich der Durchkontaktierung (15) ausgebildet ist, so dass sich Keimschichtteil (11') und Durchkontaktierung (15) unmittelbar berühren; und eine Plattierschicht (22a), die auf dem Keimschichtteil (11') ausgebildet ist; dadurch gekennzeichnet, dass der Keimschichtteil (11') unterhalb der Durchkontaktierung (15) einen Bereich (11b) aufweist, der dicker ausgebildet ist als in einem den Bereich (11b) umgebenden Randbereich (11a) des Keimschichtteils (11'), wobei die Fläche des dickeren Bereichs (11b) des Keimschichtteils (11') gleich oder größer ist als die Kontaktfläche der Durchkontaktierung (15) mit dem Keimschichtteil (11').
  2. Leiterplatte nach Anspruch 1, des Weiteren umfassend eine Oberflächenbehandlungsschicht (40), die auf der Plattierschicht (22a) ausgebildet ist.
  3. Verfahren zur Herstellung einer Leiterplatte mit einer Durchkontaktierung (15) und einem Lötflächenteil (22), wobei die Durchkontaktierung (15) so ausgestaltet ist, dass sie Metallschichten (11, 12) auf beiden Seiten eines Isolators (10) elektrisch verbindet, und der Lötflächenteil (22) an einer Seite des Isolators (10) ausgebildet ist, so dass direkter Kontakt mit der Durchkontaktierung (15) besteht, wobei das Verfahren folgendes umfasst: Bildung eines Keimschichtteils (11') aus der Metallschicht (11) auf einer Seite des Isolators (10), wobei ein Bereich (11b) des Keimschichtteils (11') dicker ist als ein anderer Bereich (11a) des Keimschichtteils (11') und wobei die Fläche des dickeren Bereichs (11b) des Keimschichtteils (11') gleich oder größer ist als die Kontaktfläche der Durchkontaktierung (15) mit dem Keimschichtteil (11'); Bildung eines Kontaktlochs (14) durch Bearbeiten der anderen Seite des Isolators (10) gegenüber dem dickeren Bereich (11b) des Keimschichtteils (11'); Bildung der Durchkontaktierung (15) im Kontaktloch (14); und Bildung einer Plattierschicht (22a) auf dem Keimschichtteil (11') entsprechend dem Lötflächenteil (22).
  4. Verfahren nach Anspruch 3, des Weiteren umfassend die Bildung einer Oberflächenbehandlungsschicht (40) auf der Plattierschicht (22a).
DE102009023629A 2008-11-14 2009-05-27 Leiterplatte und Herstellungsverfahren Expired - Fee Related DE102009023629B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0113533 2008-11-14
KR1020080113533A KR100999515B1 (ko) 2008-11-14 2008-11-14 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
DE102009023629A1 DE102009023629A1 (de) 2010-05-20
DE102009023629B4 true DE102009023629B4 (de) 2013-05-29

Family

ID=42105299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009023629A Expired - Fee Related DE102009023629B4 (de) 2008-11-14 2009-05-27 Leiterplatte und Herstellungsverfahren

Country Status (5)

Country Link
US (1) US8084696B2 (de)
JP (1) JP5263830B2 (de)
KR (1) KR100999515B1 (de)
DE (1) DE102009023629B4 (de)
TW (1) TWI383724B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
KR102530258B1 (ko) * 2017-07-13 2023-05-08 셀링크 코포레이션 인터커넥트 회로 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP2000012991A (ja) * 1998-06-18 2000-01-14 Nitto Denko Corp 異なる厚さの導体層を有する回路基板形成部材およびそれを用いた回路基板
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
DE69937153T2 (de) * 1998-07-08 2008-06-19 Ibiden Co., Ltd., Ogaki Gedruckte leiterplatte und verfahren zu deren herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
JP2007208298A (ja) * 1997-01-10 2007-08-16 Ibiden Co Ltd プリント配線板
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
US6407458B1 (en) * 2000-05-04 2002-06-18 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
JP3538371B2 (ja) 2000-08-10 2004-06-14 ソニーケミカル株式会社 電気部品組立体及びその製造方法
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
JP2003142827A (ja) * 2001-10-31 2003-05-16 Sony Corp 多層プリント配線基板及びその製造方法
JP2003243824A (ja) * 2002-02-13 2003-08-29 Casio Micronics Co Ltd 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法
JP2004031710A (ja) * 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
TWI299247B (en) * 2006-06-22 2008-07-21 Phoenix Prec Technology Corp Substrate with surface process structure and method for manufacturing the same
KR100726238B1 (ko) * 2006-07-28 2007-06-08 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100894311B1 (ko) 2007-06-25 2009-04-24 유남전기(주) 열교환기 시스템용 필터드라이어

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP2000012991A (ja) * 1998-06-18 2000-01-14 Nitto Denko Corp 異なる厚さの導体層を有する回路基板形成部材およびそれを用いた回路基板
DE69937153T2 (de) * 1998-07-08 2008-06-19 Ibiden Co., Ltd., Ogaki Gedruckte leiterplatte und verfahren zu deren herstellung
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same

Also Published As

Publication number Publication date
JP2010199530A (ja) 2010-09-09
DE102009023629A1 (de) 2010-05-20
US20100122842A1 (en) 2010-05-20
KR20100054568A (ko) 2010-05-25
US8084696B2 (en) 2011-12-27
JP5263830B2 (ja) 2013-08-14
TWI383724B (zh) 2013-01-21
TW201019813A (en) 2010-05-16
KR100999515B1 (ko) 2010-12-09

Similar Documents

Publication Publication Date Title
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
EP0361193B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE112012000993B4 (de) Unschädliches Verfahren zur Herstellung von durchgehenden leitenden Leiterbahnen auf den Oberflächen eines nicht-leitenden Substrats
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE4002352A1 (de) Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern
DE112015006047B4 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
DE2637667A1 (de) Halbleiteranordnung
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE10261460A1 (de) Halbleitervorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102016216308B4 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
DE112017002883T5 (de) Verfahren zum Herstellen eines Mehrschichtsubstrats
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
EP1703781B1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130830

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee