KR100808601B1 - 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 - Google Patents

다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 Download PDF

Info

Publication number
KR100808601B1
KR100808601B1 KR1020060137200A KR20060137200A KR100808601B1 KR 100808601 B1 KR100808601 B1 KR 100808601B1 KR 1020060137200 A KR1020060137200 A KR 1020060137200A KR 20060137200 A KR20060137200 A KR 20060137200A KR 100808601 B1 KR100808601 B1 KR 100808601B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
semiconductor device
layer
Prior art date
Application number
KR1020060137200A
Other languages
English (en)
Inventor
정동하
김백만
김수현
이영진
황선우
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137200A priority Critical patent/KR100808601B1/ko
Priority to US11/756,005 priority patent/US8043962B2/en
Application granted granted Critical
Publication of KR100808601B1 publication Critical patent/KR100808601B1/ko
Priority to US13/238,570 priority patent/US8519539B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체기판 상에 금속배선이 형성된 영역을 한정하는 다마신 패턴을 구비한 층간절연막을 형성하는 단계와, 상기 다마신 패턴을 포함한 층간절연막 상에 확산방지막으로서 Ru막을 형성하는 단계와, 상기 Ru막 상에 적어도 다마신 패턴의 양측 상단부를 감싸는 형태로 Al막 증착 억제막을 형성하는 단계와, 상기 Al막 증착 억제막 및 Ru막을 산화시키는 단계 및 상기 산화된 Al 증착 억제막 및 Ru막이 형성된 다마신 패턴을 매립하도록 배선용 Al막을 형성하는 단계를 포함한다.

Description

다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법{Method for forming multi layer metal wiring of semiconductor device using damascene process}
도 1은 종래의 다마신 공정을 이용한 다층 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 다마신 공정을 이용한 다층 금속배선 형성방법을 도시한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
210: 반도체기판 220: 하부 금속배선
230: 층간절연막 240: 제1절연막
250: 식각방지막 260: 제2절연막
270: Ru막 271: Al막 증착 억제막
270a: RuO2막 271a: 산화된 Al막 증착 억제막
280: 비아 콘택 281: 상부 배선용 Al막
282: Cu가 포함된 Al막 290: 상부 금속배선
본 발명은 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법에 관한 것으로, 보다 상세하게는 금속배선용 금속막인 알루미늄의 증착 및 성장 특성을 조절하여 매립 특성을 향상시킬 수 있는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가함에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
일반적으로, 금속배선의 재료로서는 알루미늄(Al)이 주로 이용되며, 이러한 알루미늄 재질의 금속배선은 전기전도도가 매우 우수하고, 아울러, 가공성이 좋기 때문에 소자의 전기적 특성을 확보하는데 매우 유리하다.
한편, 금속배선용 금속막의 식각 특성과 관련하여 금속배선들간의 브릿지 발생 및 잔류물이 발생하는 문제점들을 방지하기 위하여 싱글(single) 또는 듀얼(dual) 다마신(damascene) 공정을 이용하여 금속배선을 형성하고 있다.
이하에서는, 도 1을 참조하여 듀얼 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법에 대해 간략하게 설명하면 다음과 같다.
도시된 바와 같이, 하부 금속배선(120) 및 층간절연막(130)이 구비된 반도체 기판(110) 상에 비아홀용 산화막(이하, "비아산화막"이라 칭함, 140)과 식각방지막(150) 및 배선용 산화막(이하, "배선산화막"이라 칭함, 160)을 차례로 증착하고, 그런다음, 상기 배선산화막(160)과 식각방지막(150) 및 비아산화막(140)을 식각하여 하부 금속배선(120)을 노출시키는 비아홀(V)을 형성하고, 다음으로, 상기 비아홀(V) 상측의 배선산화막(160)을 식각하여 트렌치(T)를 형성한다.
이어서, 상기 비아홀(V) 및 트렌치(T)를 포함한 배선산화막(160) 상에 확산방지막(170)을 형성하고, 그리고나서, 상기 비아홀(V)을 포함한 트렌치(T)를 매립하도록 배선산화막(160) 상에 금속막, 예컨데, 금속-유기 화학기상증착(Metal-organic Chemical Vapor Deposition: 이하, MOCVD)법을 이용하여 알루미늄막을 증착한 상태에서, 상기 배선산화막(160)이 노출될 때까지 상기 알루미늄막을 화학기계적연마(Chemical Mechanical Polishing: 이하, CMP)하여 하부 금속배선(120)과 후속의 상부 금속배선을 콘택하기 위한 비아콘택(180) 및 그리고 상부 금속배선(190)을 형성한다.
한편, 금속배선 형성시 하지층과의 접착성 개선 및 금속배선으로부터의 전자 이동 및 확산에 의한 전기적 특성 저하를 방지하기 위해 확산방지막을 필수적으로 사용하여야 하며, 통상, 확산방지막의 재로로서는 티타늄막/티타늄질화막이 주로 이용되고 있다.
그러나, 디자인-룰의 감소에 따라 그에 대응하여 비아홀 및 트렌치의 좁아진 선폭 마진으로 인하여 비아홀 및 트렌치 내에 금속배선용 금속막인 알루미늄막 증착시 오버-행(overhang)이 발생하게 되면서 상기 비아홀 또는 트렌치의 일부를 채 우지 못하는 현상, 즉, 도 1에 도시된 바와 같이, 보이드(void) 현상이 발생하게 되는데, 이러한 보이드 현상은 반도체 소자의 동작 특성에 오류를 발생시키는 원인이 되고 있다.
본 발명은 보이드의 생성없이 금속배선용 금속막인 알루미늄막을 형성할 수 있는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체기판 상에 금속배선이 형성된 영역을 한정하는 다마신 패턴을 구비한 층간절연막을 형성하는 단계; 상기 다마신 패턴을 포함한 층간절연막 상에 확산방지막으로서 Ru막을 형성하는 단계; 상기 Ru막 상에 적어도 다마신 패턴의 양측 상단부를 감싸는 형태로 Al막 증착 억제막을 형성하는 단계; 상기 Al막 증착 억제막 및 Ru막을 산화시키는 단계; 및 상기 산화된 Al 증착 억제막 및 Ru막이 형성된 다마신 패턴을 매립하도록 배선용 Al막을 형성하는 단계;를 포함하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 제공한다.
여기서, 상기 다마신 패턴은 싱글 또는 듀얼 타입으로 이루어진 것을 포함한다.
상기 싱글 타입의 다마신 패턴은 트렌치를 포함한다.
상기 듀얼 타입의 다마신 패턴은 비아홀 및 트렌치를 포함한다.
삭제
상기 Ru막은 상기 다마신 패턴 폭의 5∼10％ 정도의 두께를 갖도록 형성하는 것을 포함한다.
상기 Ru막은 CVD 방식 또는 ALD 방식을 이용해서 형성하는 것을 포함한다.
상기 Al막 증착 억제막은 상기 다마신 패턴 폭의 5∼10％ 정도의 두께를 갖도록 형성하는 것을 포함한다.
상기 Al막 증착 억제막은 Ti막 또는 Al막으로 형성하는 것을 포함한다.
상기 Ti막 또는 Al막은 스퍼터링 방식을 이용해서 형성하는 것을 포함한다.
상기 Al막 증착 억제막 및 Ru막을 산화시키는 단계는, 산소 분위기에서 열처리 방식 또는 플라즈마 방식을 이용해서 수행하는 것을 포함한다.
상기 배선용 Al막은 MOCVD 방식으로 형성하는 것을 포함한다.
상기 산화된 Al막 증착 억제막 및 Ru막이 형성된 다마신 패턴이 매립되도록 배선용 Al막을 형성하는 단계 후, 상기 배선용 Al막 상에 Cu가 포함된 Al막을 형성하는 단계; 및 상기 Cu가 포함된 Al막을 일정시간 동안 고온 상태로 유지시키는 단계;를 더 포함한다.
상기 Cu가 포함된 Al막은 350∼560℃의 온도에서 스퍼터링 방식을 이용하여 형성하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 다마신 공정을 이용한 다층 금속배선 형성시, 금속배선 형성 영역을 갖는 다마신 패턴의 전면 상에 화학기상증착(Chemical Vapor Deposition: 이하 CVD) 방식 또는 원자층증착(Atom Layer Deposition: 이하 ALD) 방식으로 확산방지막으로서 Ru막을 증착한 후, 상기 Ru막 상에 적어도 다마신 패턴의 양측 상단부를 감싸는 형태로 스퍼터링 방식에 따라 Al막 증착 억제막으로서 Ti막 또는 Al막을 증착하고 나서, 열처리 방식 및 플라즈마 방식으로 상기 Ti막 또는 Al막, 그리고, Ru막을 산화시킨다.
이렇게 하면, 산화처리로 인하여 상기 Al막 증착 억제막은 전기적으로 절연 특성을 갖게 되며, 상기 Ru막은 금속의 전기적 특성을 갖게 됨에 따라, MOCVD 방식에 따른 금속배선용 Al막 증착시, 상기 Al막의 소오스 가스가 전기적 특성을 갖는 Ru막 부분인 다마신 패턴의 저면에서 바텀-업(bottom-up)으로 증착하게 되므로, 다마신 패턴 내에 보이드의 생성없이 MOCVD 방식으로 금속배선용 Al막을 증착할 수 있다.
자세하게, 도 2a 내지 도 2f는 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
이하, 본 발명의 바람직한 실시예에서는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성 공정 중 듀얼 다마신 (dual damascene) 공정을 이용한 금속배선 형성방법에 대해 도시하고 설명하기로 한다.
도 2a를 참조하면, 하부 금속배선(220) 및 상기 하부 금속배선(220)들 사이에 층간절연막(230)이 형성된 반도체기판(210)을 마련한 후, 상기 하부 금속배선(220) 및 층간절연막(230) 상에 산화막 계열의 막으로 제1절연막(240)을 증착한다.
그런다음, 상기 제1절연막(240) 상에 질화막 계열의 막으로 식각방지막(250)을 형성한 후, 상기 식각방지막(250) 상에 산화막 계열의 막으로 제2절연막(260)을 증착한다.
다음으로, 상기 제2절연막(260)과 식각방지막(250) 및 제1절연막(240)을 식각하여 상기 하부 금속배선(220)을 노출시키는 비아홀(V)을 형성한 후, 상기 식각방지막(250)이 노출될 때까지 상기 비아홀(V) 상측의 제2절연막(260) 부분을 추가 식각하여 상부 금속배선 형성 영역을 한정하는 트렌치(T)를 형성하여 듀얼 타입의 다마신 패턴을 구비한 층간절연막을 형성한다.
도 2b를 참조하면, 상기 듀얼 타입의 다마신 패턴인 트렌치(T) 및 비아홀(V)을 포함한 제2절연막(260) 상에 스텝 커버리지(step coverage) 특성이 우수한 CVD 방식 또는 ALD 방식을 이용하여 확산방지막으로서 Ru막(270)을 균일한 두께로 증착한다.
이때, 상기 Ru막(270)은 트렌치(T) 및 비아홀(V) 폭의 5∼10％ 정도의 두께를 갖도록 증착한다.
그런다음, 상기 Ru막(270) 상에 스퍼터링(sputtering) 방식을 이용하여 Al막 증착 억제막(271)으로서 Ti막 또는 Al막을 증착하며, 상기 트렌치(T) 폭의 5∼10％ 정도의 두께를 갖도록 증착한다.
이때, 상기 Al막 증착 억제막(271)은 스텝 커버리지 특성이 나쁜 스퍼터링 방식으로 증착됨에 따라 상기 비아홀(V) 및 트렌치(T) 전면에 균일한 두께로 형성되지 않고, 상기 트렌치(T)의 측면을 포함한 트렌치 상단의 Ru막(270) 상에만 증착된다.
도 2c를 참조하면, 상기 Al막 증착 억제막(271)인 Ti막 또는 Al막, 그리고, 확산방지막인 Ru막(270)이 형성된 반도체기판에 산소(O2) 분위기에서 열처리 방식 또는 플라즈마(plasma) 방식을 진행하여 Al막 증착 억제막을 산화시킨다.
이때, 상기 산화처리로 인해 Al막 증착 억제막인 Ti막 또는 Al막은 TiO2막(271a) 또는 Al2O3막(271a) 형성되며, 상기 확산방지막인 Ru막은 RuO2막(270a)으로 형성된다.
도 2d를 참조하면, 상기 산화된 금속막들(270a,271a), 즉, TiO2막 또는 Al2O3막 및 RuO2막이 형성된 트렌치(T) 및 비아홀(V)이 매립되도록 배선용 Al막(281)을 증착한다.
여기서, 본 발명은 상기 비아홀 및 트렌치를 포함한 제2층간절연막 상에 확산방지막으로서 Ru막으로 증착한 후, 상기 트렌치의 측면을 포함한 트렌치 상단의 Ru막(270) 상에 Al막 증착 억제막으로서 Ti 또는 Al막을 상기 트렌치의 측면 부분에만 증착하고 나서, 이들을 산화시킴으로써, 상기 비아홀 및 트렌치 내에 보이드의 생성없이 MOCVD 방식으로 배선용 Al막을 증착할 수 있게 된다.
구체적으로는, 상기 Ti막 또는 Al막, 그리고, Ru막이 산화되어 형성된 TiO2막 또는 Al2O3막은 전기적으로 절연 특성을 갖게 되고, RuO2막은 산화막임에도 불구하고 전기적으로 금속과 같은 특성을 갖게 되면서, 금속의 전기적 특성에서만 소오스 가스가 분해되는 특성을 갖는 MOCVD 방식의 배선용 Al막 증착시, 전기적으로 절연특성을 갖는 TiO2막 또는 Al2O3막에서는 Al막의 소오스 가스의 분해가 발생되지 않게 되면서 배선용 Al막의 증착이 이루어지지 않게 되고, 금속의 전기적인 특성을 RuO2막에서는 소오스 가스의 분해가 발생하게 되면서 배선용 Al막의 증착이 이루어지게 됨에 따라, 상기 배선용 Al막은 비아홀 부분부터 바텀-업(bottom-up)으로 증착하게 되므로, 상기 비아홀 및 트렌치 내에 보이드 생성 없이 MOCVD 방식으로 배선용 Al막을 증착할 수 있게 된다.
도 2e를 참조하면, 상기 배선용 Al막(281) 상에 Cu가 포함된 Al막(282)을 증착한다.
이때, 상기 Cu가 포함된 Al막(282)은 350∼560℃의 온도에서 스퍼터링 방식으로 형성한다.
그런다음, 상기 배선용 Al막 상에 Cu가 포함된 Al막을 증착한 후에 일정시간의 고온 상태를 유지시켜 상기 배선용 Al막 증착시 비아홀 및 트렌치 내에 생성된 미세한 보이드 부분을 매립시킨다.
또한, 상기 Cu가 포함된 Al막의 Cu가 상기 배선용 Al막으로 확산되면서 배선용 Al막의 EM(Electron migration) 특성을 향상시키게 된다.
도 2f를 참조하면, 상기 Cu가 포함된 Al막(282) 및 배선용 Al막(281)을 RuO2(270a)이 노출될 때까지 화학적기계적연마(Chemical Mechanical Polishing: 이하 CMP)한 후, 상기 RuO2막(270a) 및 Al막 증착 억제막(271a)을 CMP하여 상기 하부 금속배선과 상부 금속배선을 연결하는 비아 콘택(280) 및 상부 금속배선(290)을 형성한다.
한편, 본 발명의 실시예에서는 듀얼 다마신 공정을 이용하여 다층 금속배선을 형성하였으나, 본 발명은 이에 한정되지 않고, 싱글 다마신 공정을 이용하여 다층 금속배선을 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, 다마신 공정을 이용한 다층 금속배선 형성시,
금속배선 영역을 갖는 다마신 패턴 상에 전기적 특성을 갖는 확산방지막을 형성하며, 상기 확산방지막 상에 다마신 패턴의 양측 상단부를 감싸는 형태로 전기적 절연 특성을 갖는 Al막 증착 억제막을 형성함에 따라, 상기 다마신 패턴 내에 보이드의 생성없이 MOCVD 방식으로 금속배선용 Al막을 형성할 수 있다.
따라서, 본 발명은 보이드 생성으로 인한 소자의 동작 특성 오류를 방지하여 소자의 수율 향상을 기대할 수 있다.

Claims (14)

  1. 반도체기판 상에 금속배선이 형성된 영역을 한정하는 다마신 패턴을 구비한 층간절연막을 형성하는 단계;
    상기 다마신 패턴을 포함한 층간절연막 상에 확산방지막으로서 Ru막을 형성하는 단계;
    상기 Ru막 상에 적어도 다마신 패턴의 양측 상단부를 감싸는 형태로 Al막 증착 억제막을 형성하는 단계;
    상기 Al막 증착 억제막 및 Ru막을 산화시키는 단계; 및
    상기 산화된 Al 증착 억제막 및 Ru막이 형성된 다마신 패턴을 매립하도록 배선용 Al막을 형성하는 단계;
    를 포함하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 다마신 패턴은 싱글 또는 듀얼 타입으로 이루어진 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  3. 제 2 항에 있어서,
    상기 싱글 타입의 다마신 패턴은 트렌치를 포함하는 것을 특징으로 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  4. 제 2 항에 있어서,
    상기 듀얼 타입의 다마신 패턴은 비아홀 및 트렌치를 포함하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 Ru막은 상기 다마신 패턴 폭의 5∼10％ 정도의 두께를 갖도록 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 Ru막은 CVD 방식 또는 ALD 방식을 이용해서 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 Al막 증착 억제막은 상기 다마신 패턴 폭의 5∼10％ 정도의 두께를 갖 도록 형성하는 것을 특징으로 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 Al막 증착 억제막은 Ti막 또는 Al막으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  10. 제 9 항에 있어서,
    상기 Ti막 또는 Al막은 스퍼터링 방식을 이용해서 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 Al막 증착 억제막 및 Ru막을 산화시키는 단계는,
    산소 분위기에서 열처리 방식 또는 플라즈마 방식을 이용해서 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  12. 제 1 항에 있어서,
    상기 배선용 Al막은 MOCVD 방식으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  13. 제 1 항에 있어서,
    상기 산화된 Al막 증착 억제막 및 Ru막이 형성된 다마신 패턴이 매립되도록 배선용 Al막을 형성하는 단계 후, 상기 배선용 Al막 상에 Cu가 포함된 Al막을 형성하는 단계; 및
    상기 Cu가 포함된 Al막을 일정시간 동안 고온 상태로 유지시키는 단계;를 더 포함하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  14. 제 13 항에 있어서,
    상기 Cu가 포함된 Al막은 350∼560℃의 온도에서 스퍼터링 방식을 이용하여 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
KR1020060137200A 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 KR100808601B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060137200A KR100808601B1 (ko) 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US11/756,005 US8043962B2 (en) 2006-12-28 2007-05-31 Metal wire for a semiconductor device formed with a metal layer without voids therein and a method for forming the same
US13/238,570 US8519539B2 (en) 2006-12-28 2011-09-21 Metal wire for a semiconductor device formed with a metal layer without voids therein and a method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137200A KR100808601B1 (ko) 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법

Publications (1)

Publication Number Publication Date
KR100808601B1 true KR100808601B1 (ko) 2008-02-29

Family

ID=39383653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137200A KR100808601B1 (ko) 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법

Country Status (2)

Country Link
US (2) US8043962B2 (ko)
KR (1) KR100808601B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487410B2 (en) 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
KR102038090B1 (ko) * 2012-12-11 2019-10-29 삼성전자 주식회사 반도체 소자
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
US11462471B2 (en) 2019-09-30 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Middle-of-line interconnect structure and manufacturing method
DE102020110480B4 (de) 2019-09-30 2024-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164718A (ja) * 1998-11-24 2000-06-16 Motorola Inc 導電性構造および半導体装置を形成するためのプロセス
KR20000034526A (ko) * 1998-11-30 2000-06-26 윤종용 반도체소자의 금속 배선층 형성방법
JP2000183160A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20010065231A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 금속배선 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855553B2 (ja) 1999-08-30 2006-12-13 Ｊｆｅスチール株式会社 高Ｓｉ含有溶鋼のＡｌ濃度調整方法
KR20010065234A (ko) 1999-12-29 2001-07-11 이구택 브라이들 롤의 응고 솔트 제거장치
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
US7365001B2 (en) * 2003-12-16 2008-04-29 International Business Machines Corporation Interconnect structures and methods of making thereof
US7253501B2 (en) * 2004-08-03 2007-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. High performance metallization cap layer
JP2006190884A (ja) * 2005-01-07 2006-07-20 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
US7687911B2 (en) * 2006-09-07 2010-03-30 Intel Corporation Silicon-alloy based barrier layers for integrated circuit metal interconnects
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164718A (ja) * 1998-11-24 2000-06-16 Motorola Inc 導電性構造および半導体装置を形成するためのプロセス
KR20000034526A (ko) * 1998-11-30 2000-06-26 윤종용 반도체소자의 금속 배선층 형성방법
JP2000183160A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20010065231A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US20120007240A1 (en) 2012-01-12
US8519539B2 (en) 2013-08-27
US20080157370A1 (en) 2008-07-03
US8043962B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
TW541659B (en) Method of fabricating contact plug
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
US7872351B2 (en) Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same
US6277765B1 (en) Low-K Dielectric layer and method of making same
JP2002043315A (ja) 半導体装置およびその製造方法
KR100808601B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US7531902B2 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR20070005870A (ko) 반도체 소자의 구리 금속배선 형성방법
JP4457884B2 (ja) 半導体装置
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR101095998B1 (ko) 반도체 소자의 형성 방법
KR100924546B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100265342B1 (ko) 물리증착 방식을 사용한 반도체 장치의 금속배선 공정
KR20000045351A (ko) 반도체소자의 금속배선 콘택 형성방법
KR20030090872A (ko) 반도체 소자의 콘택 형성 방법
KR20080114057A (ko) 반도체 소자의 배선 및 그의 형성방법
KR20070023177A (ko) 반도체 소자의 구리 배선 및 그 제조방법
KR20040002012A (ko) 반도체 소자의 금속배선 형성방법
JP2004273611A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee