JP2007019367A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007019367A JP2007019367A JP2005201197A JP2005201197A JP2007019367A JP 2007019367 A JP2007019367 A JP 2007019367A JP 2005201197 A JP2005201197 A JP 2005201197A JP 2005201197 A JP2005201197 A JP 2005201197A JP 2007019367 A JP2007019367 A JP 2007019367A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- film
- protective film
- metal wiring
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】
レジストパターンを用いたエッチングによりアルミニウム又はアルミニウム合金からなる金属配線パターンを形成する際に、金属配線パターン側壁に柱状の側壁保護膜が残渣物として残らないようにする。
【解決手段】
アルミニウム膜又はアルミニウム合金膜からなる金属膜上に配線用のレジストパターンを形成し、それをマスクにして塩素を含むガスを用いてエッチング処理を行ない、側壁に保護膜を形成しつつ金属膜を選択的に除去して金属配線パターンを形成した後、プラズマ状態でない環境下で、所定温度条件下で、OH基を含む単一ガス雰囲気下又は混合ガス雰囲気下に一定時間放置する。その後、保護膜の剥離処理を行なう。
【選択図】図1
レジストパターンを用いたエッチングによりアルミニウム又はアルミニウム合金からなる金属配線パターンを形成する際に、金属配線パターン側壁に柱状の側壁保護膜が残渣物として残らないようにする。
【解決手段】
アルミニウム膜又はアルミニウム合金膜からなる金属膜上に配線用のレジストパターンを形成し、それをマスクにして塩素を含むガスを用いてエッチング処理を行ない、側壁に保護膜を形成しつつ金属膜を選択的に除去して金属配線パターンを形成した後、プラズマ状態でない環境下で、所定温度条件下で、OH基を含む単一ガス雰囲気下又は混合ガス雰囲気下に一定時間放置する。その後、保護膜の剥離処理を行なう。
【選択図】図1
Description
本発明は、レジストパターンを用いたエッチング処理により、アルミニウム膜又はアルミニウム合金膜をパターニングして金属配線パターンを形成する技術を用いた半導体装置の製造方法に関するものである。
半導体基板上に金属配線パターンを形成する際、半導体基板上全面に形成された金属膜、例えばアルミニウム膜上に配線パターン状のレジストパターンを形成し、そのレジストパターンをマスクにして塩素を含むガスを用いてエッチングを行なう方法を用いるのが一般的である。この方法では、エッチングガスに含まれる塩素の作用によって、エッチング中にレジストパターン下に形成される金属配線パターンの側壁に堆積物による保護膜が形成される。これにより、金属配線パターン側壁の侵食を防止できる。
ところで、アルミニウム又はアルミニウム合金からなる配線を形成した後のレジストパターン剥離処理では、金属配線の腐食を防止するための腐食防止処理(防食処理ともいう。)と、レジストパターンを剥離させるための剥離処理とを行なう必要がある。
防食処理を含むレジストパターン剥離処理方法として、例えば酸素などのアッシングガスと、CF4やメタノールなどからなる腐食防止用ガスを混合して用いたプラズマ処理により、アルミニウム配線の防食処理とレジストパターン剥離処理を同時に行なう方法がある。
しかし、この方法では防食処理が不十分となってしまい、レジストパターン剥離処理中にアルミニウム配線が腐食してしまうという問題があった。そこで、防食処理とレジストパターン剥離処理を別々の工程で行なうことで十分な防食処理を施すこともできるが、工程数が増加するために稼働率が低下するという問題があった。
しかし、この方法では防食処理が不十分となってしまい、レジストパターン剥離処理中にアルミニウム配線が腐食してしまうという問題があった。そこで、防食処理とレジストパターン剥離処理を別々の工程で行なうことで十分な防食処理を施すこともできるが、工程数が増加するために稼働率が低下するという問題があった。
また、上記の防食処理とレジストパターン剥離処理を同時に行なう方法では、レジストパターン剥離速度(アッシングレートともいう)の確保と金属配線の防食性能の向上のために基板温度を200℃〜300℃に加熱する必要があった。しかし、高温処理を施すと金属配線パターン側壁の保護膜が変質及び硬化してしまい、図2に示されるように柱状の残渣物10として残る。この側壁保護膜10はアミン・有機系溶剤で除去処理を施しても完全には除去されずに配線間ショートを招き、製品特性、信頼性及び歩留まりの低下の原因となっていた。また、レジストパターン剥離処理時の基板温度を下げて側壁保護膜の変質及び硬化を抑制することは可能であるが、基板温度を低くするとレジストパターン剥離処理性能の低下や金属配線の防食性能の低下に繋がり、製品特性や信頼性、歩留まりの低下に繋がることとなる。
レジストパターン剥離方法としては、上記したもの以外にも、例えば最初にOH基を含む第1の単一ガスを用いた第1のプラズマ処理を行ない、引き続き酸素ガスからなる第2の単一ガスを用いた第2のプラズマ処理を行なうアッシング方法がある(例えば、特許文献1参照。)。
特許文献1の方法では、金属配線の信頼性を低下させることなく、短い処理時間でアルミニウムの腐食防止とレジストパターン剥離を完全に行なうことができる。しかし、ここではプラズマ処理を用いているために形成された金属配線パターンの側壁保護膜の変質や硬化を防ぐことができず、側壁保護膜の剥離性が低下して完全に除去されずに金属配線パターンの側壁に残ってしまうという問題があった。
また、他のレジストパターン剥離方法として、アッシングガスとしてフッ素の混合率が2%以下に制限された水素とフッ素を含む混合ガスを用いたプラズマ処理を行なう後処理方法がある(例えば、特許文献2参照。)。特許文献2の方法を用いることにより、アルミニウムの腐食が発生せず、エッチング中に形成されたアルミニウム配線側壁の保護膜の剥離性を高めることができる。
しかし、ここでもプラズマ処理を用いており、エッチングした後のアルミニウム又はアルミニウム合金の表面にダメージやレジストパターン残渣が生じてしまうという問題があった。
しかし、ここでもプラズマ処理を用いており、エッチングした後のアルミニウム又はアルミニウム合金の表面にダメージやレジストパターン残渣が生じてしまうという問題があった。
また、側壁保護膜を除去するためにフッ素ラジカルを用いることが提案されている(例えば、特許文献3参照。)。しかし、アルミニウム配線の側壁保護膜はアルミニウムを含んでいるために、有機化合物膜の除去を前提としているフッ素ラジカルでは側壁保護膜を完全に除去することができない。
特許第3129144号公報
特開2000−12514号公報
特許第2724165号公報
そこで本発明は、レジストパターンを用いたエッチングによりアルミニウム又はアルミニウム合金からなる金属配線パターンを形成する工程を含む半導体装置の製造方法において、金属配線パターン側壁に柱状の側壁保護膜が残渣物として残らないようにすることを目的としている。
本発明は、以下の工程(A)〜(E)を含んで半導体基板に金属配線パターンを形成することを特徴とする半導体装置の製造方法である。
(A)半導体基板上にアルミニウム又はアルミニウム合金からなる金属膜を形成する工程、
(B)前記金属膜上に配線パターン領域を覆うレジストパターンを形成する工程、
(C)前記レジストパターンをマスクにして、少なくとも塩素を含むガスを用いてエッチング処理を行ない、形成される金属配線パターンの側壁に保護膜を形成しつつ前記金属膜を選択的に除去して金属配線パターンを形成する工程、
(D)OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、前記半導体基板を所定温度で一定時間放置する工程、
(E)前記金属配線パターン上の前記レジストパターン及び前記金属配線パターンの側壁の保護膜を剥離させる工程。
(A)半導体基板上にアルミニウム又はアルミニウム合金からなる金属膜を形成する工程、
(B)前記金属膜上に配線パターン領域を覆うレジストパターンを形成する工程、
(C)前記レジストパターンをマスクにして、少なくとも塩素を含むガスを用いてエッチング処理を行ない、形成される金属配線パターンの側壁に保護膜を形成しつつ前記金属膜を選択的に除去して金属配線パターンを形成する工程、
(D)OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、前記半導体基板を所定温度で一定時間放置する工程、
(E)前記金属配線パターン上の前記レジストパターン及び前記金属配線パターンの側壁の保護膜を剥離させる工程。
本願発明者らは、基板を一定温度の下で、例えばメタノールなどOH基をもつガスや水蒸気(H2O)雰囲気中に放置しておくと、金属配線パターンの側壁に形成される保護膜が金属配線パターンから剥離しやすくなることを発見した。
そこで本発明では、金属配線パターンを形成する工程(工程(C))の後に、OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、上記半導体基板を所定温度で一定時間放置する工程(工程(D))を行なうことで、金属配線パターンの側壁保護膜の剥離性を向上させ、側壁保護膜が残渣物として残るのを防止している。
そこで本発明では、金属配線パターンを形成する工程(工程(C))の後に、OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、上記半導体基板を所定温度で一定時間放置する工程(工程(D))を行なうことで、金属配線パターンの側壁保護膜の剥離性を向上させ、側壁保護膜が残渣物として残るのを防止している。
また、金属配線パターン形成時に配線金属パターンの側壁に形成された保護膜は、大気に暴露されることによって変質し、金属配線パターンから剥離しにくくなることがわかっている。
そこで、本発明の製造方法において、金属配線パターンの形成(工程(C))の後に、半導体基板を大気に暴露させることなく、金属配線パターンの側壁保護膜が剥離しやすくなる処理(工程(D))を行なうのが好ましい。その結果、保護膜が剥離しにくくなるのを防止することができる。
そこで、本発明の製造方法において、金属配線パターンの形成(工程(C))の後に、半導体基板を大気に暴露させることなく、金属配線パターンの側壁保護膜が剥離しやすくなる処理(工程(D))を行なうのが好ましい。その結果、保護膜が剥離しにくくなるのを防止することができる。
上記OH基をもつガスの一例として、H2O又はアルコールを挙げることができる。
また、発明者らの実験では、上記工程(D)での処理温度が180℃以下の低温である場合には、アルミニウム又はアルミニウム合金の腐食防止性能が低下してしまい、逆に270℃以上の高温である場合には金属配線パターンの側壁保護膜の変質及び硬化が促進されてしまうことがわかった。
そこで、本発明の製造方法において、工程(D)での処理温度は180℃〜270℃、さらに好ましくは200℃〜250℃が良い。
また、上記工程(D)での処理時間は10秒以上が好ましく、25秒以上でより一層の効果を見込むことができる。
そこで、本発明の製造方法において、工程(D)での処理温度は180℃〜270℃、さらに好ましくは200℃〜250℃が良い。
また、上記工程(D)での処理時間は10秒以上が好ましく、25秒以上でより一層の効果を見込むことができる。
本発明の半導体装置の製造方法では、レジストパターンをマスクにして塩素を含むガスを用いてエッチング処理を行ない、形成される金属配線パターンの側壁に保護膜を形成しつつ金属膜を選択的に除去して金属配線パターンを形成した後(工程(C))、OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、基板を所定温度で一定時間放置する(工程(D))ようにしたので、金属配線パターン側壁の保護膜が剥離しやすくなり、保護膜を完全に除去することができる。
金属配線パターンを形成する工程(工程(C))の後、半導体基板を大気に暴露させることなく、OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、基板を所定温度で一定時間放置する工程(工程(D))を行なうようにすれば、保護膜が剥離しにくくなるのを防止することができる。
以下に、本発明の一実施例を図面を参照しながら説明する。
図1の(A)〜(E)は一実施例を説明するための工程断面図である。尚、以下(a)〜(f)の説明は図1の(a)〜(f)に対応している。
図1の(A)〜(E)は一実施例を説明するための工程断面図である。尚、以下(a)〜(f)の説明は図1の(a)〜(f)に対応している。
(a)半導体基板2はシリコン基板であり、イオン注入や拡散による不純物層の形成、ゲート絶縁膜形成、素子分離、ゲート電極形成、絶縁膜形成などの工程を経て、電子回路を構成するのに必要なトランジスタや抵抗などの素子が形成されている(図示は省略)。そのような半導体基板2上全面に絶縁膜4を介してアルミニウム又はアルミニウム合金からなる金属膜6を被着する。
形成する金属配線パターンが積層配線である場合には、積層構造の一例として、例えばアルミニウム層の上にTi上にTiNを形成したTiN/Ti膜(バリア層)を、その上にAl−Si−Cu層、さらにその上にTiN層を積層したものを挙げることができる。
形成する金属配線パターンが積層配線である場合には、積層構造の一例として、例えばアルミニウム層の上にTi上にTiNを形成したTiN/Ti膜(バリア層)を、その上にAl−Si−Cu層、さらにその上にTiN層を積層したものを挙げることができる。
(b)金属膜6上にレジスト層を形成し、写真製版技術を用いて配線パターンにしてレジストパターン8とする。
(c)レジストパターン8をマスクにして、減圧下で塩素を含むガスによるエッチングを行ない、金属配線パターン6aの側壁に保護膜10を形成しながら金属膜6を選択的に除去して、金属配線パターン6aを形成する。保護膜10の成分として、主に塩化アルミニウム(AlCl3)が含まれる。
(c)レジストパターン8をマスクにして、減圧下で塩素を含むガスによるエッチングを行ない、金属配線パターン6aの側壁に保護膜10を形成しながら金属膜6を選択的に除去して、金属配線パターン6aを形成する。保護膜10の成分として、主に塩化アルミニウム(AlCl3)が含まれる。
(d)次に保護膜10の剥離性を向上させるための処理を行なう。そのために、処理チャンバー内の半導体基板2が載置されているステージの温度を180℃〜270℃、例えば250℃として、例えば20秒間放置しておく。このとき、処理チャンバー内にはOH基をもつ単一ガスとしてメタノールガスを、例えば流量が80sccm(standard cubic centimeter)で供給し、チャンバー内の圧力は、例えば0.5Torrに調整し、プラズマ用の高周波電圧は印加せず、すなわちプラズマは発生させない。
(e)その後、OH基をもつガス、例えばメタノールとO2との混合ガスを用いてプラズマ中でレジストパターン8の剥離処理を行なう。レジストパターン8の剥離処理は従来のレジストパターン剥離処理と同様に行なってよい。
ここで、このレジストパターン剥離処理は、上記工程(d)の処理と同一チャンバー内で行なうようにしてもよい。
ここで、このレジストパターン剥離処理は、上記工程(d)の処理と同一チャンバー内で行なうようにしてもよい。
(f)アミン・有機系溶剤などを用いて保護膜10の剥離処理を行なう。ここでは、上記工程(d)で保護膜10の剥離性向上の処理を行なっているので、保護膜10を完全に金属配線パターン6aから剥離させることができる。
保護膜10が残渣なく除去されることにより、金属配線パターン6aの側壁に均一にアルミナ層が形成されやすくなり、後工程での金属配線6aの腐食を防止することができる。
保護膜10が残渣なく除去されることにより、金属配線パターン6aの側壁に均一にアルミナ層が形成されやすくなり、後工程での金属配線6aの腐食を防止することができる。
既に述べたように、本願発明者らは、半導体基板2を一定温度の下で、例えばメタノールなどOH基を含む単一ガス雰囲気中又は混合ガス雰囲気中に放置しておくと、後工程で、金属配線パターン6a側壁の保護膜10が金属配線パターンから剥離しやすくなることを発見している。これは、高温により保護膜10が変形して金属配線パターン6aとの間に隙間ができ、その隙間にOH基を含む単一ガス又は混合ガスが入り込んで保護膜10と金属配線パターン6aとの密着性を低下させていることが原因であると考えられる。
本願発明の特徴は、上記の現象を積極的に利用して保護膜10の剥離性を向上させ、保護膜10が残渣として残らないようにすることであって、これにより、保護膜10による配線間ショートを防止し、製品特性、信頼性及び歩留まりを向上させている。
本願発明の特徴は、上記の現象を積極的に利用して保護膜10の剥離性を向上させ、保護膜10が残渣として残らないようにすることであって、これにより、保護膜10による配線間ショートを防止し、製品特性、信頼性及び歩留まりを向上させている。
ここで、上記工程(d)の処理は上記工程(c)の処理後、半導体基板2を大気に暴露させることなく密閉系で行なうのが好ましい。その一例として、工程(c)と同一のチャンバーで工程(d)を行なうことが挙げられる。これにより、金属配線パターン6aの側壁に形成された保護膜10が大気に晒されることなく次の工程に移ることができるので、保護膜10が金属配線パターン6aから剥離しにくくなるのを防止でき、上記工程(d)の保護膜10の剥離性向上の効果を高めることができる。
上記工程(d)において、処理チャンバー内のステージ温度は180℃〜270℃となっているが、この温度が250℃以上では保護膜10の変質及び硬化のおそれが生じ、200℃以下では金属配線パターン6aの腐食防止性能が低下するおそれがあるので、200℃〜250℃に保つのが好ましい。
また、半導体基板2を処理チャンバー内に放置しておく時間を20秒としているが、発明者らの研究で、10秒以上で保護膜10の剥離性向上の効果が得られ、25秒以上ではさらにその効果を高められることが確認されている。
また、工程(d)で処理チャンバー内に供給されるガスは、OH基を含む単一ガス又は混合ガスであればよく、例えばH2Oやメタノール以外のアルコールの単一ガス又は混合ガスを用いることもできる。
また、半導体基板2を処理チャンバー内に放置しておく時間を20秒としているが、発明者らの研究で、10秒以上で保護膜10の剥離性向上の効果が得られ、25秒以上ではさらにその効果を高められることが確認されている。
また、工程(d)で処理チャンバー内に供給されるガスは、OH基を含む単一ガス又は混合ガスであればよく、例えばH2Oやメタノール以外のアルコールの単一ガス又は混合ガスを用いることもできる。
2 半導体基板
4 絶縁膜
6 金属膜
6a 金属配線パターン
8 レジストパターン
10 保護膜
4 絶縁膜
6 金属膜
6a 金属配線パターン
8 レジストパターン
10 保護膜
Claims (5)
- 以下の工程(A)〜(E)を含んで半導体基板に金属配線パターンを形成することを特徴とする半導体装置の製造方法。
(A)半導体基板上にアルミニウム又はアルミニウム合金からなる金属膜を形成する工程、
(B)前記金属膜上に配線パターン領域を覆うレジストパターンを形成する工程、
(C)前記レジストパターンをマスクにして、少なくとも塩素を含むガスを用いてエッチング処理を行ない、形成される金属配線パターンの側壁に保護膜を形成しつつ前記金属膜を選択的に除去して金属配線パターンを形成する工程、
(D)OH基を含む単一ガス雰囲気中又は混合ガス雰囲気中で且つ減圧下において、前記半導体基板を所定温度で一定時間放置する工程、
(E)前記金属配線パターン上の前記レジストパターン及び前記金属配線パターンの側壁の保護膜を剥離させる工程。 - 前記工程(C)の後、前記半導体基板を大気に暴露させることなく前記工程(D)を行なう請求項1に記載の製造方法。
- 前記OH基をもつガスはH2O又はアルコールである請求項1又は2に記載の製造方法。
- 前記所定温度は、180℃〜270℃である請求項1、2又は3に記載の製造方法。
- 前記一定時間は、10秒以上である請求項1から4のいずれかに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201197A JP2007019367A (ja) | 2005-07-11 | 2005-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201197A JP2007019367A (ja) | 2005-07-11 | 2005-07-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019367A true JP2007019367A (ja) | 2007-01-25 |
Family
ID=37756233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005201197A Pending JP2007019367A (ja) | 2005-07-11 | 2005-07-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019367A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011072061A2 (en) * | 2009-12-11 | 2011-06-16 | Novellus Systems, Inc. | Enhanced passivation process to protect silicon prior to high dose implant strip |
US8129281B1 (en) | 2005-05-12 | 2012-03-06 | Novellus Systems, Inc. | Plasma based photoresist removal system for cleaning post ash residue |
US8193096B2 (en) | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
JP2012109394A (ja) * | 2010-11-17 | 2012-06-07 | Disco Abrasive Syst Ltd | 保護膜剥離方法および保護膜剥離装置 |
US8435895B2 (en) | 2007-04-04 | 2013-05-07 | Novellus Systems, Inc. | Methods for stripping photoresist and/or cleaning metal regions |
US8444869B1 (en) | 2006-10-12 | 2013-05-21 | Novellus Systems, Inc. | Simultaneous front side ash and backside clean |
US8591661B2 (en) | 2009-12-11 | 2013-11-26 | Novellus Systems, Inc. | Low damage photoresist strip method for low-K dielectrics |
US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
US9564344B2 (en) | 2009-12-11 | 2017-02-07 | Novellus Systems, Inc. | Ultra low silicon loss high dose implant strip |
US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
-
2005
- 2005-07-11 JP JP2005201197A patent/JP2007019367A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8641862B2 (en) | 2004-12-13 | 2014-02-04 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
US8193096B2 (en) | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
US8129281B1 (en) | 2005-05-12 | 2012-03-06 | Novellus Systems, Inc. | Plasma based photoresist removal system for cleaning post ash residue |
US8716143B1 (en) | 2005-05-12 | 2014-05-06 | Novellus Systems, Inc. | Plasma based photoresist removal system for cleaning post ash residue |
US8444869B1 (en) | 2006-10-12 | 2013-05-21 | Novellus Systems, Inc. | Simultaneous front side ash and backside clean |
US9373497B2 (en) | 2007-04-04 | 2016-06-21 | Novellus Systems, Inc. | Methods for stripping photoresist and/or cleaning metal regions |
US8435895B2 (en) | 2007-04-04 | 2013-05-07 | Novellus Systems, Inc. | Methods for stripping photoresist and/or cleaning metal regions |
US8591661B2 (en) | 2009-12-11 | 2013-11-26 | Novellus Systems, Inc. | Low damage photoresist strip method for low-K dielectrics |
WO2011072061A2 (en) * | 2009-12-11 | 2011-06-16 | Novellus Systems, Inc. | Enhanced passivation process to protect silicon prior to high dose implant strip |
CN102652351A (zh) * | 2009-12-11 | 2012-08-29 | 诺发系统有限公司 | 在高剂量植入剥除前保护硅的增强式钝化工艺 |
US8721797B2 (en) | 2009-12-11 | 2014-05-13 | Novellus Systems, Inc. | Enhanced passivation process to protect silicon prior to high dose implant strip |
US9564344B2 (en) | 2009-12-11 | 2017-02-07 | Novellus Systems, Inc. | Ultra low silicon loss high dose implant strip |
WO2011072061A3 (en) * | 2009-12-11 | 2011-09-22 | Novellus Systems, Inc. | Enhanced passivation process to protect silicon prior to high dose implant strip |
JP2012109394A (ja) * | 2010-11-17 | 2012-06-07 | Disco Abrasive Syst Ltd | 保護膜剥離方法および保護膜剥離装置 |
US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007019367A (ja) | 半導体装置の製造方法 | |
US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
KR100450564B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
JPH07147271A (ja) | 半導体装置の製造方法 | |
JPH09298199A (ja) | 半導体装置及びその製造方法 | |
EP1401015B1 (en) | Selective dry etching of tantalum nitride | |
KR100262506B1 (ko) | 반도체 소자의 제조 방법 | |
JP2008270509A (ja) | 半導体装置の製造方法 | |
JP3324466B2 (ja) | 金属配線のドライエッチング方法 | |
JP2006228986A (ja) | 半導体装置の製造方法 | |
KR100605942B1 (ko) | 반도체 소자용 금속 배선의 후처리 방법 | |
KR100600259B1 (ko) | 반도체 소자의 제조 방법 | |
KR100569546B1 (ko) | 반도체 소자 제조 방법 | |
JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
JP2008047821A (ja) | 半導体装置の製造方法 | |
US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
KR100802307B1 (ko) | 금속막 식각 방법 | |
KR20050000970A (ko) | 반도체 소자의 제조방법 | |
JP3886854B2 (ja) | 半導体装置の製造方法 | |
KR100622813B1 (ko) | 반도체 소자의 부식 방지 방법 | |
JPH0917796A (ja) | 配線形成方法 | |
KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
KR100450565B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
JPH03198331A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |