KR100569546B1 - 반도체 소자 제조 방법 - Google Patents

Abstract

본원 발명은 플레이트 에칭(Plate Etching) 공정, 층간절연막 증착, CMP 공정, 층간절연막 추가 증착 공정 순서로 진행되는 반도체 소자 제조 공정에서, 공정시 발생된 불필요한 입자(particle)을 CMP 공정을 통해 제거하고자 할 경우에는 과도한 CMP 또는 CMP 공정에서 떨어져 나온 찌꺼기 등으로 인하여, Direct Current Fail(DC Fail)이 발생할 수 있게 되는데, 이를 경사식각 방식을 적용한 플레이트 에칭 공정을 수행함으로써, 불필요한 입자를 발생시킬 가능성이 있는 CMP 공정을 생략하여 결과적으로 DC Fail 문제를 감소시키는 것을 특징으로 한다.

Description

반도체 소자 제조 방법{Method of fabricating semiconductor device}

도 1은 종래의 일반적인 평면 식각을 사용한 예를 도시한 도면.

도 2a, 도 2b 및 도 2c는 본원 발명의 특징에 따른 경사 식각을 설명하기 위한 도면.

본원 발명은 반도체 소자 제조 공정중에 발생되는 DC Fail을 감소시키는 방법에 관한 것으로서, 특히 경사 식각 방식을 적용한 플레이트 에칭 공정을 수행함으로써, CMP 공정을 통해 발생될 수 있는 DC Fail을 감소시키는 기술에 관한 것이다.

일반적으로, 반도체 소자의 제조 공정은 플레이트 에칭 공정, 층간절연막 증착, CMP 공정, 층간절연막 추가 증착 공정 순서로 진행되게 되는데, 특히 플레이트 에칭 공정, 또는 층간절연막 증착 과정에서 또는 그 전 공정에서 발생된 불필요한 입자(particle)는 CMP를 통해 제거하게 된다.

그런데, 이러한 CMP 공정을 수행하는데 있어서 과도 식각을 하게 될 수도 있고, 또는 CMP 공정 과정 자체에서 찌꺼기 등이 발생될 수도 있는데, 이러한 경우에 는 발생된 찌꺼기로 인해서 DC Fail이 발생하게 된다.

그러나, 이러한 CMP 공정을 생략할 경우에는 도 1에 도시된 바와 같은 또 다른 문제를 발생시킨다.

플레이트(1)에 대하여 에칭 공정을 수행하고, 그 위에 층간 절연막(IDL3; 2)을 증착한 후, DC Fail 발생의 원인이 되는 CMP 공정을 생략하게 될 경우에는, 도 1에 도시된 것과 같이 metal residue가 쌓이게 되는 문제가 발생하게 된다.

종래 방식에 따른 상술한 문제들에 착안하여, 본원 발명은 경사 식각 방식을 적용하여 플레이트 에칭 공정을 수행함으로써, 과도 식각 또는 찌꺼기 발생의 원인이 될 수 있는 CMP 공정을 생략할 수 있고 결과적으로 DC Fail 발생 가능성을 감소시키는 것을 목적으로 한다.

이러한 DC Fail 문제를 해결하기 위한 본원 발명에 따른 반도체 소자 제조 방법은
반도체 기판 상에 플레이트를 증착하는 제 1 단계와,
상기 플레이트에 대하여 선택적으로 경사 식각 공정을 수행하되, 경사 식각 공정은 섭씨 20도 이하의 챔버에 Cl₂ 및 BCl₃ 의 혼합가스를 공급하여 수행하는 제 2 단계와,
상기 경사 식각된 플레이트의 상부에 층간 절연막을 증착하는 제 3 단계를 포함하여, 상기 제 3 단계 이후에 후속 CMP 공정을 생략할 수 있도록 하는 것을 특징으로 한다.

도 2a 내지 2c는 본원 발명의 특징을 설명하기 위한 도면이다.

본원 발명의 실시예에 따르면, 플레이트(10)가 준비되고(도 2a), 이런 플레이트(10)에 대하여 경사 식각을 수행하여 필요한 부분만 남기면, 도 2b에 도시된 바와 같다. 여기서, 플레이트 경사 식각을 수행하는 방법에 대한 본원 발명의 바람직한 실시예에 따르면, 플레이트에 대한 경사 식각을 확보하기 위해서 Cl₂을 기반으로 한 기본 가스에 N₂, HBr 및 BCl₃를 추가하여 챔버 분위기를 조성하는 것이 좋다. 또한, 플레이트 식각 챔버의 전극의 온도는 섭씨 20도 이하로 조정하는 것이 바람직하다.

경사 식각을 수행한 후에 후속되는 공정으로, 층간 절연막(20)을 증착하게 된다. 상기와 같이 플레이트에 대하여 경사 식각 공정을 수행하면, 층간 절연막 증착 후에 후속되는 CMP 공정을 생략하더라도 metal residue 의 발생을 방지할 수 있다 (도 2c 참조).

결과적으로, 플레이트에 대하여 경사 식각 방식을 적용하면 종래의 방식에서발생하던 metal residue 는 방지하며, CMP 공정을 생략함으로써 DC Fail 발생 확률을 줄일 수 있게 된다.

본원 발명의 이러한 특징에 따르면, 반도체 소자를 제조하는 공정 중에서 추가적인 장비를 구매하지 않고도 DC Fail을 감소시킴으로써, 반도체 소자의 수율을 향상시킬 수 있는 효과를 제공한다.

Claims (3)

1. 반도체 기판 상에 플레이트를 증착하는 제 1 단계;

   상기 플레이트에 대하여 선택적으로 경사 식각 공정을 수행하되, 상기 경사 식각 공정은 섭씨 20도 이하의 챔버에 Cl₂ 및 BCl₃ 의 혼합가스를 공급하여 수행하는 제 2 단계; 및

   상기 경사 식각된 플레이트의 상부에 층간 절연막을 증착하는 제3 단계

   를 포함하여, 상기 제 3 단계 이후에 후속 CMP 공정을 생략할 수 있도록 하는 것을 특징으로 하는 반도체 소자 제조 방법.
2. 삭제
3. 삭제

Images