JP4620964B2 - 金属膜のパターン形成方法 - Google Patents

金属膜のパターン形成方法 Download PDF

Info

Publication number
JP4620964B2
JP4620964B2 JP2004124261A JP2004124261A JP4620964B2 JP 4620964 B2 JP4620964 B2 JP 4620964B2 JP 2004124261 A JP2004124261 A JP 2004124261A JP 2004124261 A JP2004124261 A JP 2004124261A JP 4620964 B2 JP4620964 B2 JP 4620964B2
Authority
JP
Japan
Prior art keywords
etching
metal film
film
mask
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004124261A
Other languages
English (en)
Other versions
JP2005310960A (ja
Inventor
貴文 吉川
壮彦 上田
陽二 尾藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004124261A priority Critical patent/JP4620964B2/ja
Publication of JP2005310960A publication Critical patent/JP2005310960A/ja
Application granted granted Critical
Publication of JP4620964B2 publication Critical patent/JP4620964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、主に半導体製造において、電極(ボンディングパッド)形成などに用いられる高開口率パターンのAlドライエッチングに関する技術である金属膜のパターン形成方法に関する。
システムLSIなどの半導体集積回路の製造において、従来から用いられているAlを主成分としCuなどを含有したAl合金のドライエッチングは配線(一部としてボンディングパッドを含む)用として、微細パターンが形成できることが求められている。そのため、配線パターンを形成する際のリソグラフィーにおいて、Al表面からの反射光によるレジストの微細パターン形成不良を防止するため、Al表面にTiNなどの反射防止膜が付けられている。また、ウェハー全面積に対してエッチングによって被エッチング膜が除去される部分の面積の割合を表す開口率は50〜75%程度であった。
こうしたAl合金膜のドライエッチングをする場合、まずCl2単体、Cl2/HBr、Cl2/BCl3などのガスを用いて、Al合金などの被エッチング膜の表面に生じる被エッチング膜の酸化物からなる変質層をエッチングで除去するブレークスルー工程を行い、次にCl2単体、Cl2/HBr、Cl2/BCl3などのガスでブレークスルー工程とのガスの総流量の差を±50%以下に抑えて、Al合金などの配線層をエッチングするメインエッチング工程とを、途中で真空引きをせずに連続放電下で行うことにより、エッチング残渣低減することが、特許文献1に記載されている。
特開2002−343798号公報(第5頁、第一図)
最近の0.13μmCMOSプロセス以降の半導体集積回路の製造では、電気信号の配線抵抗や寄生容量による遅延を改善するために、デュアルダマシン法などを用いて層間絶縁膜の溝に銅を埋め込んで形成されるCu配線が用いられるようになり、主にAlは集積回路の外部配線との接点となる電極(ボンディングパッド)に用いられるのみになってきている。0.13μmCMOS以降のプロセスにおいて、Alドライエッチングが本来の内部配線形成以外となる、つまり、電極(ボンディングパッド)形成などのパターンの大きい形状を加工する場合、プロセスの簡略化が求められる。そこで、リソグラフィー工程のために従来Al表面に付けていた反射防止膜が省略されるようになった。
しかしながら、そういったプロセス簡略化を図ったところ、リソグラフィー工程中やその後でAl表面が変質してしまってその変質した部分がマスクとなり、通常の反応系を用いたAlドライエッチング後、Al(あるいはAl下層の金属膜)の残渣が発生し、それがウェハー表面異常を起こすという問題があることが分かった。図5は実際にAl合金エッチング後に見られた残渣のSEM写真である。残渣には大きさ0.2μm以上のものと大きさ0.1μm以下の2種類があり、大きさ0.2μm以上の残渣は電極などのレジストパターンを形成するリソグラフィー工程からAlドライエッチングまでの放置時間が長くなるほど(この場合はAlあるいはAl合金成膜形成後からリソグラフィーまでの時間は一定とする)増加することから、Al表面の酸化が原因であると考えられる。また、大きさ0.1μm以下の残渣はリソグラフィー直後にドライエッチングを行っても多く発生することから、リソグラフィー工程で用いる現像液などの薬液と反射防止膜のないAl表面が化学反応を起こして、Al合金の母材あるいはその酸化物とは違った化合物に変質したことが原因であると考えられる。
以上のことに加えて、従来、エッチング中にレジストのエッチング生成物がAl上面に堆積することでAl表面の変質層によるマスク効果を低減できていたのが、電極(ボンディングパッド)形成のみのAlドライエッチングの場合、開口率が90%以上(すなわちレジスト部の面積比率が10%以下)となることから、レジストのエッチング生成物が残渣低減に寄与する効果も期待できなくなっている。
したがって、この発明の目的は、以上のことを考慮して、電極パッドや配線に用いられるAl合金表面上に直接レジストパターンを形成し、Al合金膜を選択的にドライエッチングしたとき、エッチング残渣が発生しないようにすることであり、特にTiNのような反射防止膜が上面にないAl膜にリソグラフィー工程を行った高開口率パターンのAl(Al合金を含む)をドライエッチングするときに、Al表面変化が原因の残渣を低減する金属膜のパターン形成方法を提供することである。
上記の目的を達成するため、この発明の請求項1記載の金属膜のパターン形成方法は、半導体基板上にAlまたはAlを主成分とする合金膜からなる金属膜を形成する工程と、前記金属膜上にレジストパターンからなるマスクパターンを形成する工程と、前記マスクパターンをマスクとしてArとClとCHFとを含み前記Arの流量が総流量の20%以上50%以下である第1の混合ガスのプラズマで前記金属膜表面をエッチングしてAl酸化物以外の金属膜表面変質層を除去する第1のエッチング工程と、エッチング反応室の電位に対してDC電圧300V以上となる負の電位のRFバイアスを前記半導体基板に印加した状態で、前記マスクパターンをマスクとしてCl、BCl、CHF からなりBClの流量が総流量に対して50%以上である第2の混合ガスのプラズマで前記金属膜表面をエッチングしてAl酸化物を除去する第2のエッチング工程と、第1および第2のエッチング工程の後、前記マスクパターンをマスクとして前記金属膜を選択的に除去する第3のエッチング工程とを含む。
この発明の請求項1記載の金属膜のパターン形成方法によれば、金属膜上にレジストパターンからなるマスクパターンを形成する工程と、マスクパターンをマスクとしてArとClとCHFとを含み前記Arの流量が総流量の20%以上50%以下である第1の混合ガスのプラズマで金属膜表面をエッチングしてAl酸化物以外の金属膜表面変質層を除去する第1のエッチング工程と、エッチング反応室の電位に対してDC電圧300V以上となる負の電位のRFバイアスを半導体基板に印加した状態で、マスクパターンをマスクとしてCl、BCl、CHF からなりBClの流量が総流量に対して50%以上である第2の混合ガスのプラズマで金属膜表面をエッチングしてAl酸化物を除去する第2のエッチング工程と、第1および第2のエッチング工程の後、マスクパターンをマスクとして金属膜を選択的に除去する第3のエッチング工程とを含むので、金属膜上に直接レジストを塗布・露光・現像をしてパターニングを行う場合に、パターニング中やその後で生じる表面変質層によるエッチング残渣発生を抑えることができ、パターン間のショートやウェハー表面の異常を防止できる。この場合、金属膜のエッチングガスとして希ガスまたは不活性ガスであるArを用いるので、これらガスのプラズマイオンによる金属膜表面の物理的スパッタにより金属膜上の被エッチング物質の違いによって生じるエッチング能力の差を低減することができる。それゆえ、リソグラフィー工程において、レジスト材料、現像液などが接触してAl合金が表面変化を起こし、かつ、金属膜の開口率が電極パッドのように90%以上とエッチング面積が広い場合でも、金属膜表面の変質層を除去でき、これがマスクとなってドライエッチング後に残渣が発生するのを低減することができる。
また、この金属膜のパターン形成方法によれば、金属膜表面に成長した酸化膜によるエッチング残渣を抑制することが出来、パターン間のショートやウェハー表面の異常を防止できる。すなわち、Al合金などの金属膜が成膜されてから、その金属膜をドライエッチングするまでの間金属膜の表面が大気に曝され、表面に金属酸化膜が形成される。しかしこの方法では少なくとも還元性のガスであるBCl を含むガスのプラズマで金属膜表面をエッチングするので、酸化膜が容易に除去でき、これがマスクとなって金属膜を選択的に除去した後に残渣が発生するのを低減することができる。
また、還元性のガスとしてBCl を用いているので、BCl 3 の還元作用によりAl酸化物がエッチングしやすくなる。
また、この金属膜のパターン形成方法において、マスクパターンはレジストパターンであり、Arのような反応性がほとんどない希ガスあるいは不活性ガスの物理スパッタの作用により、Al合金膜表面変質層をAl母材とのエッチングレートの差がほとんどないエッチングレートでエッチングできる。
また、CHF は、プラズマ中及びAl表面で重合反応を起こし、Al表面に重合ポリマーが堆積するため、Al表面変質層によるエッチングマスク効果を低減するような働きをもつ。
この発明の実施の形態を図1〜図4に基づいて説明する。図1は、本発明の実施形態において銅の多層配線上にAl合金からなるボンディングパッドを形成しようとするときの半導体集積回路の断面構造を示す図である。
図1に示すように、半導体基板上にAlまたはAlを主成分とする合金膜からなる金属膜5を形成し、金属膜5上にレジストパターン(マスクパターン)6を形成する。この場合、シリコン酸化膜またはシリコン窒化膜などの多層構造の膜からなる層間絶縁膜1に、配線溝、コンタクトホールが形成され、そこに銅を埋め込むことによって下層配線2、上層配線4、下層配線2と上層配線4を接続する銅のプラグ3が形成されている。すなわちデュアルダマシン法によりCu配線構造が形成されている。そして上層配線4の露出面に接してAl、AlSi、AlSiCuまたはAlCuというようなAl合金膜5がスパッタリング法など減圧下で成膜され、そのAl合金上に直接にレジストを塗布・露光・現像を行って、電極パッドのレジストパターン6が従来のように大気中で形成されている。このAl合金膜5の表面には従来のようなTiN反射防止膜は形成されていない。
以上のような構造において、レジストパターン6をマスクとしてAl合金膜5をエッチングするのであるが、そのエッチングには例えば図2に示すような誘導結合型プラズマエッチング装置を用いて行う。図2において、減圧可能な反応室7の上部に設置されたトップコイル11に高周波電圧を印加し、反応室7内部にエッチングガスのICPプラズマ10を生成する。そして、エッチングする時にはエッチング反応室7内にある基板ステージ8上に載っている基板(ウェハー)9にRFバイアスを印加する。ただし、これは一例であってICPプラズマによるドライエッチング法に限定されるものではない。このエッチング装置を用いて、レジストパターン6をマスクとして少なくとも希ガスまたは不活性ガスを含むガスのプラズマで金属膜表面をエッチングする第1のエッチング工程と、レジストパターン6をマスクとして少なくとも還元性のガスを含むガスのプラズマで金属膜表面をエッチングする第2のエッチング工程と、第1および第2のエッチング工程の後、レジストパターン6をマスクとして金属膜5を選択的に除去する工程とを行う。
図3は、図1に示すような半導体集積回路のAl合金膜5を図2に示すようなドライエッチング装置を用いてエッチング加工する場合のプロセスフローを示す図である。まず第一のブレークスルー工程として、プロセスガスをAr、Cl2、CHF3を含む混合ガスを用いてAl表面のエッチングを行う(Step1)。ここで、Arの流量は総流量に対して20%以上50%以下になるように設定する。これによって、Arのような反応性がほとんどない希ガスあるいは不活性ガスの物理スパッタの作用により、Al酸化物以外のAl合金膜表面変質層をAl母材とのエッチングレートの差がほとんどないエッチングレートでエッチングできる。また、CHF3ガス成分が存在することによってプラズマ中及びAl表面で重合反応を起こし、Al表面に重合ポリマーが堆積するため、Al表面変質層によるエッチングマスク効果を低減するような働きをもつ。
次に、第二のブレークスルー工程として、Al合金膜表面に成長したAl酸化物をエッチングできるステップで処理を行う(Step2)。このステップにおいてはプロセスガスとして、Cl2、BCl3、CHF3の混合ガスを用い、エッチング反応室7の電位に対してDC電圧300V以上の大きさとなるような負の電位のRFバイアスをウェハー9に印加する。ここで、還元性のBCl3のガス流量が総流量に対して50%以上、すなわちBCl3が主成分となるように設定する。これより、BCl3の還元作用とDC電圧で300V以上となるような比較的大きい基板バイアスによる物理エッチによってAl酸化物がエッチングしやすくなる。このAl酸化物はAl合金膜5の形成後、レジストパターン6の形成後エッチング前までに大気中にさらされることによって成長したものであるが、CHF3の重合反応によるAl表面上への重合ポリマー堆積によって、Al酸化物のエッチングマスク効果を低減するような働きをもつ。
次に、第三のステップとしてAl合金膜5のメインエッチングステップを導入する。そこでは、プロセスガスとしてCl2系ガスを用いて、Al合金自体のエッチングを行い電極パッドのパターンを形成する(Step3)。
以上説明したAl合金のドライエッチング方法においては、下層膜として直接Cu配線あるいは層間絶縁膜がAl合金膜と接している場合であったが、Al合金膜とCu配線あるいは絶縁膜との間に金属膜、例えば、密着層としてTiN/Tiがあっても、Al合金膜のメインエッチングステップの次に金属膜、この場合、TiN/Tiエッチングステップを導入すれば、この発明におけるエッチング方法を用いることが可能である。また、本発明の実施形態においては、第一のブレークスルー工程に用いるガスに一つとしてArを例示したが、この発明はこれに限られたものではなく、He、Ne、XeあるいはKrといった他の希ガスを用いても同様な効果が得られる。また、第一のブレークスルー工程において、希ガスまたは不活性ガスを含むガスは、CHF3ガス以外の炭素、水素およびフッ素からなるガスをさらに含む構成にしてもよい。また、第一のブレークスルー工程および第二のブレークスルー工程のいずれか一方のみ行ってもよい。
本発明のように第一および第二のブレークスルー工程を導入したAl合金膜エッチングの実施結果を示すSEM写真を図4に示す。SEM写真の倍率は、図4(a)と(b)が5万倍、(c)が2万倍である。図4(a)の写真に示すように、第一のブレークスルー工程のみを行った後Al合金膜のメインエッチングをした場合、大きさ0.2μm以上の残渣が残るがこれは本発明者らが解析したようにAl合金膜表面に成長した酸化物による残渣であることを示唆している。また、図4(b)の写真に示すように、第二のブレークスルー工程のみを行ってAl合金膜のメインエッチング工程を行った場合、大きさ0.1μm以下の残渣が残り、これはフォトリソ工程においてAl合金膜表面が変質を受けた層が除去されずに残ったために発生したものであることを示唆している。それに対して、第一のブレークスルー工程、第二のブレークスルー工程、メインエッチング工程を順に行った場合は、図4(c)の写真に示すように残渣を完全に発生しないようにすることができる。
本発明にかかる金属膜のパターン形成方法は、金属膜上に直接レジストを塗布・露光・現像をしてパターンニングを行う場合に、パターニング中やその後で生じる表面変質層によるエッチング残渣発生を抑えることができる。また、金属膜表面に成長した酸化膜によるエッチング残渣を抑制することが出来、パターン間のショートやウェハー表面の異常を防止できる等の効果を有し、Al合金膜表面上に直接レジストを塗布接触させ、露光・現像して得られた開口率の大きいパターンをマスクとしてドライエッチングをする工程、すなわち外部配線との接点となる電極(ボンディングパッド)を形成する場合などに有用である。
本発明の実施形態においてAl合金膜の電極パッドエッチングが適用される半導体集積回路の断面図である。 本発明の実施形態においてAl合金膜のドライエッチングを行うドライエッチング装置の構成図である。 本発明の実施形態によるドライエッチング方法を説明する工程フロー図である。 本発明の実施形態においてAl合金膜のドライエッチング条件と発生する残渣を示すSEM写真である。 従来のAl合金膜のドライエッチング法で発生する残渣を示すSEM写真である。
符号の説明
1 層間絶縁膜
2 下層配線
3 銅プラグ
4 上層配線
5 Al合金膜
6 レジストパターン
7 エッチング反応室
8 基板ステージ
9 基板(ウェハー)
10 ICPプラズマ
11 トップコイル

Claims (1)

  1. 半導体基板上にAlまたはAlを主成分とする合金膜からなる金属膜を形成する工程と、
    前記金属膜上にレジストパターンからなるマスクパターンを形成する工程と、
    前記マスクパターンをマスクとしてArとClとCHFとを含み前記Arの流量が総流量の20%以上50%以下である第1の混合ガスのプラズマで前記金属膜表面をエッチングしてAl酸化物以外の金属膜表面変質層を除去する第1のエッチング工程と、
    エッチング反応室の電位に対してDC電圧300V以上となる負の電位のRFバイアスを前記半導体基板に印加した状態で、前記マスクパターンをマスクとしてCl、BCl、CHF からなりBClの流量が総流量に対して50%以上である第2の混合ガスのプラズマで前記金属膜表面をエッチングしてAl酸化物を除去する第2のエッチング工程と、
    第1および第2のエッチング工程の後、前記マスクパターンをマスクとして前記金属膜を選択的に除去する第3のエッチング工程とを含む金属膜のパターン形成方法。
JP2004124261A 2004-04-20 2004-04-20 金属膜のパターン形成方法 Expired - Fee Related JP4620964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004124261A JP4620964B2 (ja) 2004-04-20 2004-04-20 金属膜のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004124261A JP4620964B2 (ja) 2004-04-20 2004-04-20 金属膜のパターン形成方法

Publications (2)

Publication Number Publication Date
JP2005310960A JP2005310960A (ja) 2005-11-04
JP4620964B2 true JP4620964B2 (ja) 2011-01-26

Family

ID=35439392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124261A Expired - Fee Related JP4620964B2 (ja) 2004-04-20 2004-04-20 金属膜のパターン形成方法

Country Status (1)

Country Link
JP (1) JP4620964B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959981B1 (ko) 2004-09-01 2010-05-27 시바우라 메카트로닉스 가부시끼가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421278A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Plasma etching method
JPH04288827A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
JPH0697127A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 配線形成方法
JPH06349791A (ja) * 1993-06-11 1994-12-22 Kawasaki Steel Corp 薄膜形成方法
JPH0758079A (ja) * 1993-06-16 1995-03-03 Applied Materials Inc キセノンを用いたプラズマエッチング
JP2000252283A (ja) * 1999-02-26 2000-09-14 Sharp Corp 純アルミニウム金属を用いてtftlcdパネルにゲートラインおよびソースラインを作製する方法
JP2000306895A (ja) * 1999-04-23 2000-11-02 Mitsubishi Electric Corp ドライエッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421278A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Plasma etching method
JPH04288827A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
JPH0697127A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 配線形成方法
JPH06349791A (ja) * 1993-06-11 1994-12-22 Kawasaki Steel Corp 薄膜形成方法
JPH0758079A (ja) * 1993-06-16 1995-03-03 Applied Materials Inc キセノンを用いたプラズマエッチング
JP2000252283A (ja) * 1999-02-26 2000-09-14 Sharp Corp 純アルミニウム金属を用いてtftlcdパネルにゲートラインおよびソースラインを作製する方法
JP2000306895A (ja) * 1999-04-23 2000-11-02 Mitsubishi Electric Corp ドライエッチング方法

Also Published As

Publication number Publication date
JP2005310960A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US7468319B2 (en) Method for preventing a metal corrosion in a semiconductor device
US5786272A (en) Metallization over tungsten plugs
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
JP4547289B2 (ja) 半導体装置の製造方法
JPH07147271A (ja) 半導体装置の製造方法
JP2004080045A (ja) マスクを利用した金属膜エッチング方法、半導体素子の配線形成方法、金属膜エッチング方法及びエッチングガス
JP4620964B2 (ja) 金属膜のパターン形成方法
TW201901896A (zh) 半導體元件以及其製造方法
US6177337B1 (en) Method of reducing metal voids in semiconductor device interconnection
JPH08186120A (ja) 半導体装置の製造方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
KR100569546B1 (ko) 반도체 소자 제조 방법
JP2002246393A (ja) メタル配線形成方法
JPH07201826A (ja) ドライエッチング方法
JPH05121378A (ja) 半導体装置の製造方法
JPH04103123A (ja) 配線形成方法
JPH05182937A (ja) ドライエッチング方法
JP2004055986A (ja) 半導体装置の製造方法及びその半導体装置
JP2001358145A (ja) 配線と配線形成方法及び半導体装置
JP3541329B2 (ja) ドライ・エッチング方法
JP2004039879A (ja) 半導体装置の製造方法
KR100924861B1 (ko) Mim 구조 커패시터 제조방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR100791695B1 (ko) 홀용 포토레지스트 패턴 재형성 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees