JP4547289B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関し、特にＴｉＮ膜が配線上に設けられた配線構造を有する半導体装置の製造方法に関する。

近年、半導体装置の高集積化、高速化に伴って、配線抵抗、配線間容量の低減が求められている。また、多層配線構造の半導体装置においては、アルミニウムや銅などが配線材料として用いられており、この際、絶縁膜中へこれら金属が拡散するのを防止するためにバリアメタル層が設けられている。

特許文献１には、半導体装置中の配線との接続をとるためビア孔を開ける際に、バリアメタル層として用いる金属窒化膜の表面に層間絶縁膜を形成し、所定のマスクパターンにしたがってリアクティブイオンエッチング（ＲＩＥ）処理して、ビア孔を形成してビア底になる金属窒化膜を露出させ、マスクパターンを除去した後、窒素を含むガスを用いたプラズマにより処理を行う技術が開示されている。

また、特許文献２には、ビア孔を開ける際の積層配線加工時のサイドフィルムの除去に関するエッチング技術が開示されている。
特開２００３−２８２５７１号公報 特開平０８−２１３３６６号公報

ところで、ビア孔を開ける際のＲＩＥにより、ビア底の金属窒化膜表面にフルオロカーボン膜の堆積、この金属窒化膜の露出部分の酸化などから構成される変質層が生じることがある。

ビア底の金属窒化膜の露出部に変質層が生じると、このビア孔に例えばタングステンを埋めてビアを形成したときに、このビアにおける通電時の抵抗（ビア抵抗）が上昇してしまい、半導体装置の信頼性が低下することが問題となっている。

本発明に係る半導体装置の製造方法は、半導体基板の上部にＴｉＮ膜を表面に有する配線層を形成するＴｉＮ膜形成工程と、
ＴｉＮ膜の表面に層間絶縁膜を形成する絶縁膜形成工程と、
層間絶縁膜の表面にレジスト膜を形成するレジスト膜形成工程と、
レジスト膜をマスクとして前記層間絶縁膜をエッチングして開口部を形成し、ＴｉＮ膜を露出させるエッチング工程と、
露出されたＴｉＮ膜をプラズマ処理して、このＴｉＮ膜露出部に形成された変質層を除去するプラズマ処理工程と、
前記プラズマ処理工程の後に行われ、レジスト膜を高温プラズマ処理して除去する高温プラズマ剥離工程とを含み、
前記プラズマ処理工程は、前記レジストの除去が行われない条件で行われる半導体装置の製造方法。

本発明によれば、ＴｉＮ膜形成工程で半導体基板上の配線の表面などにＴｉＮ膜を形成し、絶縁膜形成工程でＴｉＮ膜の表面に層間絶縁膜を形成し、レジスト膜形成工程で層間絶縁膜の表面に所定のパターンが転写されたレジスト膜を形成する。エッチング工程で、レジスト膜をマスクにして層間絶縁膜のエッチング処理を行って、ＴｉＮ膜を露出させる。このＴｉＮ膜の露出部分に、酸化反応などにより変質層が形成され、成長する。

続いて、プラズマ処理工程で、ＴｉＮ膜の露出部分をプラズマ処理して、変質層を除去して、高温プラズマ剥離工程でエッチング処理のマスクに用いたレジスト膜を除去する。

このような構成により、エッチング処理によりビア孔形成後であって、高温プラズマ剥離工程の前に、プラズマ処理により変質層を積極的に除去することができ、高温プラズマ剥離工程での処理にあっても変質層の形成、成長を効果的に抑えることができるようになる。

本発明によれば、ビア孔形成後に形成され、成長する変質層に起因するビア抵抗の上昇を効果的に抑えることができ、半導体装置の信頼性を向上させることができる。

以下、本発明に係る半導体装置の製造方法の実施形態について、図面を参照しながら詳細に説明する。
なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。

（第１の実施形態）
図１および図２は、第１の実施形態の製造方法を示す工程断面図である。
図１および図２では、層間配線である配線１６が形成された半導体基板上にビアを形成する例を示している。

本実施形態に係る半導体装置の製造方法は、半導体基板上にＴｉＮ膜１８を形成するＴｉＮ膜形成工程と、ＴｉＮ膜１８の表面に層間絶縁膜１４を形成する絶縁膜形成工程と、層間絶縁膜１４の表面にレジスト膜２２を形成するレジスト膜形成工程と（以上、図１（ａ））、レジスト膜２２が形成された半導体基板にエッチングにより開口部２８を形成し、ＴｉＮ膜１８を露出させるエッチング工程と（図１（ｂ）〜（ｃ））、露出されたＴｉＮ膜１８をプラズマ処理して、このＴｉＮ膜露出部３２に形成された変質層２６を除去するプラズマ処理工程と（図１（ｃ）〜図２（ｄ））、レジスト膜２２を高温プラズマ処理して除去する高温プラズマ剥離工程と（図２（ｄ）〜（ｅ））を含む。

図１（ａ）に示したように、基板１０の表面に層間絶縁膜１２を形成し、層間絶縁膜１２の表面には、ＴｉＮ層を介して、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）が主成分である配線金属層を形成し、その上にＴｉＮ層を積層する（ＴｉＮ膜形成工程）。なお、この基板１０には、素子（不図示）が予め形成されている。続いて、所定のパターニング処理、エッチング処理を行って、配線１６およびこの配線１６の表面にＴｉＮ層１８を形成し、さらに配線１６およびＴｉＮ層１８を覆うように層間絶縁膜１４を積層する（絶縁膜形成工程）。さらに、層間絶縁膜１４の表面にレジストを形成する（レジスト膜形成工程）。ここで、配線１６には、図示しないが、配線材料が層間絶縁膜１２に拡散するのを抑えるためのバリアメタル層が含まれる。

続いて、図１（ｂ）に示したように、レジスト２２をパターニング処理して、開口領域２４を形成する。引き続き、パターニング後残ったレジスト２２をマスクとして、通常のドライエッチングの条件下、例えば並行平板型のプラズマエッチャーを用いて、周囲温度程度にて、通常用いられる有機フッ化物を用いて、通常のドライエッチングで印加するパワーを上部電極および下部電極に印加するなどの条件下、層間絶縁膜１４のプラズマエッチング処理を行って、図１（ｃ）に示したように、開口部２８を形成する（エッチング工程）。このエッチング処理は、窒化チタン（ＴｉＮ）が露出したところで、ストップするようにする。

このとき、開口部２８の内壁に付着物３０が生じるとともに、ビア底となるＴｉＮ膜１８の露出部３２に、炭素（Ｃ）,フッ素（Ｆ），チタン（Ｔｉ），酸素（Ｏ）による変質層２６が形成される。なお、この付着物３０としては、残留物、反応生成物などが挙げられる。

続いて、所定の条件下でプラズマ処理を行って、図２（ｄ）に示したように、変質層２６を除去して、ＴｉＮ膜１８の露出部３２を露出させる（プラズマ処理工程）。

ここで、所定の条件とは、レジスト２２の除去を行わない条件である。具体的には、変質層２６のみに作用する物理的なスパッタエッチングの条件、例えば酸素が活性状態にならない温度、例えば３０度以下の周囲温度で、有機フッ化物を含まないガス、例えばアルゴン（Ａｒ），窒素（Ｎ₂），アンモニア（ＮＨ₃）などの存在下で行う。さらに、ガスには酸素が含まれていてもよい。酸素は高温で処理すると高度に活性化されたラジカルになるところ、３０度以下の周囲温度ではプラズマ処理しても活性の高いラジカルとして作用しないため、レジスト２２は除去されない。

また、プラズマ処理工程で用いられる印加電力は、エッチング工程での処理よりも低パワー、例えば並行平板型のプラズマエッチャーを用いた場合、上部電極への印加電力は任意に選択されるが、下部電極への印加電力は、例えば５００Ｗ未満とすることができる。

そこで、エッチング工程後にＴｉＮ膜１８の露出部３２の酸化が進行する可能性があることから、エッチング工程とプラズマ処理工程とを同じチャンバーで行って、エッチング工程と、プラズマ処理工程とを系を大気に開放せずに連続して行うことで、エッチング工程後の変質層２６の成長を抑えて、より効果的にプラズマ処理工程における変質層２６を除去することができる。

プラズマ処理工程を経て変質層２６の除去を行った後に、高温プラズマ剥離処理を行う。ここでは、チャンバー内に酸素ガスを導入して、例えば基板温度を２００度以上にして、かつ、３０秒以上プラズマ処理を行う。また、プラズマ処理工程よりは高いパワー、例えば並行平板型のプラズマエッチャーの場合上部電極は任意の電力を、下部電極は例えば５００Ｗ以上の電力を印加して行う。

このように高温プラズマ剥離処理を行うことで、ラジカル化した酸素の反応性が高まり、レジストおよび場合によっては開口部２８の内壁への付着物３０に作用して、図２（ｅ）に示したように、これらが除去される。

こうしてビア孔を開けた後に、図２（ｆ）に示したように、このビアに窒化チタン成膜などを行って、ＴｉＮ膜３４を形成して、ビア形成工程に移り、ビア形成を行う。

本実施形態では、ビア孔形成のエッチング処理を行った直後に、プラズマ処理を行うことにより、ビア底になるＴｉＮ膜１８の露出部３２に形成される変質層２６を有効に除去することができ、この変質層に起因するビア抵抗を下げることが可能になり、半導体装置の信頼性が向上する。

（第２の実施形態）
図３および図４は、第２の実施形態の製造方法を示す工程断面図である。
図３および図４では、図１および図２で示した場合と同様に、層間配線である配線１６が形成された半導体基板上にビアを形成する例を示している。

本実施形態に係る半導体装置の製造方法は、半導体基板上にＴｉＮ膜１８を形成するＴｉＮ膜形成工程と、ＴｉＮ膜１８の表面に層間絶縁膜１４を形成する絶縁膜形成工程と、層間絶縁膜１４の表面にレジスト膜２２を形成するレジスト膜形成工程と（以上、図３（ａ））、レジスト膜２２が形成された半導体基板にエッチングにより開口部２８を形成し、ＴｉＮ膜１８を露出させるエッチング工程と（図３（ｂ）〜（ｃ））、露出されたＴｉＮ膜１８をプラズマ処理して、このＴｉＮ膜露出部３２に形成された変質層２６を除去するプラズマ処理工程と（図３（ｃ）〜（ｄ））、レジスト膜２２を高温プラズマ処理して除去する高温プラズマ剥離工程と（図３（ｄ）〜図４（ｅ））を含む。

図３（ａ）〜（ｄ）では、第１の実施形態（図１（ａ）〜（ｃ）および図２（ｄ））と同様に、半導体基板に形成された配線１６の表面にバリアメタル層としてのＴｉＮ膜１８が形成され、さらに層間絶縁膜１４が形成され、この層間絶縁膜１４の表面に形成、パターニング処理されたレジスト２２をマスクとしてエッチング処理を行い、前述したようなプラズマ処理工程を経て、ＴｉＮ膜１８の露出部３２の表面から変質層２６を除去した後に、高温プラズマ剥離処理によりレジスト２２を除去する。

このとき、図４（ｅ）に示したように、配線１６のＴｉＮ膜１８の露出部３２を含む配線全体にビア孔形成時に帯電したプラスチャージが残る傾向がある。この状態を長期に放置しておくと、前述したように、ＴｉＮ膜１８の露出部３２に再度変質層が形成、成長するおそれがある。

そこで、ＴｉＮ膜１８の露出部３２を通じて所定の紫外線光源より露光して紫外線処理を行う紫外線処理工程を経ることで、エッチング処理後にプラスチャージに帯電しやすくなっている配線１６を除電することができ（図４（ｅ）〜（ｆ））、この段階での変質層の形成、成長を抑えることができる。

さらに、紫外線処理工程の終了後に、通常の極性をもつ有機溶剤を用いた有機剥離処理を行って、レジスト残渣などのビア孔の内壁およびレジスト２２が除去された層間絶縁膜１４の表面、場合によってはＴｉＮ膜１８の露出部３２に付着する余分な有機物である付着物３０，５０を除去することができる（図４（ｆ））。

なお、第１の実施形態においても、最後に有機剥離処理を行ってもよいが、電荷の存在する部位における有機剥離処理は逆に変質層の形成、成長を引き起こす可能性があるため、本実施形態のようにプラスに帯電した配線を除電してから有機剥離処理を行う方が望ましい。

こうしてビア孔を開けた後に、図４（ｇ）に示したように、このビアに窒化チタン成膜などを行ってＴｉＮ膜３４を形成して、ビア形成工程に移り、ビア形成を行う。

本実施形態では、ビア孔形成のエッチング処理を行った直後に、プラズマ処理を行うことにより、ビア底になるＴｉＮ膜１８の露出部３２に形成される変質層２６を有効に除去することができる。さらに、高温プラズマ剥離処理によりレジスト２２を除去した後に紫外線処理を行うことで、プラスにチャージした配線１６を除電することで、さらなる変質層の形成、成長を抑えることができる。したがって、この変質層に起因するビア抵抗を下げることがさらに効果的になり、半導体装置の信頼性がより向上する。

また、高温プラズマ剥離工程の後に時間的な間隔を置くような場合であっても、高温プラズマ剥離処理後に紫外線処理を行うことで、その後ＴｉＮ膜３４の形成までの一定期間の変質層の形成、成長を抑えることができるようになるため、半導体装置の製造における時間的な工程調整を行うことが容易になる。

このような本実施形態に対し、特許文献１に記載の方法ではビア孔を形成後にレジスト剥離を行った後で変質層に該当する堆積膜や酸化した金属窒化物の窒化処理を行うことでビア抵抗の低減を図っているが、この処理を行っても、下地のレイアウトや配線パターンによってはビア抵抗が上昇してしまうという不具合が生じることがあったことが本発明者らにより確認された。これは、ビア孔形成のためのエッチング処理の次に、高温プラズマ処理によるレジスト剥離を行っているためにビア底に形成された変質層の成長が進み、成長後に窒化してもこの変質層が十分に窒化できないことによると考えられる。

また、特許文献２に記載の方法では、ビア孔形成のためのエッチング処理後に、ビア孔の内壁に被着したサイドフィルム除去のためのフッ化物を用いるドライエッチングおよびウェットエッチング処理を行った後に、オゾンガスを用いたアッシング処理によりレジスト膜を除去している。この方法では、サイドフィルムの除去はできるものの、本実施形態で除去しようとするビア底の変質層については何ら触れられていないため、前述したような本実施形態の効果は期待できない。

本実施形態では、ビア孔形成のエッチング後に、特定のプラズマ処理を行って、ビア底に生じる変質層を除去しているため、特許文献１，２の両方で解決することができないビア底に生じる変質層の成長を効率よく抑えることができ、ビア抵抗の上昇を抑えることができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

以下、本発明の実施例について説明する。本発明がこれら実施例に限定されるものでないことはいうまでもない。

（実験例１）
第１の実施形態にしたがって、ビア孔形成のエッチングに続いてプラズマ処理を同じ並行平板型のプラズマエッチャーで、３０度以下の室温で上部電極には１０００Ｗ、下部電極には１００Ｗの電力を印加して、ビア孔形成のドライエッチングよりも弱いスパッタエッチングを行う条件で行った。その後、２００度以上で６００−１４００Ｗの電力を印加して酸素ガス存在下で高温プラズマ剥離処理を行って、レジストを除去した。

半導体装置において、電荷が蓄積された配線に接続するビアでは、ビア抵抗が上昇することが、本発明者らにより確認されている。そこで、引き続き、図５に示したように、タングステンなどからなるビアプラグ４４を形成し、更に上面に配線パットを形成して、ビア抵抗を測定するための配線パターンＴＥＧ（Test elementary group）を形成した。なお、図５では、配線に蓄積される電荷を、配線１６の下の電荷蓄積部４０として模式的に表現している。このような配線パターンＴＥＧを用いて、プローバー(抵抗測定器)の測定針４２を配線パットに当てて、ビア抵抗をウェハ面内１００点で測定した。ある電圧を印加したときのビア抵抗値を累積度数でプロットした結果を図６（ａ）に示す。

（実験例２）
実験例１において、ビア孔形成のエッチング処理後にプラズマ処理を行わないで、高温プラズマ剥離処理によりレジストを除去した以外は、実験例１と同様に、図５に示したようにビアプラグを形成した後に測定針４２を当てて、ビア抵抗を測定した。結果を図６（ｂ）に示す。

図６（ｂ）に示したように、実験例２の結果ではウェハ面内の抵抗値にばらつきがあり、高抵抗な部分が存在していることが示唆される。一方で、図６（ａ）に示したように、実験例１では、ある低抵抗の値を示す部分の度数が最も高く、ビア抵抗にばらつきがないことが示唆される。これにより、ビア孔形成のエッチング処理直後にＴｉＮ膜１８の露出部３２に形成される変質層の除去を行うことによるビア抵抗を減少させる効果が示されている。また、図示しないが、ビア孔形成のエッチング直後と、エッチング直後のプラズマ処理直後とで、ＴｉＮ膜１８の露出部３２のところの断面をＴＥＭで観察したところ、エッチング直後で形成されている変質層が、その後のプラズマ処理により除去されていることが確認された。

（実験例３）
実験例１において、電荷蓄積部が異なる複数の配線パターンＴＥＧを形成した後、図５で示したように、各配線パターンＴＥＧの配線パットに測定針を当ててビア抵抗を測定し、ビア歩留まり９０％となる容量値を算出した。結果を表１に示す。

（実験例４）
実験例１において、ビア孔形成のエッチング後に２４時間大気中にて保管した後に、変質層を除去するためのプラズマ処理を行った以外は、実験例１と同様に、図５で示したように、各配線パターンＴＥＧの配線パットに測定針を当ててビア抵抗を測定し、ビア歩留まり９０％となる容量値を算出した。結果を表１に示す。

ここで、ビアが接続している電荷蓄積部の容量値が大きいほど、すなわち半導体装置中で配線につながるところでの電荷の蓄積量が大きいほど、ビア抵抗値のウェハ面内分布のばらつき、および抵抗値の増大が起こるということが、本発明者らによりすでに確認されている。

ビア歩留まりはウェハ面内１００点でのビア抵抗の測定を行った際にビア抵抗値が、製品レベルであることを示す所定の基準値を下回っている割合である。実験例４では電荷蓄積部の容量値４３．０１ｐＦでビア歩留まりが９０％となっている。上記で確認された事項とあわせるとこれより大きな容量値を有する電荷蓄積部に接続したビアでは歩留まりが９０％に達しないことを意味する。よって、ビア孔形成のエッチング処理後に大気開放しないで、続けてプラズマ処理を行うことは、ビア抵抗に関連する信頼性の向上においてより一層の効果があることが分かった。

（実験例５）
実験例１において、高温プラズマ剥離処理温度を変動させてレジスト除去を行った以外は、実験例１と同様に、それぞれの高温プラズマ剥離処理温度に対応して、図５に示したような測定パターンを形成した後に、それぞれに対して測定針４２を当てて、ビア抵抗を測定して、ビア抵抗の歩留まりを調べた。結果を図７に示す。

図７によれば、レジスト除去には２００度以上の温度で高温プラズマ剥離処理を行うことで、歩留まりは良好になることがわかる。また、図示しないが、この高温プラズマ剥離処理は、３０秒以上行うことによってビア抵抗の低減にかかる効果が確認されたものである。３０秒よりも少ない処理時間では、逆にビア抵抗の増大が見られた。また、このレジスト除去にかかる高温プラズマ剥離処理を行うことによって、さらに低抵抗化が実現されることが、本発明者らにより確認されている。

（実験例６）
第２の実施形態にしたがって、ビア孔形成のエッチングに続いてプラズマ処理を同じ並行平板型のプラズマエッチャーで、３０度以下の室温で上部電極には１０００Ｗ、下部電極には１００Ｗの電力を印加して、ビア孔形成のドライエッチングよりも弱いスパッタエッチングを行う条件で行った。その後、２００度以上で６００−１４００Ｗの電力を印加して酸素ガス存在下で高温プラズマ剥離処理を行って、レジストを除去した。その後、紫外線処理を行って、さらに有機剥離処理を行った。

その後７２時間経過してから窒化チタンスパッタを行って、図５に示したように、タングステンなどからなるビアプラグ４４を形成し、更に上面に配線パットを形成して、ビア抵抗を測定するための配線パターンＴＥＧ（Test elementary group）を形成した。なお、図５では、配線に蓄積される電荷を、配線１６の下の電荷蓄積部４０として模式的に表現している。このような配線パターンＴＥＧを用いて、プローバー(抵抗測定器)の測定針４２を配線パットに当てて、ビア抵抗をウェハ面内１００点で測定した。ある電圧を印加したときのビア抵抗値を累積度数でプロットした結果を図８に示す。

（実験例７）
実験例６において、高温プラズマ剥離処理を行った後の紫外線処理を行わずに、実験例６で紫外線処理にかけたのと同じ時間だけ放置してから有機剥離処理を行った以外は、実験例６と同様に、図５で示したように、各配線パターンＴＥＧの配線パットに測定針を当ててビア抵抗を測定し、この測定をウェハ面内１００点にて行って、ある電圧を印加したときのビア抵抗値を累積度数でプロットした結果を図８に示す。

図８によれば、実験例７の結果ではウェハ面内の抵抗値にばらつきがあり、高抵抗な部分が存在していることが示唆される。一方で、実験例６では、ある低抵抗の値を示す部分の度数が最も高く、ビア抵抗にばらつきがないことが示唆される。これにより、高温プラズマ剥離処理後にＴｉＮ膜１８の露出部３２の紫外線処理を行うことによるビア抵抗を減少させる効果が示されている。

第１の実施形態の工程断面図を示す図である。 第１の実施形態の工程断面図を示す図である。 第２の実施形態の工程断面図を示す図である。 第２の実施形態の工程断面図を示す図である。 実施例で用いたビア抵抗測定のためのパターンを示す図である。 ビア孔形成のエッチング処理後のプラズマ処理の効果を示すグラフである。 高温プラズマ剥離処理の温度の効果を示すグラフである。 高温プラズマ剥離処理の後の紫外線処理の効果を示すグラフである。

符号の説明

１０ 基板
１２ 層間絶縁膜
１４ 層間絶縁膜
１６ 配線
１８ ＴｉＮ膜
２２ レジスト
２６ 変質層
３２ 露出部

Claims (7)

1. 半導体基板の上部にＴｉＮ膜を表面に有する配線層を形成する工程と、
   前記ＴｉＮ膜の表面に層間絶縁膜を形成する絶縁膜形成工程と、
   前記層間絶縁膜の表面にレジスト膜を形成するレジスト膜形成工程と、
   前記レジスト膜をマスクとして前記層間絶縁膜をエッチングして開口部を形成し、前記ＴｉＮ膜を露出させるエッチング工程と、
   前記露出されたＴｉＮ膜をプラズマ処理して、当該ＴｉＮ膜露出部に形成された変質層を除去するプラズマ処理工程と、
   前記プラズマ処理工程の後に行われ、前記レジスト膜を高温プラズマ処理して除去する高温プラズマ剥離工程とを含み、
   前記プラズマ処理工程は、前記レジストの除去が行われない条件で行われる半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記エッチング工程と、前記プラズマ処理工程とを系を大気に開放せずに連続して行うことを特徴とする半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法において、
   前記高温プラズマ剥離工程の終了後にさらにＴｉＮ膜露出部の紫外線処理を行う紫外線処理工程を行うことを特徴とする半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法において、
   前記紫外線処理工程の終了後に有機溶剤による剥離処理を行う有機剥離工程を行うことを特徴とする半導体装置の製造方法。
5. 請求項１〜４のいずれか一つに記載の半導体装置の製造方法において、
   前記プラズマ処理工程を、酸素が活性状態にならない温度で、有機フッ化物を含まないガスの存在下で行うことを特徴とする半導体装置の製造方法。
6. 請求項１〜５のいずれか一つに記載の半導体装置の製造方法において、
   前記高温プラズマ剥離工程を、基板温度が２００度以上である条件で行うことを特徴とする半導体装置の製造方法。
7. 請求項１〜６のいずれか一つに記載の半導体装置の製造方法において、
   前記高温プラズマ剥離工程を、３０秒以上行うことを特徴とする半導体装置の製造方法。

Images