TW201901896A - 半導體元件以及其製造方法 - Google Patents

半導體元件以及其製造方法 Download PDF

Info

Publication number
TW201901896A
TW201901896A TW106115874A TW106115874A TW201901896A TW 201901896 A TW201901896 A TW 201901896A TW 106115874 A TW106115874 A TW 106115874A TW 106115874 A TW106115874 A TW 106115874A TW 201901896 A TW201901896 A TW 201901896A
Authority
TW
Taiwan
Prior art keywords
tungsten
contact structure
semiconductor device
tungsten contact
dielectric layer
Prior art date
Application number
TW106115874A
Other languages
English (en)
Inventor
吳一宇
吳俊元
劉志建
蔡濱祥
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106115874A priority Critical patent/TW201901896A/zh
Priority to US15/624,498 priority patent/US20180331044A1/en
Publication of TW201901896A publication Critical patent/TW201901896A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件，包括鎢接觸結構，形成在一基底上的第一介電層之中。該鎢接觸結構中有一接縫結構。氧化鎢層至少形成在該接縫結構的側壁。

Description

半導體元件以及其製造方法
本發明是有關於半導體製造技術，更是關於鎢接觸結構的製造。
在半導體元件的整體結構中，為達成所設計的積體電路的連接結構，半導體元件都會包含接觸結構，以連結不同高度的電路元件。接觸結構一般會採用鎢金屬當作其材料。
鎢接觸結構一般是形成在介電層之中，來達到在介電層上下兩層的電路元件的電性連接。在製造鎢接觸結構的過程中，介電層會先形成開口，而鎢材料會填入此開口中完成鎢接觸結構，進而達成介電層上與下電路元件之間的電性連接的作用。
鎢接觸結構的品質會影響介電層上與下電路元件之間的電性連接。因此在製造過程中需要避免對鎢接觸結構遭成損壞。
依據本發明的一實施例，本發明提供一種半導體元件，包括鎢接觸結構，形成在一基底上的第一介電層之中。該鎢接觸結構中有一接縫結構。氧化鎢層是至少形成在該接縫結構的側壁。
依據本發明的一實施例，對於所述半導體元件，該氧化鎢層的厚度是在25A(angstrom)到35A的範圍。
依據本發明的一實施例，對於所述半導體元件，該氧化鎢層的厚度是在27A到32A的範圍。
依據本發明的一實施例，對於所述半導體元件，在該鎢接觸結構尚未被濕式清潔前，該氧化鎢層也形成在該鎢接觸結構的上表面。
依據本發明的一實施例，對於所述半導體元件，該第一介電層是氧化矽層。
依據本發明的一實施例，對於所述半導體元件，更包括第二介電層，覆蓋過該鎢接觸結構與該第一介電層。插塞結構形成在該第二介電層中，在該鎢接觸結構上，且與該鎢接觸結構電性接觸。
依據本發明的一實施例，對於所述半導體元件，該第一介電層是多層疊置結構。
依據本發明的一實施例，對於所述半導體元件，該基底包含晶圓以及在該晶圓上完成的元件結構。
依據本發明的一實施例，本發明提供一種半導體元件製造方法，包括形成一第一介電層於一基底上方。一鎢接觸結構形成在該第一介電層中。對該鎢接觸結構進行含氧氣體電漿處理，以形成鎢氧化層於該鎢接觸結構的暴露表面。對該鎢接觸結構進行濕式清潔。
依據本發明的一實施例，對於所述的半導體元件製造方法，該氧化鎢層的厚度是在25A到35A的範圍。
依據本發明的一實施例，對於所述的半導體元件製造方法，該氧化鎢層的厚度是在27A到32A的範圍。
依據本發明的一實施例，對於所述的半導體元件製造方法，該鎢接觸結構中有一接縫結構。
依據本發明的一實施例，對於所述的半導體元件製造方法，於進行該濕式清潔前，該氧化鎢層是形成在該鎢接觸結構的上表面，以及在該接縫結構的側壁。
依據本發明的一實施例，對於所述的半導體元件製造方法，該第一介電層是氧化矽層。
依據本發明的一實施例，對於所述的半導體元件製造方法，更包括形成第二介電層於該鎢接觸結構與該第一介電層上方;以及形成一插塞結構在該第二介電層中，於該鎢接觸結構上，且與該鎢接觸結構電性接觸。
依據本發明的一實施例，對於所述的半導體元件製造方法，該第一介電層是多層疊置結構。
依據本發明的一實施例，對於所述的半導體元件製造方法，該基底包含晶圓以及在該晶圓上完成的元件結構。
本發明的鎢接觸結構，在進行濕式清潔前，對鎢接觸結構先進行含氧氣體電漿處理，除了在鎢接觸結構表面可以形成氧化鎢，也可以在接縫結構的側壁表面形成氧化鎢，如此可以有項避免鎢材料被H2 O2 的侵蝕，而損壞，其中接縫結構由於有氧化鎢的保護而可以有效避免擴大。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明是關於在半導體製造技術中鎢接觸結構的製造。
鎢接觸結構在形成過程中是從介電層的開口的側壁開始形成，因此難免對於一些鎢接觸結構會存在有接縫(seam)結構。鎢接觸結構完成後會對其進行濕式清潔製程，濕式清潔製程一般會使用包含過氧化氫(H2 O2 )的清潔液。此H2 O2 清潔液是會侵蝕鎢材料。如果鎢接觸結構存在有接縫結構時，此接縫結構會被H2 O2 侵蝕而擴大，導致在鎢接觸結構的上表面會有不可忽略的凹陷。此凹陷會影響後續的電性連接的效果。
本發明可以有效減少凹陷的擴大，使得後續形成的元件能維持較加的電性連接效果。
圖1是依照本發明一實施例，一種鎢接觸結構的剖面示意圖。參閱圖1，本發明提出在鎢接觸結構50的上表面，形成氧化鎢層52。此氧化鎢層52的厚度於一實施例，例如是在25A到35A的範圍，又或是在27A到32A的範圍，但是不限於此。氧化鎢層52的形成方式於一實施例，例如是對鎢表面施行含氧氣體(oxygen-containing gas)的電漿處理(plasma treatment)56，以形成氧化鎢層52在鎢接觸結構50的表面。之後，此具有氧化鎢層52的鎢接觸結構50在後續的濕式清潔54的過程中可以避免清潔液中的H2 O2 的侵蝕。
對鎢接觸結構50施行含氧氣體的電漿處理56的方式，其對於鎢接觸結構50存在有接縫結構的保護效果會更為顯著。以下舉鎢接觸結構50有接縫結構的實施例來說明。
圖2是依照本發明一實施例，一種鎢接觸結構含有接縫結構的剖面示意圖。參閱圖2。鎢接觸結構62是形成在基底40上的介電層60之中。於本實施例，以鎢接觸結構62中有一接縫結構64為例來說明。基底40例如包含晶圓以及在該晶圓上已經完成的元件結構。此元件結構需要藉由鎢接觸結構62往上與其他電路元件電性連接，其中高度是由介電層60來提供。因此，鎢接觸結構62是形成在介電層60中。介電層60於一實施例也可以是單層或是多層疊置結構。多層疊置結構例如由多個介電層60a、60b的疊置，但是不限於此。接縫結構64的形狀例如是下窄上寬(V型)、下窄中間寬上窄(紡錘型)、或是長方型等，但是不限於此。
鎢接觸結構62的上表面是暴露的狀態。如此，對鎢接觸結構62的上表面進行含氧氣體的電漿處理68。經過電漿處理68後，氧化鎢層66會形成在鎢接觸結構62的上表面。於此，含氧氣體例如是O2 、O3 或N2 O，但是不限於此。
圖3是依照本發明一實施例，一種鎢接觸結構含有接縫結構經過氧氣體電漿處理的剖面示意圖。參閱圖3，由於本發明採用含氧氣體的電漿處理68，由於氣體的流動性佳，如果鎢接觸結構62存在有接縫結構64，氧化鎢層66也會在接縫結構64的側壁上形成。也就是，氧化鎢層66也會有效覆蓋接縫結構64的表面。
由於氧化鎢層66也會有效覆蓋接縫結構64的表面，在後續的濕式清潔的過程中，氧化鎢層66可以抵抗清潔液中的H2 O2 的侵蝕。如此，氧化鎢層66更可以有效避免接縫結構64被H2 O2 的侵蝕而擴大，也因此避免造成鎢接觸結構62在表面有凹陷。
本發明經實際樣品的驗證，鎢接觸結構62經含氧氣體的電漿處理68後，確實可以減少鎢接觸結構62在表面的凹陷。
半導體元件的後續製程，依照電路的設計會繼續形成其他電路元件，而藉由此鎢接觸結構62與在基底40的電路元件電性連接。
圖4是依照本發明一實施例，一種含有鎢接觸結構的半導體元件的剖面示意圖。參閱圖4，於一實施例，在鎢接觸結構62製造後，例如可以在繼續形成接觸插塞72，以連接更上層的元件。插塞72的材料例如是銅。而插塞72的形成方式例如在形成另一個介電層70，其例如是氧化矽層。又，如果需要配合在其他部位的元件的製造，介電層70有可以如介電層60相似，是疊層的疊置。在介電層70也會先形成開口，暴露鎢接觸結構62，其中部分的氧化鎢層66也會被移除。之後，銅材料被填入開口而完成插塞72。插塞72與鎢接觸結構62電性接觸，而達成電性連接的路徑。
形成開口的過程中，會先在介電層70上形成圖案化光阻層(圖未示)定義開口位置，接著利用乾蝕刻製程在介電層70中蝕刻出開口，直至暴露鎢接觸結構62，然後會利用濕式清潔移除蝕刻製程中的聚合物、殘餘物和副產物等。此時，濕式清潔液中的H2 O2 若直接接觸到暴露鎢接觸結構62，有可能會侵蝕鎢接觸結構62，更甚者進一步侵蝕擴大接縫結構64。本發明由於氧化鎢層66也會有效覆蓋接縫結構64的表面，在濕式清潔的過程中，氧化鎢層66可以抵抗清潔液中的H2 O2 的侵蝕。如此，氧化鎢層66更可以有效避免接縫結構64被H2 O2 的侵蝕而擴大。
以上圖4的實施例是以介電層70之開口小於鎢接觸結構62為例進行說明，銅材料被填入開口之前，會額外進行清潔製程(乾式蝕刻清潔)，移除開口暴露部分表面的氧化鎢層66，以降低鎢接觸結構62與插塞72間之接觸電阻。接縫結構64中的氧化鎢層66，由於與蝕刻劑接觸面積小，有可能有部分殘留，如圖4所示。於其他實施例中，若介電層70之開口大於鎢接觸結構62時，表面的氧化鎢層66則會被全部移除，接縫結構64中的氧化鎢層66，仍有可能有部分殘留。
以上圖4的實施例是以鎢接觸結構62存在有接縫結構64的情形。接縫結構64在製造時有很大的機率會發生。然而，對於一些鎢接觸結構62，其接縫結構64可能很小而不明顯，又或是可能完全填滿而沒有接縫結構64。
圖5是依照本發明一實施例，一種含有鎢接觸結構的半導體元件的剖面示意圖。參閱圖5，對於鎢接觸結構62沒有接縫結構64的情形下，插塞72與鎢接觸結構62是直接接觸，不會包含接縫結構64。然而，就製造方法而言，含氧氣體的電漿處理68不需要區分鎢接觸結構62是否有接縫結構64。
圖6是依照本發明一實施例，一種半導體元件製造方法的步驟流程示意圖。參閱圖6，以下再舉一實施例，其是一種半導體元件製造方法。半導體元件製造方法包括步驟S100，形成一第一介電層於一基底上方。於步驟S102，一鎢接觸結構形成在該第一介電層中。於步驟S104，對該鎢接觸結構進行含氧氣體電漿處理，以形成鎢氧化層於該鎢接觸結構的暴露表面。於步驟S106，對該鎢接觸結構進行濕式清潔。於步驟S108，繼續形成後續的元件結構。如此，步驟S104中的含氧氣體電漿處理無需區分鎢接觸結構62是否有接縫結構64。如果鎢接觸結構62是否有接縫結構64，其接縫結構64會被保護，不會實質上造成擴大。
本發明提出在形成鎢接觸結構62的過程中，於進行濕式清潔前，先對鎢接觸結構62進行含氧氣體電漿處理，如此當接縫結構64存在時，可以有效避免接縫結構64被H2 O2 侵蝕而擴大，造成表面的凹陷。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
40‧‧‧基底
50‧‧‧鎢接觸結構
52‧‧‧鎢氧化層
54‧‧‧濕式清潔
56‧‧‧電漿處理
60、60a、60b‧‧‧介電層
62‧‧‧鎢接觸結構
64‧‧‧接縫結構
66‧‧‧鎢氧化層
68‧‧‧電漿處理
70‧‧‧介電層
72‧‧‧插塞
S100；S102、S104、S106、S108‧‧‧步驟
圖1是依照本發明一實施例，一種鎢接觸結構的剖面示意圖。 圖2是依照本發明一實施例，一種鎢接觸結構含有接縫結構的剖面示意圖。 圖3是依照本發明一實施例，一種鎢接觸結構含有接縫結構經過氧氣體電漿處理的剖面示意圖。 圖4是依照本發明一實施例，一種含有鎢接觸結構的半導體元件的剖面示意圖。 圖5是依照本發明一實施例，一種含有鎢接觸結構的半導體元件的剖面示意圖。 圖6是依照本發明一實施例，一種半導體元件製造方法的步驟流程示意圖。

Claims (17)

  1. 一種半導體元件，包括： 鎢接觸結構，形成在一基底上的第一介電層之中，其中該鎢接觸結構中有一接縫結構; 以及 氧化鎢層，至少形成在該接縫結構的側壁。
  2. 如申請專利範圍第1項所述的半導體元件，其中該氧化鎢層的厚度是在25A到35A的範圍。
  3. 如申請專利範圍第1項所述的半導體元件，其中該氧化鎢層的厚度是在27A到32A的範圍。
  4. 如申請專利範圍第1項所述的半導體元件，其中在該鎢接觸結構尚未被濕式清潔前，該氧化鎢層也形成在該鎢接觸結構的上表面。
  5. 如申請專利範圍第1項所述的半導體元件，其中該第一介電層是氧化矽層。
  6. 如申請專利範圍第1項所述的半導體元件，更包括: 第二介電層，覆蓋過該鎢接觸結構與該第一介電層; 以及 插塞結構，形成在該第二介電層中，在該鎢接觸結構上，且與該鎢接觸結構電性接觸。
  7. 如申請專利範圍第6項所述的半導體元件，其中該第一介電層是多層疊置結構。
  8. 如申請專利範圍第1項所述的半導體元件，其中該基底包含晶圓以及在該晶圓上完成的元件結構。
  9. 一種半導體元件製造方法，包括: 形成一第一介電層於一基底上方; 形成一鎢接觸結構在該第一介電層中; 對該鎢接觸結構進行含氧氣體電漿處理，以形成鎢氧化層於該鎢接觸結構的暴露表面; 以及 對該鎢接觸結構進行濕式清潔。
  10. 如申請專利範圍第9項所述的半導體元件製造方法，其中該氧化鎢層的厚度是在25A到35A的範圍。
  11. 如申請專利範圍第9項所述的半導體元件製造方法，其中該氧化鎢層的厚度是在27A到32A的範圍。
  12. 如申請專利範圍第9項所述的半導體元件製造方法，其中該鎢接觸結構中有一接縫結構。
  13. 如申請專利範圍第12項所述的半導體元件製造方法，其中於進行該濕式清潔前，該氧化鎢層是形成在該鎢接觸結構的上表面，以及在該接縫結構的側壁。
  14. 如申請專利範圍第9項所述的半導體元件製造方法，其中該第一介電層是氧化矽層。
  15. 如申請專利範圍第9項所述的半導體元件製造方法，更包括: 形成第二介電層於該鎢接觸結構與該第一介電層上方; 以及 形成一插塞結構在該第二介電層中，於該鎢接觸結構上，且與該鎢接觸結構電性接觸。
  16. 如申請專利範圍第15項所述的半導體元件製造方法，其中該第一介電層是多層疊置結構。
  17. 如申請專利範圍第9項所述的半導體元件製造方法，其中該基底包含晶圓以及在該晶圓上完成的元件結構。
TW106115874A 2017-05-12 2017-05-12 半導體元件以及其製造方法 TW201901896A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106115874A TW201901896A (zh) 2017-05-12 2017-05-12 半導體元件以及其製造方法
US15/624,498 US20180331044A1 (en) 2017-05-12 2017-06-15 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106115874A TW201901896A (zh) 2017-05-12 2017-05-12 半導體元件以及其製造方法

Publications (1)

Publication Number Publication Date
TW201901896A true TW201901896A (zh) 2019-01-01

Family

ID=64096193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115874A TW201901896A (zh) 2017-05-12 2017-05-12 半導體元件以及其製造方法

Country Status (2)

Country Link
US (1) US20180331044A1 (zh)
TW (1) TW201901896A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826174B (zh) * 2022-05-11 2023-12-11 南亞科技股份有限公司 半導體元件的製備方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410880B2 (en) * 2019-04-23 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Phase control in contact formation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207327A (ja) * 2002-12-24 2004-07-22 Renesas Technology Corp 半導体装置およびその製造方法
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7514353B2 (en) * 2005-03-18 2009-04-07 Applied Materials, Inc. Contact metallization scheme using a barrier layer over a silicide layer
KR101477661B1 (ko) * 2008-07-17 2014-12-31 삼성전자주식회사 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US9620611B1 (en) * 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826174B (zh) * 2022-05-11 2023-12-11 南亞科技股份有限公司 半導體元件的製備方法

Also Published As

Publication number Publication date
US20180331044A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP2006303452A (ja) 半導体装置及びその製造方法
KR100703025B1 (ko) 반도체 장치에서 금속 배선 형성 방법.
TW201901896A (zh) 半導體元件以及其製造方法
US10204859B2 (en) Interconnect structure and fabricating method thereof
CN111681955B (zh) 半导体器件的制备方法
CN108257934A (zh) 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
US8445346B2 (en) Method of reducing wordline shorting
KR100765930B1 (ko) 반도체 장치의 제조 방법
US20070000860A1 (en) Method for fabricating semiconductor device
KR20070002994A (ko) 반도체 메모리 장치의 제조방법
KR100524969B1 (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
TWI767662B (zh) 半導體結構與其製作方法
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100672152B1 (ko) 플래쉬 메모리소자의 제조방법
KR100613573B1 (ko) 반도체 소자의 제조방법
CN109830459B (zh) 一种熔丝结构的形成方法
JP2008130931A (ja) 半導体装置及びその製造方法
JP3833603B2 (ja) 半導体素子の製造方法
JP4620964B2 (ja) 金属膜のパターン形成方法
US6995086B2 (en) Method for fabricating a through hole on a semiconductor substrate
JP2005285842A (ja) 半導体装置およびその製造方法
JP2001358145A (ja) 配線と配線形成方法及び半導体装置
KR100632623B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100641984B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100843903B1 (ko) 반도체 소자의 제조방법