JP2004207327A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004207327A JP2004207327A JP2002371842A JP2002371842A JP2004207327A JP 2004207327 A JP2004207327 A JP 2004207327A JP 2002371842 A JP2002371842 A JP 2002371842A JP 2002371842 A JP2002371842 A JP 2002371842A JP 2004207327 A JP2004207327 A JP 2004207327A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor device
- plug
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
【課題】エッチバック時にプラグ表面に生じるの反応生成物を除去した上で安定な酸化膜を形成させ、電気抵抗値の安定した配線構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第１の配線３と、第１の配線３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ第１の配線３に達するコンタクトホール５と、コンタクトホール５内に形成された第１のバリアメタル６およびタングステンプラグ８と、タングステンプラグ８表面に形成された酸化膜９と、酸化膜９上に形成された第２のバリアメタル１１および第２の配線１０とを備える。
【選択図】 図７
【解決手段】半導体装置は、第１の配線３と、第１の配線３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ第１の配線３に達するコンタクトホール５と、コンタクトホール５内に形成された第１のバリアメタル６およびタングステンプラグ８と、タングステンプラグ８表面に形成された酸化膜９と、酸化膜９上に形成された第２のバリアメタル１１および第２の配線１０とを備える。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、多層配線間に電気的接続を取るために形成されたコンタクトホール内に、たとえばタングステンなどでプラグを形成するような配線構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置におけるタングステンプラグの形成方法については、たとえば特開平１１−３３０２４１号公報などに記載されている。
【０００３】
特開平１１−３３０２４１号公報では、まず、コンタクトホールを形成した基板にバリアメタルを形成し、その上にタングステンを成膜する。その後、タングステンをエッチバックしてプラグを形成する。ここで、タングステンのオーバーエッチング時に、バリアメタルとエッチングガスから供給されるフッ素が反応し、バリアメタル上に付着し、反応生成物が形成される。次に、該基板を別のチャンバーに搬送せず、連続して同一チャンバーにてＯ2プラズマ処理を行なう。このプラズマ処理により、反応生成物上を含むバリアメタルの表面が酸化され、酸化膜層が形成される。この結果、バリアメタル上のパターンのショートなどを抑制することができる。
【０００４】
【特許文献１】
特開平１１−３３０２４１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特開平１１−３３０２４１号公報のような工程では、タングステンプラグと上層配線との間に酸化膜層と反応生成物の層が存在することになるが、この反応生成物の厚さを制御することは困難である。よって、タングステンプラグと上層配線との間の電気抵抗値が安定しないという問題が生じる。
【０００６】
また、特開平１１−３３０２４１号公報においては、タングステンのエッチバック工程と同じ処理室を、その後のアッシング工程にも用いている。このとき、エッチバック室に、アッシングのための酸素ガスを入れることになるため、処理室内に堆積した反応生成物が酸化され、異物発生の原因となる。また、エッチバック時とアッシング時とで室内の雰囲気を変化させると、雰囲気が安定するまでに時間を要し、安定的な製造を実施することができない。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、本発明の目的は、エッチバック時にプラグ表面に生じる反応生成物を除去した上で安定な酸化膜を形成することで、電気抵抗値の安定した配線構造を有する半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置は、第１の導電膜と、第１の導電膜を覆う層間絶縁膜と、層間絶縁膜に設けられ、第１の導電膜に達する開口部と、開口部内に位置する第１の導電膜表面に形成された酸化膜と、酸化膜を取り囲むように開口部内に形成された第２の導電膜とを備える。
【０００９】
また、本発明に係る半導体装置の製造方法は、第１の導電膜を覆うように層間絶縁膜を形成する工程と、層間絶縁膜に第１の導電膜に達するコンタクトホールを形成する工程と、コンタクトホール内から層間絶縁膜上に第２の導電膜を形成する工程と、第２の導電膜をエッチバックすることによりコンタクトホール内にプラグを形成する工程と、プラグを形成する工程とは異なる処理室においてプラグ表面に熱処理を施すことによりエッチバック後にプラグに生成した反応生成物を分解する工程と、プラグ上に第３の導電膜を形成する工程とを備える。
【００１０】
【発明の実施の形態】
以下に本発明に基づく半導体装置およびその製造方法の実施の形態について説明する。
【００１１】
（実施の形態１）
図１から図４は、実施の形態１における半導体装置の各製造工程を示す断面図である。
【００１２】
本実施の形態においては、ホール径が０．８０μｍ以下のホールパターンを想定している。図４に示すように、本実施の形態における半導体装置は、アルミニウム膜１と反射防止膜２を有する第１の導電膜としての第１の配線３と、第１の配線３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ第１の配線３に達するコンタクトホール５と、コンタクトホール５内に形成された第２の導電膜としての第１のバリアメタル膜６およびタングステンプラグ８と、タングステンプラグ８表面に形成された酸化膜９と、酸化膜９上に形成された第３の導電膜としての第２の配線１０とを備える。なお、タングステンプラグ８または第１のバリアメタル６の代わりに、タンタルまたはタンタル化合物を使用してもよい。
【００１３】
また、上記半導体装置の製造方法は、第１の導電膜としての第１の配線３を覆うように層間絶縁膜４を形成する工程と、層間絶縁膜４に第１の配線３に達するコンタクトホール５を形成する工程と、コンタクトホール５内から層間絶縁膜４上に第２の導電膜としての第１のバリアメタル膜６およびタングステン膜７を形成する工程と、タングステン膜７をエッチバックすることによりコンタクトホール５内にタングステンプラグ８を形成する工程と、タングステンプラグ８表面に熱処理としてのアッシングを施すことにより、エッチバック後にタングステンプラグ８および第１のバリアメタル６表面に生成した第１の反応生成物１２を分解する工程と、タングステンプラグ８上に第３の導電膜としての第２の配線１０を形成する工程とを備える。
【００１４】
以下、本実施の形態における半導体装置の製造方法について、より詳しく説明する。
【００１５】
図１に示すように、まず、反射防止膜２およびアルミニウム膜１を含む第１の導電膜としての第１の配線３を、ドライエッチングなどの方法で形成する。その後、層間絶縁膜４を成膜し、その層間絶縁膜４にドライエッチングなどの方法でコンタクトホール５を形成する。このコンタクトホール５内に、タンタルまたはタンタル系化合物、チタンまたはチタン系化合物を少なくとも一つ含む第１のバリアメタル６を、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはスパッタリング法などで約１００ｎｍ成膜する。その後ＣＶＤ法などにより、第２の導電膜としてのタングステン膜７を全面に約４００ｎｍ成膜する。そして、タングステン膜７をフッ素系を主とするガスでエッチバックする。
【００１６】
図２は、上記タングステン膜７のエッチバック後のウエハの断面を示す。タングステン膜７のエッチバックにより、タングステンプラグ８が形成されている。第１のバリアメタル６およびタングステンプラグ８の表面に、タングステン膜７のエッチバックによる、たとえばフッ化チタンなどの第１の反応生成物１２が堆積している。なお、図２において、第１の反応生成物１２は粒状に堆積しているが、これは例示であって、被処理ウエハ全面に堆積している場合もある。これについては、後述する他の実施の形態においても同様である。
【００１７】
次に、ウエハを真空搬送にて隣接するアッシング室に搬送し、第１の反応生成物１２を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施する。アッシング処理後、異物などの除去のために、表１に示す条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図３に示す。
【００１８】
【表１】
【００１９】
異物除去後、図４に示すように、第３の導電膜としての第２の配線１０を形成する。図３において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を行なうことで、タングステンプラグ８の表面が酸化膜９によって覆われているので、タングステンプラグ８の膜減りが防止される。よって、図４において、第２の配線１０の配線時に成膜を容易に行なうことができ、酸化膜９と、第２の配線１０との実質的な接触面積を増大させることができる。なお、酸化膜９の厚みは、３ｎｍから５ｎｍ程度と薄いので、酸化膜９の存在による抵抗値の増大はほぼ問題とならない程度である。これは、以下の各実施の形態においても同様である。この結果、抵抗の小さい、安定した配線構造を得ることができる。
【００２０】
図５から図７は実施の形態１の変形例を示す図である。本変形例は、上記半導体装置の製造方法における各工程に加えて、タングステン膜７をエッチバックした後、第１のバリアメタル６をエッチバックする工程をさらに備える。
【００２１】
図５は、図２の状態のウエハにおいて、第１のバリアメタル６を塩素系を主とするガスでエッチバックした後のウエハの断面を示す。層間絶縁膜４およびタングステンプラグ８の表面に、第１のバリアメタル６のエッチバックによる、たとえば塩化チタンなどの第２の反応生成物１３が堆積している。
【００２２】
上記エッチバックのエッチング条件の例を表２に示す。ステップ１からステップ３ではタングステン膜７を、ステップ４からステップ５では第１のバリアメタル６をエッチングする。ステップ２の終点検出後、ステップ３では、ステップ１とステップ２の合計の時間の１５パーセントの時間のオーバーエッチングを実施する。また、ステップ４の終点検出後、ステップ５では、ステップ４の時間の５０パーセントの時間のオーバーエッチングを実施する。
【００２３】
【表２】
【００２４】
エッチバック後、該ウエハを真空搬送にて隣接するアッシング室に搬送する。その後、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施し、さらに、異物などの除去のために、表１に示す条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図６に示す。また、上記アッシング処理における、アッシング条件の例を表３に示す。
【００２５】
【表３】
【００２６】
上記のアッシングおよび洗浄工程の実施後、図７に示すように、タングステンプラグ８上に、積み直しによる第２のバリアメタル１１が形成され、その上に第２の配線１０が形成される。
【００２７】
なお、本変形例においては、第１のバリアメタル６をエッチバックすることにより、第２の配線１０形成時に、第１のバリアメタル６の厚さ分のリセス１４が低減され、第２のバリアメタル１１および第２の配線１０の成膜マージンが向上する。また、タングステンプラグ８と第２の配線１０とが直接接するよりも、その間に第２のバリアメタル１１が形成されることで配線の信頼性が向上する。
【００２８】
以上のように、図６において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を実施することで、図４の場合と同様に、タングステンプラグ８の膜減りが防止される。よって、図７において、第２のバリアメタル１１および第２の配線１０の成膜を容易に行なうことができ、酸化膜９と、第２のバリアメタル１１との実質的な接触面積を増大させることができる。この結果、抵抗の小さい、安定した配線構造を得ることができる。
【００２９】
ここで、熱処理としてのアッシング処理を行なう工程は、第１および第２の反応生成物１２，１３を分解する温度（本実施の形態においては、たとえばウエハステージは２５℃程度、ウエハは４３℃から５０℃程度）で行なわれることが好ましい。これにより、エッチバックによる第１および第２の反応生成物１２，１３は除去され、厚みの制御が困難なこれらの層を介することなく、タングステンプラグ８と第２の配線１０とが電気的に接続され、配線の信頼性、安定性が向上する。
【００３０】
また、上記のアッシングを行なう工程は、タングステンプラグ８を形成するエッチバックの工程を行なう処理室とは異なる処理室で行なわれることが好ましい。処理室を別にすることで、アッシング時の電極温度を容易に上昇させることができる。また、各処理室の温度を経時的に変化させる必要がないため、異物の発生を防ぐことができ、安定した配線の供給が可能となる。
【００３１】
本実施の形態における典型的なエッチバック装置を図２３に示す。被処理ウエハは、ロード−ロック室１６から装置内に入り、バッファチャンバ１７を経由し、エッチングチャンバ１８に搬送される。その反応室で、タングステン膜７のエッチバックおよび第１のバリアメタル６のエッチバック処理を実施する。その後、該ウエハを真空搬送にて、バッファチャンバ１７を経由し、アッシングチャンバ１９に搬送し、その反応室で、アッシング処理を実施する。その後、該ウエハは、バッファチャンバ１７およびアンロード−ロック室２０を経由し、装置内から搬出される。第１のバリアメタル６をエッチバックせず、タングステン膜７のみのエッチバックを行なう場合も、同様の装置を用いる。
【００３２】
なお、本装置としては、従来からタングステン配線形成などで用いられている装置に、若干の改良を加えることで使用可能となる。たとえば、アッシングチャンバ１９において下部電極の温度調節機構が水冷のみであったものに、２５０℃まで上昇させることができるサーキュレーターを搭載し、高温でのアッシング処理が可能となるようにすればよい。したがって、追加のコストはほとんど発生しない。また、従来の装置でも、本実施の形態の装置として使用可能である。
【００３３】
ところで、上記アッシング工程においては、酸素ガスのプラズマにより、被処理ウエハ温度を上昇させ、第１および第２の反応生成物１２，１３（たとえばＴｉxＦy，ＴｉxＣｌyなど）中に含まれる塩素を脱離させる。
【００３４】
ここで、酸素ガスおよびフッ素を含むガス（たとえば、ＣＨＦ3，ＣＦ4）を用いて熱処理としてのアッシングを行なうことが好ましい。酸素ガスに加えて、フッ素を含むガスを用いることにより、第１および第２の反応生成物１２，１３中に含まれる塩素をフッ素に置換する効果が期待できる。
【００３５】
本実施の形態においては、以上の構成および作用により、タングステンプラグを備える、安定した多層配線構造を提供することができる。
【００３６】
（実施の形態２）
図８から図１１は、実施の形態２における半導体装置の各製造工程を示す断面図である。
【００３７】
本実施の形態における半導体装置は、実施の形態１と同程度のホール径を想定した変形例の１つであり、図８に示すように、コンタクトホール５の内部がタングステン膜７により完全には充填されず、ホール中央部に空洞部１５を有する点が異なっている。
【００３８】
図９に示すように、タングステン膜７のエッチバック後においては、第１のバリアメタル６およびタングステンプラグ８上に、第１の反応生成物１２が堆積している。また、同じく図９において、空洞部１５上部のタングステンがエッチバックされ、上記空洞部１５の上部がプラグ表面に現れている。この状態で、異物などの除去のために過酸化水素水および水による洗浄を実施すると、空洞部１５上部のタングステンと、ウエハ上に残留しているフッ素ガス、または第１の反応生成物１２、または過酸化水素水とが反応するため、プラグ表面中心部の空洞が拡大し、タングステンプラグ８表面の面積が減少する。タングステンプラグ８表面の面積が減少すると、次工程でのアルミニウム配線との接触面積が減少するなどして、配線の抵抗が増大する。これを防ぎ、洗浄の工程後も洗浄前のプラグ形状を維持するため、エッチバック後、実施の形態１と同様のアッシング工程を実施し、その後に上記表１の条件での洗浄を実施する。上記のアッシング処理および洗浄実施後の断面を図１０に示す。
【００３９】
図１５は図９の状態におけるＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、図１９は図１５の模式図である。また、図１６は図１５の状態から上記のアッシング処理および洗浄の工程を実施した状態、すなわち図１０の状態におけるＳＥＭ写真であり、図２０は図１６の模式図である。図１５と図１６、または図１９と図２０とを見比べると、第１のバリアメタル６およびタングステンプラグ８の表面に堆積していた、たとえばフッ化チタンなどの第１の反応生成物１２は、アッシング工程により分解されており、その後の洗浄工程によっても、タングステンプラグ８表面の空洞部１５は拡大していないことがわかる。
【００４０】
上記アッシング処理および洗浄工程の実施後、図１１に示すように、第２の配線１０を形成する。図１０において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を行なうことで、タングステンプラグ８の表面の空洞部１５の拡大が防止される。この結果、図１１において、第２の配線１０の配線時に成膜を容易に行なうことができ、抵抗の小さい、安定した配線構造を得ることができる。
【００４１】
図１２から図１４は実施の形態２の変形例である。本変形例は、上記半導体装置の製造方法の各工程に加えて、タングステン膜７をエッチバックした後、第１のバリアメタル６をエッチバックする工程をさらに備える。
【００４２】
図１２は、図９の状態の被処理ウエハにおいて、第１のバリアメタル６を塩素系を主とするガスでエッチバックした後のウエハの断面を示す。層間絶縁膜４およびタングステンプラグ８の表面に、第１のバリアメタル６のエッチバックによる、たとえば塩化チタンなどの第２の反応生成物１３が堆積している。
【００４３】
エッチバック後、該ウエハを真空搬送にて隣接するアッシング室に搬送する。その後、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施する。その後、異物などの除去のために、表１の条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および表１の条件での洗浄後の断面を図１３に示す。
【００４４】
図１７は図１２の状態におけるＳＥＭ写真であり、図２１は図１７の模式図である。また、図１８は図１７の状態から上記のアッシング工程を実施しないで、洗浄の工程を実施した状態におけるＳＥＭ写真であり、図２２は図１８の模式図である。ここで、タングステンプラグ８の表面部と、ウエハ上に残留している塩素ガス、第２の反応生成物１３または過酸化水素水が反応し、プラグ表面中心部の空洞が拡大する。そのためタングステンプラグ８の表面の面積が減少し、その結果、配線抵抗が増大する。
【００４５】
図１７と図１８、または図２１と図２２とを見比べると、タングステンプラグ８表面の空洞部１５が拡大していることがわかる。上記のアッシング工程を実施することにより、このようなプラグ表面の面積の減少を防ぐことができる。
【００４６】
上記アッシングおよび洗浄工程の実施後、図１４に示すように、タングステンプラグ８上に、積み直しによる第２のバリアメタル１１が形成され、その上に第２の配線１０が形成される。
【００４７】
なお、本変形例においては、第１のバリアメタル６をエッチバックすることにより、第２のバリアメタル１１および第２の配線１０形成時に、第１のバリアメタル６の厚さ分のリセス１４が低減され、第２の配線１０の配線時の成膜マージンが向上する。また、タングステンプラグ８と第２の配線１０とが接するよりも、その間に第２のバリアメタル１１が形成されていることで配線の信頼性が向上する。
【００４８】
以上のように、図１３において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を実施することで、タングステンプラグ８の膜減りが防止される。この結果、タングステンプラグ８表面の面積の減少が防止される。また、図１４において、第２の配線１０の配線時に成膜を容易に行なうことができる。これにより、抵抗の小さい、安定した配線構造を得ることができる。
【００４９】
本実施の形態においては、以上の構成および作用により、中央部に空洞を有するタングステンプラグを備える、安定した多層配線構造を提供することができる。
【００５０】
（実施の形態３）
図２５から図２８は、実施の形態３における半導体装置の各製造工程を示す断面図である。
【００５１】
本実施の形態における半導体装置は、第１の導電膜としての第１の配線３と、第１の配線３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ、第１の配線３に達する開口部と、開口部内に位置する第１の配線３に形成された酸化膜９と、酸化膜９を取り囲むように開口部内に形成された第２の導電膜としてのタングステン膜７とを備える。
【００５２】
本実施の形態においては、実施の形態１および実施の形態２とは異なり、たとえば、周辺回路部のアライメントパターンなど、ホール径が０．８０μｍを超えるホールパターン（開口部）を想定している。
【００５３】
実施の形態１にあるように、被処理ウエハに４００ｎｍ程度のタングステン膜７の成膜を行った場合、図２５に示すように、アライメントパターンのホール内部は、タングステン膜７で完全に充填されていない。この状態で、タングステン膜７のエッチバックを実施した後の状態を図２６、さらに第１のバリアメタル６のエッチバックを実施した後の状態を図２７に示す。図２７においては、第１の配線３が露出し、第１の配線３、タングステン膜７および層間絶縁膜４の表面に、第２の反応生成物１３が堆積している。
【００５４】
図２７の状態から、異物などの除去のために、上記表１の条件で、過酸化水素水および水による洗浄を実施すると、被処理ウエハは一度大気中にさらされることになるため、第１の配線３（たとえばアルミニウム配線）と、ウエハ上に残留している塩素ガスまたは塩素を含有する第２の反応生成物１３（たとえばＡｌxＣｌy，ＴｉxＣｌyなど）との反応（アルミニウムの腐食反応）が常温でおこる。
【００５５】
上記の腐食反応を防ぐため、第１のバリアメタル６のエッチバック後、すなわち図２７の状態から、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施する。その後に、異物などの除去のために、表１の条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図２８に示す。
【００５６】
図２４は、上記表３と同じアッシング条件でアッシング工程を実施した場合の、アッシング時間とアルミニウム腐食箇所数との関係を示している。図２４によると、アッシング処理を実施することにより、アルミニウムの腐食箇所数が急激に減少していることがわかる。
【００５７】
ここで、酸素ガスおよびＨ2Ｏを含むガスを用いて、熱処理としてのアッシングを行なうことが好ましい。上記の通り、アッシング工程においては、酸素ガスのプラズマにより、ウエハ温度を上昇させ、第１および第２の反応生成物１２，１３中に含まれる塩素を脱離させている。酸素ガスに加えて、Ｈ2Ｏを含むガスによりアッシング工程を実施した場合、次のような反応がおこる。
【００５８】
２ＡＬＣｌ3+３Ｈ2Ｏ → ＡＬ2Ｏ3+６ＨＣｌ （電極温度１８０℃以上）
ＡＬＣｌ3+３Ｈ2Ｏ → ＡＬ（ＯＨ）3+３ＨＣｌ （電極温度１８０℃以下）
特に電極温度が１８０℃以上の場合に、第１の配線３の露出部分にＡＬ2Ｏ3が形成され、腐食反応を防止するより大きな効果が期待できる。
【００５９】
本実施の形態においては、以上の構成および作用により、周辺回路部のアライメントパターンなど大きなホールパターンにおいて、アルミニウムの腐食反応を防止することができる。
【００６０】
（実施の形態４）
図２９から図３３は、実施の形態４における半導体装置の各製造工程を示す断面図である。
【００６１】
本実施の形態においては、ホール径が０．３０μｍ以下の埋め込み配線を想定している。本実施の形態における半導体装置は、図３２に示すように、ゲート電極２２と、第１の導電膜としてのシリコン基板２３と、ゲート電極２２を覆う絶縁膜と、該絶縁膜およびシリコン基板２３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ、上記絶縁膜に達し、コンタクトホールを兼ねる配線溝２１と、配線溝２１内に形成された、第１のバリアメタル６および第２の導電膜としての埋め込み配線２４と、埋め込み配線２４表面に形成された酸化膜９とを備える。
【００６２】
次に、本実施の形態に係る半導体装置の製造方法について、より詳しく説明する。
【００６３】
図２９に示すように、シリコン基板２３上に、ポリシリコンおよびタングステンシリサイドなどでゲート電極２２を形成し、このゲート電極２２を覆うように絶縁膜を形成する。該絶縁膜を覆うように層間絶縁膜４を堆積する。ドライエッチングなどでシリコン基板２３および上記絶縁膜に達する配線溝２１を形成した後、配線溝２１内に、第１のバリアメタル６およびタングステン膜７を成膜する。
【００６４】
図３０に示すように、フッ素系のガスによるタングステン膜７のエッチバックを実施した後、第１のバリアメタル６のエッチバックを行なう。図３１は、塩素系のガスによる第１のバリアメタル６のエッチバックを実施した後の状態を示す。図３１において、埋め込み配線２４および層間絶縁膜４上に塩素を含有する第２の反応生成物１３が堆積している。
【００６５】
図３１の状態から、被処理ウエハを真空搬送にて隣接するアッシング室に搬送する。その後、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施し、さらに、異物などの除去のために、表１の条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図３２に示す。なお、図３３に示すように、酸化膜９上に、第２のバリアメタル１１が形成され、その上に第２の配線１０が形成されてもよい。
【００６６】
本実施の形態においては、以上の構成および作用により、タングステン膜の膜減りを減少させ、抵抗の少ない、安定した埋め込み配線を提供することができる。
【００６７】
以上、本発明の実施の形態について説明したが、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００６８】
【発明の効果】
本発明によれば、第２の導電膜表面に酸化膜を形成することにより、第２の導電膜表面上に反応生成物が残余するのを阻止することができる。したがって、抵抗の小さい、安定した配線を有する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の製造工程の第１工程を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造工程の第２工程を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造工程の第３工程を示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の断面図である。
【図５】本発明の実施の形態１に係る半導体装置の変形例の製造工程における特徴的な第１工程を示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の変形例の製造工程における特徴的な第２工程を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の変形例の断面図である。
【図８】本発明の実施の形態２に係る半導体装置の製造工程の第１工程を示す断面図である。
【図９】本発明の実施の形態２に係る半導体装置の製造工程の第２工程を示す断面図である。
【図１０】本発明の実施の形態２に係る半導体装置の製造工程の第３工程を示す断面図である。
【図１１】本発明の実施の形態２に係る半導体装置の断面図である。
【図１２】本発明の実施の形態２に係る半導体装置の変形例の製造工程における特徴的な第１工程を示す断面図である。
【図１３】本発明の実施の形態２に係る半導体装置の変形例の製造工程における特徴的な第２工程を示す断面図である。
【図１４】本発明の実施の形態２に係る半導体装置の変形例の断面図である。
【図１５】本発明の実施の形態２に係る半導体装置のＳＥＭ写真であり、タングステンプラグをエッチバックした後の状態を示す。
【図１６】本発明の実施の形態２に係る半導体装置のＳＥＭ写真であり、タングステンプラグをエッチバックし、アッシング処理を実施した後、過酸化水素水を用いて洗浄した後の状態を示す。
【図１７】本発明の実施の形態２に係る半導体装置の変形例のＳＥＭ写真であり、タングステンプラグおよび第１のバリアメタルをエッチバックした後の状態を示す。
【図１８】図１７の状態から、アッシング処理を実施せずに、過酸化水素水を用いて洗浄した後の状態を示すＳＥＭ写真である。
【図１９】図１５に示すＳＥＭ写真の模式図である。
【図２０】図１６に示すＳＥＭ写真の模式図である。
【図２１】図１７に示すＳＥＭ写真の模式図である。
【図２２】図１８に示すＳＥＭ写真の模式図である。
【図２３】本発明の実施の形態１から実施の形態４において使用可能なエッチバック装置の平面図である。
【図２４】本発明の実施の形態３に係る、アッシング時間とアルミニウム腐食箇所数との関係を示した図である。
【図２５】本発明の実施の形態３に係る半導体装置の製造工程の第１工程を示す断面図である。
【図２６】本発明の実施の形態３に係る半導体装置の製造工程の第２工程を示す断面図である。
【図２７】本発明の実施の形態３に係る半導体装置の製造工程の第３工程を示す断面図である。
【図２８】本発明の実施の形態３に係る半導体装置の断面図である。
【図２９】本発明の実施の形態４に係る半導体装置の製造工程の第１工程を示す断面図である。
【図３０】本発明の実施の形態４に係る半導体装置の製造工程の第２工程を示す断面図である。
【図３１】本発明の実施の形態４に係る半導体装置の製造工程の第３工程を示す断面図である。
【図３２】本発明の実施の形態４に係る半導体装置の断面図である。
【図３３】本発明の実施の形態４に係る半導体装置の変形例の断面図である。
【符号の説明】
１ アルミニウム膜、２ 反射防止膜、３ 第１の配線、４ 層間絶縁膜、５コンタクトホール、６ 第１のバリアメタル、７ タングステン膜、８ タングステンプラグ、９ 酸化膜、１０ 第２の配線、１１ 第２のバリアメタル、１２ 第１の反応生成物、１３ 第２の反応生成物、１４ リセス、１５ 空洞部、１６ ロード−ロック室、１７ バッファチャンバ、１８ エッチングチャンバ、１９ アッシングチャンバ、２０ アンロード−ロック室、２１配線溝、２２ ゲート電極、２３ シリコン基板、２４ 埋め込み配線。
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、多層配線間に電気的接続を取るために形成されたコンタクトホール内に、たとえばタングステンなどでプラグを形成するような配線構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置におけるタングステンプラグの形成方法については、たとえば特開平１１−３３０２４１号公報などに記載されている。
【０００３】
特開平１１−３３０２４１号公報では、まず、コンタクトホールを形成した基板にバリアメタルを形成し、その上にタングステンを成膜する。その後、タングステンをエッチバックしてプラグを形成する。ここで、タングステンのオーバーエッチング時に、バリアメタルとエッチングガスから供給されるフッ素が反応し、バリアメタル上に付着し、反応生成物が形成される。次に、該基板を別のチャンバーに搬送せず、連続して同一チャンバーにてＯ2プラズマ処理を行なう。このプラズマ処理により、反応生成物上を含むバリアメタルの表面が酸化され、酸化膜層が形成される。この結果、バリアメタル上のパターンのショートなどを抑制することができる。
【０００４】
【特許文献１】
特開平１１−３３０２４１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特開平１１−３３０２４１号公報のような工程では、タングステンプラグと上層配線との間に酸化膜層と反応生成物の層が存在することになるが、この反応生成物の厚さを制御することは困難である。よって、タングステンプラグと上層配線との間の電気抵抗値が安定しないという問題が生じる。
【０００６】
また、特開平１１−３３０２４１号公報においては、タングステンのエッチバック工程と同じ処理室を、その後のアッシング工程にも用いている。このとき、エッチバック室に、アッシングのための酸素ガスを入れることになるため、処理室内に堆積した反応生成物が酸化され、異物発生の原因となる。また、エッチバック時とアッシング時とで室内の雰囲気を変化させると、雰囲気が安定するまでに時間を要し、安定的な製造を実施することができない。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、本発明の目的は、エッチバック時にプラグ表面に生じる反応生成物を除去した上で安定な酸化膜を形成することで、電気抵抗値の安定した配線構造を有する半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置は、第１の導電膜と、第１の導電膜を覆う層間絶縁膜と、層間絶縁膜に設けられ、第１の導電膜に達する開口部と、開口部内に位置する第１の導電膜表面に形成された酸化膜と、酸化膜を取り囲むように開口部内に形成された第２の導電膜とを備える。
【０００９】
また、本発明に係る半導体装置の製造方法は、第１の導電膜を覆うように層間絶縁膜を形成する工程と、層間絶縁膜に第１の導電膜に達するコンタクトホールを形成する工程と、コンタクトホール内から層間絶縁膜上に第２の導電膜を形成する工程と、第２の導電膜をエッチバックすることによりコンタクトホール内にプラグを形成する工程と、プラグを形成する工程とは異なる処理室においてプラグ表面に熱処理を施すことによりエッチバック後にプラグに生成した反応生成物を分解する工程と、プラグ上に第３の導電膜を形成する工程とを備える。
【００１０】
【発明の実施の形態】
以下に本発明に基づく半導体装置およびその製造方法の実施の形態について説明する。
【００１１】
（実施の形態１）
図１から図４は、実施の形態１における半導体装置の各製造工程を示す断面図である。
【００１２】
本実施の形態においては、ホール径が０．８０μｍ以下のホールパターンを想定している。図４に示すように、本実施の形態における半導体装置は、アルミニウム膜１と反射防止膜２を有する第１の導電膜としての第１の配線３と、第１の配線３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ第１の配線３に達するコンタクトホール５と、コンタクトホール５内に形成された第２の導電膜としての第１のバリアメタル膜６およびタングステンプラグ８と、タングステンプラグ８表面に形成された酸化膜９と、酸化膜９上に形成された第３の導電膜としての第２の配線１０とを備える。なお、タングステンプラグ８または第１のバリアメタル６の代わりに、タンタルまたはタンタル化合物を使用してもよい。
【００１３】
また、上記半導体装置の製造方法は、第１の導電膜としての第１の配線３を覆うように層間絶縁膜４を形成する工程と、層間絶縁膜４に第１の配線３に達するコンタクトホール５を形成する工程と、コンタクトホール５内から層間絶縁膜４上に第２の導電膜としての第１のバリアメタル膜６およびタングステン膜７を形成する工程と、タングステン膜７をエッチバックすることによりコンタクトホール５内にタングステンプラグ８を形成する工程と、タングステンプラグ８表面に熱処理としてのアッシングを施すことにより、エッチバック後にタングステンプラグ８および第１のバリアメタル６表面に生成した第１の反応生成物１２を分解する工程と、タングステンプラグ８上に第３の導電膜としての第２の配線１０を形成する工程とを備える。
【００１４】
以下、本実施の形態における半導体装置の製造方法について、より詳しく説明する。
【００１５】
図１に示すように、まず、反射防止膜２およびアルミニウム膜１を含む第１の導電膜としての第１の配線３を、ドライエッチングなどの方法で形成する。その後、層間絶縁膜４を成膜し、その層間絶縁膜４にドライエッチングなどの方法でコンタクトホール５を形成する。このコンタクトホール５内に、タンタルまたはタンタル系化合物、チタンまたはチタン系化合物を少なくとも一つ含む第１のバリアメタル６を、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはスパッタリング法などで約１００ｎｍ成膜する。その後ＣＶＤ法などにより、第２の導電膜としてのタングステン膜７を全面に約４００ｎｍ成膜する。そして、タングステン膜７をフッ素系を主とするガスでエッチバックする。
【００１６】
図２は、上記タングステン膜７のエッチバック後のウエハの断面を示す。タングステン膜７のエッチバックにより、タングステンプラグ８が形成されている。第１のバリアメタル６およびタングステンプラグ８の表面に、タングステン膜７のエッチバックによる、たとえばフッ化チタンなどの第１の反応生成物１２が堆積している。なお、図２において、第１の反応生成物１２は粒状に堆積しているが、これは例示であって、被処理ウエハ全面に堆積している場合もある。これについては、後述する他の実施の形態においても同様である。
【００１７】
次に、ウエハを真空搬送にて隣接するアッシング室に搬送し、第１の反応生成物１２を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施する。アッシング処理後、異物などの除去のために、表１に示す条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図３に示す。
【００１８】
【表１】
異物除去後、図４に示すように、第３の導電膜としての第２の配線１０を形成する。図３において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を行なうことで、タングステンプラグ８の表面が酸化膜９によって覆われているので、タングステンプラグ８の膜減りが防止される。よって、図４において、第２の配線１０の配線時に成膜を容易に行なうことができ、酸化膜９と、第２の配線１０との実質的な接触面積を増大させることができる。なお、酸化膜９の厚みは、３ｎｍから５ｎｍ程度と薄いので、酸化膜９の存在による抵抗値の増大はほぼ問題とならない程度である。これは、以下の各実施の形態においても同様である。この結果、抵抗の小さい、安定した配線構造を得ることができる。
【００２０】
図５から図７は実施の形態１の変形例を示す図である。本変形例は、上記半導体装置の製造方法における各工程に加えて、タングステン膜７をエッチバックした後、第１のバリアメタル６をエッチバックする工程をさらに備える。
【００２１】
図５は、図２の状態のウエハにおいて、第１のバリアメタル６を塩素系を主とするガスでエッチバックした後のウエハの断面を示す。層間絶縁膜４およびタングステンプラグ８の表面に、第１のバリアメタル６のエッチバックによる、たとえば塩化チタンなどの第２の反応生成物１３が堆積している。
【００２２】
上記エッチバックのエッチング条件の例を表２に示す。ステップ１からステップ３ではタングステン膜７を、ステップ４からステップ５では第１のバリアメタル６をエッチングする。ステップ２の終点検出後、ステップ３では、ステップ１とステップ２の合計の時間の１５パーセントの時間のオーバーエッチングを実施する。また、ステップ４の終点検出後、ステップ５では、ステップ４の時間の５０パーセントの時間のオーバーエッチングを実施する。
【００２３】
【表２】
エッチバック後、該ウエハを真空搬送にて隣接するアッシング室に搬送する。その後、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施し、さらに、異物などの除去のために、表１に示す条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図６に示す。また、上記アッシング処理における、アッシング条件の例を表３に示す。
【００２５】
【表３】
上記のアッシングおよび洗浄工程の実施後、図７に示すように、タングステンプラグ８上に、積み直しによる第２のバリアメタル１１が形成され、その上に第２の配線１０が形成される。
【００２７】
なお、本変形例においては、第１のバリアメタル６をエッチバックすることにより、第２の配線１０形成時に、第１のバリアメタル６の厚さ分のリセス１４が低減され、第２のバリアメタル１１および第２の配線１０の成膜マージンが向上する。また、タングステンプラグ８と第２の配線１０とが直接接するよりも、その間に第２のバリアメタル１１が形成されることで配線の信頼性が向上する。
【００２８】
以上のように、図６において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を実施することで、図４の場合と同様に、タングステンプラグ８の膜減りが防止される。よって、図７において、第２のバリアメタル１１および第２の配線１０の成膜を容易に行なうことができ、酸化膜９と、第２のバリアメタル１１との実質的な接触面積を増大させることができる。この結果、抵抗の小さい、安定した配線構造を得ることができる。
【００２９】
ここで、熱処理としてのアッシング処理を行なう工程は、第１および第２の反応生成物１２，１３を分解する温度（本実施の形態においては、たとえばウエハステージは２５℃程度、ウエハは４３℃から５０℃程度）で行なわれることが好ましい。これにより、エッチバックによる第１および第２の反応生成物１２，１３は除去され、厚みの制御が困難なこれらの層を介することなく、タングステンプラグ８と第２の配線１０とが電気的に接続され、配線の信頼性、安定性が向上する。
【００３０】
また、上記のアッシングを行なう工程は、タングステンプラグ８を形成するエッチバックの工程を行なう処理室とは異なる処理室で行なわれることが好ましい。処理室を別にすることで、アッシング時の電極温度を容易に上昇させることができる。また、各処理室の温度を経時的に変化させる必要がないため、異物の発生を防ぐことができ、安定した配線の供給が可能となる。
【００３１】
本実施の形態における典型的なエッチバック装置を図２３に示す。被処理ウエハは、ロード−ロック室１６から装置内に入り、バッファチャンバ１７を経由し、エッチングチャンバ１８に搬送される。その反応室で、タングステン膜７のエッチバックおよび第１のバリアメタル６のエッチバック処理を実施する。その後、該ウエハを真空搬送にて、バッファチャンバ１７を経由し、アッシングチャンバ１９に搬送し、その反応室で、アッシング処理を実施する。その後、該ウエハは、バッファチャンバ１７およびアンロード−ロック室２０を経由し、装置内から搬出される。第１のバリアメタル６をエッチバックせず、タングステン膜７のみのエッチバックを行なう場合も、同様の装置を用いる。
【００３２】
なお、本装置としては、従来からタングステン配線形成などで用いられている装置に、若干の改良を加えることで使用可能となる。たとえば、アッシングチャンバ１９において下部電極の温度調節機構が水冷のみであったものに、２５０℃まで上昇させることができるサーキュレーターを搭載し、高温でのアッシング処理が可能となるようにすればよい。したがって、追加のコストはほとんど発生しない。また、従来の装置でも、本実施の形態の装置として使用可能である。
【００３３】
ところで、上記アッシング工程においては、酸素ガスのプラズマにより、被処理ウエハ温度を上昇させ、第１および第２の反応生成物１２，１３（たとえばＴｉxＦy，ＴｉxＣｌyなど）中に含まれる塩素を脱離させる。
【００３４】
ここで、酸素ガスおよびフッ素を含むガス（たとえば、ＣＨＦ3，ＣＦ4）を用いて熱処理としてのアッシングを行なうことが好ましい。酸素ガスに加えて、フッ素を含むガスを用いることにより、第１および第２の反応生成物１２，１３中に含まれる塩素をフッ素に置換する効果が期待できる。
【００３５】
本実施の形態においては、以上の構成および作用により、タングステンプラグを備える、安定した多層配線構造を提供することができる。
【００３６】
（実施の形態２）
図８から図１１は、実施の形態２における半導体装置の各製造工程を示す断面図である。
【００３７】
本実施の形態における半導体装置は、実施の形態１と同程度のホール径を想定した変形例の１つであり、図８に示すように、コンタクトホール５の内部がタングステン膜７により完全には充填されず、ホール中央部に空洞部１５を有する点が異なっている。
【００３８】
図９に示すように、タングステン膜７のエッチバック後においては、第１のバリアメタル６およびタングステンプラグ８上に、第１の反応生成物１２が堆積している。また、同じく図９において、空洞部１５上部のタングステンがエッチバックされ、上記空洞部１５の上部がプラグ表面に現れている。この状態で、異物などの除去のために過酸化水素水および水による洗浄を実施すると、空洞部１５上部のタングステンと、ウエハ上に残留しているフッ素ガス、または第１の反応生成物１２、または過酸化水素水とが反応するため、プラグ表面中心部の空洞が拡大し、タングステンプラグ８表面の面積が減少する。タングステンプラグ８表面の面積が減少すると、次工程でのアルミニウム配線との接触面積が減少するなどして、配線の抵抗が増大する。これを防ぎ、洗浄の工程後も洗浄前のプラグ形状を維持するため、エッチバック後、実施の形態１と同様のアッシング工程を実施し、その後に上記表１の条件での洗浄を実施する。上記のアッシング処理および洗浄実施後の断面を図１０に示す。
【００３９】
図１５は図９の状態におけるＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、図１９は図１５の模式図である。また、図１６は図１５の状態から上記のアッシング処理および洗浄の工程を実施した状態、すなわち図１０の状態におけるＳＥＭ写真であり、図２０は図１６の模式図である。図１５と図１６、または図１９と図２０とを見比べると、第１のバリアメタル６およびタングステンプラグ８の表面に堆積していた、たとえばフッ化チタンなどの第１の反応生成物１２は、アッシング工程により分解されており、その後の洗浄工程によっても、タングステンプラグ８表面の空洞部１５は拡大していないことがわかる。
【００４０】
上記アッシング処理および洗浄工程の実施後、図１１に示すように、第２の配線１０を形成する。図１０において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を行なうことで、タングステンプラグ８の表面の空洞部１５の拡大が防止される。この結果、図１１において、第２の配線１０の配線時に成膜を容易に行なうことができ、抵抗の小さい、安定した配線構造を得ることができる。
【００４１】
図１２から図１４は実施の形態２の変形例である。本変形例は、上記半導体装置の製造方法の各工程に加えて、タングステン膜７をエッチバックした後、第１のバリアメタル６をエッチバックする工程をさらに備える。
【００４２】
図１２は、図９の状態の被処理ウエハにおいて、第１のバリアメタル６を塩素系を主とするガスでエッチバックした後のウエハの断面を示す。層間絶縁膜４およびタングステンプラグ８の表面に、第１のバリアメタル６のエッチバックによる、たとえば塩化チタンなどの第２の反応生成物１３が堆積している。
【００４３】
エッチバック後、該ウエハを真空搬送にて隣接するアッシング室に搬送する。その後、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施する。その後、異物などの除去のために、表１の条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および表１の条件での洗浄後の断面を図１３に示す。
【００４４】
図１７は図１２の状態におけるＳＥＭ写真であり、図２１は図１７の模式図である。また、図１８は図１７の状態から上記のアッシング工程を実施しないで、洗浄の工程を実施した状態におけるＳＥＭ写真であり、図２２は図１８の模式図である。ここで、タングステンプラグ８の表面部と、ウエハ上に残留している塩素ガス、第２の反応生成物１３または過酸化水素水が反応し、プラグ表面中心部の空洞が拡大する。そのためタングステンプラグ８の表面の面積が減少し、その結果、配線抵抗が増大する。
【００４５】
図１７と図１８、または図２１と図２２とを見比べると、タングステンプラグ８表面の空洞部１５が拡大していることがわかる。上記のアッシング工程を実施することにより、このようなプラグ表面の面積の減少を防ぐことができる。
【００４６】
上記アッシングおよび洗浄工程の実施後、図１４に示すように、タングステンプラグ８上に、積み直しによる第２のバリアメタル１１が形成され、その上に第２の配線１０が形成される。
【００４７】
なお、本変形例においては、第１のバリアメタル６をエッチバックすることにより、第２のバリアメタル１１および第２の配線１０形成時に、第１のバリアメタル６の厚さ分のリセス１４が低減され、第２の配線１０の配線時の成膜マージンが向上する。また、タングステンプラグ８と第２の配線１０とが接するよりも、その間に第２のバリアメタル１１が形成されていることで配線の信頼性が向上する。
【００４８】
以上のように、図１３において、過酸化水素水および水による洗浄を実施する前に、上記のアッシング処理を実施することで、タングステンプラグ８の膜減りが防止される。この結果、タングステンプラグ８表面の面積の減少が防止される。また、図１４において、第２の配線１０の配線時に成膜を容易に行なうことができる。これにより、抵抗の小さい、安定した配線構造を得ることができる。
【００４９】
本実施の形態においては、以上の構成および作用により、中央部に空洞を有するタングステンプラグを備える、安定した多層配線構造を提供することができる。
【００５０】
（実施の形態３）
図２５から図２８は、実施の形態３における半導体装置の各製造工程を示す断面図である。
【００５１】
本実施の形態における半導体装置は、第１の導電膜としての第１の配線３と、第１の配線３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ、第１の配線３に達する開口部と、開口部内に位置する第１の配線３に形成された酸化膜９と、酸化膜９を取り囲むように開口部内に形成された第２の導電膜としてのタングステン膜７とを備える。
【００５２】
本実施の形態においては、実施の形態１および実施の形態２とは異なり、たとえば、周辺回路部のアライメントパターンなど、ホール径が０．８０μｍを超えるホールパターン（開口部）を想定している。
【００５３】
実施の形態１にあるように、被処理ウエハに４００ｎｍ程度のタングステン膜７の成膜を行った場合、図２５に示すように、アライメントパターンのホール内部は、タングステン膜７で完全に充填されていない。この状態で、タングステン膜７のエッチバックを実施した後の状態を図２６、さらに第１のバリアメタル６のエッチバックを実施した後の状態を図２７に示す。図２７においては、第１の配線３が露出し、第１の配線３、タングステン膜７および層間絶縁膜４の表面に、第２の反応生成物１３が堆積している。
【００５４】
図２７の状態から、異物などの除去のために、上記表１の条件で、過酸化水素水および水による洗浄を実施すると、被処理ウエハは一度大気中にさらされることになるため、第１の配線３（たとえばアルミニウム配線）と、ウエハ上に残留している塩素ガスまたは塩素を含有する第２の反応生成物１３（たとえばＡｌxＣｌy，ＴｉxＣｌyなど）との反応（アルミニウムの腐食反応）が常温でおこる。
【００５５】
上記の腐食反応を防ぐため、第１のバリアメタル６のエッチバック後、すなわち図２７の状態から、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施する。その後に、異物などの除去のために、表１の条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図２８に示す。
【００５６】
図２４は、上記表３と同じアッシング条件でアッシング工程を実施した場合の、アッシング時間とアルミニウム腐食箇所数との関係を示している。図２４によると、アッシング処理を実施することにより、アルミニウムの腐食箇所数が急激に減少していることがわかる。
【００５７】
ここで、酸素ガスおよびＨ2Ｏを含むガスを用いて、熱処理としてのアッシングを行なうことが好ましい。上記の通り、アッシング工程においては、酸素ガスのプラズマにより、ウエハ温度を上昇させ、第１および第２の反応生成物１２，１３中に含まれる塩素を脱離させている。酸素ガスに加えて、Ｈ2Ｏを含むガスによりアッシング工程を実施した場合、次のような反応がおこる。
【００５８】
２ＡＬＣｌ3+３Ｈ2Ｏ → ＡＬ2Ｏ3+６ＨＣｌ （電極温度１８０℃以上）
ＡＬＣｌ3+３Ｈ2Ｏ → ＡＬ（ＯＨ）3+３ＨＣｌ （電極温度１８０℃以下）
特に電極温度が１８０℃以上の場合に、第１の配線３の露出部分にＡＬ2Ｏ3が形成され、腐食反応を防止するより大きな効果が期待できる。
【００５９】
本実施の形態においては、以上の構成および作用により、周辺回路部のアライメントパターンなど大きなホールパターンにおいて、アルミニウムの腐食反応を防止することができる。
【００６０】
（実施の形態４）
図２９から図３３は、実施の形態４における半導体装置の各製造工程を示す断面図である。
【００６１】
本実施の形態においては、ホール径が０．３０μｍ以下の埋め込み配線を想定している。本実施の形態における半導体装置は、図３２に示すように、ゲート電極２２と、第１の導電膜としてのシリコン基板２３と、ゲート電極２２を覆う絶縁膜と、該絶縁膜およびシリコン基板２３を覆う層間絶縁膜４と、層間絶縁膜４に設けられ、上記絶縁膜に達し、コンタクトホールを兼ねる配線溝２１と、配線溝２１内に形成された、第１のバリアメタル６および第２の導電膜としての埋め込み配線２４と、埋め込み配線２４表面に形成された酸化膜９とを備える。
【００６２】
次に、本実施の形態に係る半導体装置の製造方法について、より詳しく説明する。
【００６３】
図２９に示すように、シリコン基板２３上に、ポリシリコンおよびタングステンシリサイドなどでゲート電極２２を形成し、このゲート電極２２を覆うように絶縁膜を形成する。該絶縁膜を覆うように層間絶縁膜４を堆積する。ドライエッチングなどでシリコン基板２３および上記絶縁膜に達する配線溝２１を形成した後、配線溝２１内に、第１のバリアメタル６およびタングステン膜７を成膜する。
【００６４】
図３０に示すように、フッ素系のガスによるタングステン膜７のエッチバックを実施した後、第１のバリアメタル６のエッチバックを行なう。図３１は、塩素系のガスによる第１のバリアメタル６のエッチバックを実施した後の状態を示す。図３１において、埋め込み配線２４および層間絶縁膜４上に塩素を含有する第２の反応生成物１３が堆積している。
【００６５】
図３１の状態から、被処理ウエハを真空搬送にて隣接するアッシング室に搬送する。その後、第２の反応生成物１３を分解するための熱処理として、酸素ガスを主とするアッシング処理を実施し、さらに、異物などの除去のために、表１の条件で、過酸化水素水および水による洗浄を実施する。上記のアッシング処理および洗浄後の断面を図３２に示す。なお、図３３に示すように、酸化膜９上に、第２のバリアメタル１１が形成され、その上に第２の配線１０が形成されてもよい。
【００６６】
本実施の形態においては、以上の構成および作用により、タングステン膜の膜減りを減少させ、抵抗の少ない、安定した埋め込み配線を提供することができる。
【００６７】
以上、本発明の実施の形態について説明したが、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００６８】
【発明の効果】
本発明によれば、第２の導電膜表面に酸化膜を形成することにより、第２の導電膜表面上に反応生成物が残余するのを阻止することができる。したがって、抵抗の小さい、安定した配線を有する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の製造工程の第１工程を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造工程の第２工程を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造工程の第３工程を示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の断面図である。
【図５】本発明の実施の形態１に係る半導体装置の変形例の製造工程における特徴的な第１工程を示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の変形例の製造工程における特徴的な第２工程を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の変形例の断面図である。
【図８】本発明の実施の形態２に係る半導体装置の製造工程の第１工程を示す断面図である。
【図９】本発明の実施の形態２に係る半導体装置の製造工程の第２工程を示す断面図である。
【図１０】本発明の実施の形態２に係る半導体装置の製造工程の第３工程を示す断面図である。
【図１１】本発明の実施の形態２に係る半導体装置の断面図である。
【図１２】本発明の実施の形態２に係る半導体装置の変形例の製造工程における特徴的な第１工程を示す断面図である。
【図１３】本発明の実施の形態２に係る半導体装置の変形例の製造工程における特徴的な第２工程を示す断面図である。
【図１４】本発明の実施の形態２に係る半導体装置の変形例の断面図である。
【図１５】本発明の実施の形態２に係る半導体装置のＳＥＭ写真であり、タングステンプラグをエッチバックした後の状態を示す。
【図１６】本発明の実施の形態２に係る半導体装置のＳＥＭ写真であり、タングステンプラグをエッチバックし、アッシング処理を実施した後、過酸化水素水を用いて洗浄した後の状態を示す。
【図１７】本発明の実施の形態２に係る半導体装置の変形例のＳＥＭ写真であり、タングステンプラグおよび第１のバリアメタルをエッチバックした後の状態を示す。
【図１８】図１７の状態から、アッシング処理を実施せずに、過酸化水素水を用いて洗浄した後の状態を示すＳＥＭ写真である。
【図１９】図１５に示すＳＥＭ写真の模式図である。
【図２０】図１６に示すＳＥＭ写真の模式図である。
【図２１】図１７に示すＳＥＭ写真の模式図である。
【図２２】図１８に示すＳＥＭ写真の模式図である。
【図２３】本発明の実施の形態１から実施の形態４において使用可能なエッチバック装置の平面図である。
【図２４】本発明の実施の形態３に係る、アッシング時間とアルミニウム腐食箇所数との関係を示した図である。
【図２５】本発明の実施の形態３に係る半導体装置の製造工程の第１工程を示す断面図である。
【図２６】本発明の実施の形態３に係る半導体装置の製造工程の第２工程を示す断面図である。
【図２７】本発明の実施の形態３に係る半導体装置の製造工程の第３工程を示す断面図である。
【図２８】本発明の実施の形態３に係る半導体装置の断面図である。
【図２９】本発明の実施の形態４に係る半導体装置の製造工程の第１工程を示す断面図である。
【図３０】本発明の実施の形態４に係る半導体装置の製造工程の第２工程を示す断面図である。
【図３１】本発明の実施の形態４に係る半導体装置の製造工程の第３工程を示す断面図である。
【図３２】本発明の実施の形態４に係る半導体装置の断面図である。
【図３３】本発明の実施の形態４に係る半導体装置の変形例の断面図である。
【符号の説明】
１ アルミニウム膜、２ 反射防止膜、３ 第１の配線、４ 層間絶縁膜、５コンタクトホール、６ 第１のバリアメタル、７ タングステン膜、８ タングステンプラグ、９ 酸化膜、１０ 第２の配線、１１ 第２のバリアメタル、１２ 第１の反応生成物、１３ 第２の反応生成物、１４ リセス、１５ 空洞部、１６ ロード−ロック室、１７ バッファチャンバ、１８ エッチングチャンバ、１９ アッシングチャンバ、２０ アンロード−ロック室、２１配線溝、２２ ゲート電極、２３ シリコン基板、２４ 埋め込み配線。
Claims (5)
- 第１の導電膜と、
前記第１の導電膜を覆う層間絶縁膜と、
前記層間絶縁膜に設けられ、前記第１の導電膜に達する開口部と、
前記開口部内に位置する前記第１の導電膜表面に形成された酸化膜と、
前記酸化膜を取り囲むように前記開口部内に形成された第２の導電膜と、
を備えた半導体装置。 - 第１の導電膜を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記第１の導電膜に達するコンタクトホールを形成する工程と、
前記コンタクトホール内から前記層間絶縁膜上に第２の導電膜を形成する工程と、
前記第２の導電膜をエッチバックすることにより前記コンタクトホール内にプラグを形成する工程と、
前記プラグを形成する工程とは異なる処理室において前記プラグ表面に熱処理を施すことにより前記エッチバック後に前記プラグに生成した反応生成物を分解する工程と、
前記プラグ上に第３の導電膜を形成する工程と、
を備えた半導体装置の製造方法。 - 前記熱処理後に洗浄処理を行なう、請求項２に記載の半導体装置の製造方法。
- 前記熱処理を行なう工程は、
前記反応生成物を分解する温度で行なわれる、請求項２または請求項３に記載の半導体装置の製造方法。 - 酸素、酸素およびフッ素、あるいは酸素およびＨ2Ｏを含むガスを用いて前記熱処理を行なうことを特徴とした、請求項２から請求項４のいずれかに記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371842A JP2004207327A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置およびその製造方法 |
| TW092115935A TW200411715A (en) | 2002-12-24 | 2003-06-12 | Semiconductor device and method of fabricating the same |
| US10/462,699 US6872656B2 (en) | 2002-12-24 | 2003-06-17 | Semiconductor device and method of fabricating the same |
| DE10334435A DE10334435A1 (de) | 2002-12-24 | 2003-07-28 | Halbleitervorrichtung und Verfahren für deren Herstellung |
| KR1020030058185A KR20040057893A (ko) | 2002-12-24 | 2003-08-22 | 반도체장치 및 그 제조방법 |
| CNA03157744XA CN1510747A (zh) | 2002-12-24 | 2003-08-27 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371842A JP2004207327A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207327A true JP2004207327A (ja) | 2004-07-22 |
Family
ID=32588410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371842A Withdrawn JP2004207327A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6872656B2 (ja) |
| JP (1) | JP2004207327A (ja) |
| KR (1) | KR20040057893A (ja) |
| CN (1) | CN1510747A (ja) |
| DE (1) | DE10334435A1 (ja) |
| TW (1) | TW200411715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727691B1 (ko) | 2006-06-20 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| KR101477661B1 (ko) * | 2008-07-17 | 2014-12-31 | 삼성전자주식회사 | 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법 |
| US8551859B2 (en) | 2011-11-10 | 2013-10-08 | International Business Machines Corporation | Biosensors integrated with a microfluidic structure |
| TW201901896A (zh) * | 2017-05-12 | 2019-01-01 | 聯華電子股份有限公司 | 半導體元件以及其製造方法 |
| CN209343752U (zh) | 2018-12-05 | 2019-09-03 | 惠科股份有限公司 | 一种显示面板和显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200017A (en) * | 1989-02-27 | 1993-04-06 | Hitachi, Ltd. | Sample processing method and apparatus |
| JP2528962B2 (ja) * | 1989-02-27 | 1996-08-28 | 株式会社日立製作所 | 試料処理方法及び装置 |
| EP0408216A3 (en) * | 1989-07-11 | 1991-09-18 | Hitachi, Ltd. | Method for processing wafers and producing semiconductor devices and apparatus for producing the same |
| JP3453719B2 (ja) * | 1998-05-19 | 2003-10-06 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| KR100267108B1 (ko) | 1998-09-16 | 2000-10-02 | 윤종용 | 다층배선을구비한반도체소자및그제조방법 |
| TW468225B (en) | 2000-06-14 | 2001-12-11 | United Microelectronics Corp | Method to clean semiconductor wafer surface |
-
2002
- 2002-12-24 JP JP2002371842A patent/JP2004207327A/ja not_active Withdrawn
-
2003
- 2003-06-12 TW TW092115935A patent/TW200411715A/zh unknown
- 2003-06-17 US US10/462,699 patent/US6872656B2/en not_active Expired - Fee Related
- 2003-07-28 DE DE10334435A patent/DE10334435A1/de not_active Withdrawn
- 2003-08-22 KR KR1020030058185A patent/KR20040057893A/ko not_active Application Discontinuation
- 2003-08-27 CN CNA03157744XA patent/CN1510747A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727691B1 (ko) | 2006-06-20 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6872656B2 (en) | 2005-03-29 |
| TW200411715A (en) | 2004-07-01 |
| CN1510747A (zh) | 2004-07-07 |
| US20040121587A1 (en) | 2004-06-24 |
| KR20040057893A (ko) | 2004-07-02 |
| DE10334435A1 (de) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| JP3783488B2 (ja) | 半導体装置の製造方法 | |
| JP2005116801A (ja) | 半導体装置の製造方法 | |
| US7645698B2 (en) | Method for forming barrier layer | |
| US5773890A (en) | Semiconductor device that prevents peeling of a titanium nitride film | |
| US20040188842A1 (en) | Interconnect structure | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JP2004207327A (ja) | 半導体装置およびその製造方法 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| US20100072622A1 (en) | Method for forming Barrier Layer and the Related Damascene Structure | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP2001077193A (ja) | コンタクトの形成方法 | |
| JPH11121622A (ja) | 半導体素子のコンタクト形成方法 | |
| US6534415B2 (en) | Method of removing polymer residues after tungsten etch back | |
| JP3953058B2 (ja) | 半導体装置の製造方法 | |
| JPH05347270A (ja) | 金属プラグの形成方法及びこれに用いるウェハ処理装置 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| US6136670A (en) | Semiconductor processing methods of forming contacts between electrically conductive materials | |
| JP2008060238A (ja) | 半導体装置の製造方法 | |
| JPH09232287A (ja) | エッチング方法及びコンタクトプラグ形成方法 | |
| JPH05144948A (ja) | 化学的気相成長法における前処理方法 | |
| JPH0353532A (ja) | 多層配線形成方法 | |
| JPH11330241A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |