JP3953058B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3953058B2 JP3953058B2 JP2004229243A JP2004229243A JP3953058B2 JP 3953058 B2 JP3953058 B2 JP 3953058B2 JP 2004229243 A JP2004229243 A JP 2004229243A JP 2004229243 A JP2004229243 A JP 2004229243A JP 3953058 B2 JP3953058 B2 JP 3953058B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- plug
- contact hole
- oxide layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
以下、本発明の第1の実施形態に係る半導体装置の製造方法について図1〜図4を参照しながら説明する。
Tox(nm):シリコン酸化膜14の堆積量
TDE(nm):ドライエッチング工程(図1(e))における酸化膜14のエッチング量
Twet(nm):コンタクト孔洗浄工程(図1(f))における酸化膜14のエッチング量
例えば、ドライエッチング工程(図1(e))における酸化膜14のエッチング量TDEを3nmとし、コンタクト孔洗浄工程(図1(f))における酸化膜14のエッチング量Twetを0.5nmとすると、シリコン酸化膜14の堆積量Toxを、4nm≦Tox≦13.5nmの範囲とする必要がある。
以下、本発明の第2の実施形態に係る半導体装置の製造方法について図5及び図6を参照しながら説明する。
以下、本発明の第2の実施形態の第1の変形例に係る半導体装置の製造方法について図5及び図7を参照しながら説明する。
以下、本発明の第2の実施形態の第2の変形例に係る半導体装置の製造方法について図5及び図8を参照しながら説明する。
以下、本発明の第3の実施形態に係る半導体装置の製造方法について図9及び図10を参照しながら説明する。
Tox(nm): 酸化物層94の層厚
Twet(nm):コンタクト孔洗浄工程(図9(f)))における酸化物層94のエッチング量
たとえばコンタクト孔洗浄工程時の酸化物層94のエッチング量Twetを0.5nmとすると、酸素プラズマ処理において形成される酸化物層94の層厚Toxを、1nm≦Tox≦10.5nmの範囲にする必要がある。この層厚Toxの範囲を実現するためには、図10の反応室内の圧力と酸化物層94の膜厚との関係から、反応室内の圧力を1Pa〜200Paの範囲で制御する必要があることが判る。
以下、本発明の第3の実施形態の一変形例に係る半導体装置の製造方法について図9及び図11を参照しながら説明する。
12 絶縁膜
13 ポリシリコンプラグ
13a 開口部
14 シリコン酸化膜
15 絶縁膜
16 絶縁膜
17 レジストパターン
17a 開口部
17b 開口部
18 密着層
19 Wプラグ
51 半導体基板
52 絶縁膜
53 ポリシリコンプラグ
53a 開口部
54、54a、54b 酸化物層
55 絶縁膜
56 絶縁膜
57 レジストパターン
57a 開口部
57b 開口部
58 密着層
59 Wプラグ
91 半導体基板
92 絶縁膜
93 ポリシリコンプラグ
93a 開口部
94、94a 酸化物層
95 絶縁膜
96 絶縁膜
97 レジストパターン
97a 開口部
97b 開口部
98 密着層
99 Wプラグ
121 半導体基板
122 絶縁膜
123 ポリシリコンプラグ
123a 開口部
124 絶縁膜
125 絶縁膜
126 レジストパターン
126a 開口部
126b 開口部
127 ウォーターマーク
128 密着層
129 Wプラグ
Claims (12)
- 半導体基板上の第1の絶縁膜中にポリシリコンよりなるプラグを形成する工程と、
前記ポリシリコンよりなるプラグの上に、酸化物層を形成する工程と、
前記ポリシリコンよりなるプラグと前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上に、所定の形状にパターニングされたレジストを形成する工程と、前記パターニングされたレジストをマスクとして前記第2の絶縁膜の中に、コンタクト孔を設ける工程と、
前記酸化物層を、前記ポリシリコンよりなるプラグの上に残した状態で、前記コンタクト孔の内部を洗浄する工程と、
前記コンタクト孔の内部を洗浄した後、前記コンタクト孔の内部にTiを主成分とする密着層を形成し、さらに導電性金属を埋め込むことにより前記導電性金属よりなるプラグを形成するとともに、前記Tiの還元効果により前記酸化物層を除去する工程とを有することを特徴とする半導体装置の製造方法。 - 半導体基板上の第1の絶縁膜中にポリシリコンよりなるプラグを形成する工程と、
前記ポリシリコンよりなるプラグの上に、酸化物層を形成する工程と、
前記ポリシリコンよりなるプラグと前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上に、所定の形状にパターニングされたレジストを形成する工程と、前記パターニングされたレジストをマスクとして前記第2の絶縁膜の中に、コンタクト孔を設ける工程と、
前記酸化物層を、前記ポリシリコンよりなるプラグの上に残した状態で、前記コンタクト孔の内部を洗浄する工程と、
前記コンタクト孔の内部を洗浄した後、Arスパッタで前記酸化物層を除去する工程と、前記酸化物層を除去した後、前記コンタクト孔の内部を導電性金属で埋め込むことにより前記導電性金属よりなるプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記酸化物層を形成する工程は、前記ポリシリコンよりなるプラグを形成した後に、前記ポリシリコンよりなるプラグの上に、酸化膜を堆積する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記酸化物層を形成する工程は、前記ポリシリコンよりなるプラグを形成した後に、前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記酸化物層を形成する工程は、前記コンタクト孔を形成した後に、前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記コンタクト孔の内部を洗浄する工程の後における前記酸化物層の膜厚は、0.5nm以上で且つ10nm以下であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記導電性金属よりなるプラグを形成する工程は、前記コンタクト孔の内部を導電性金属で埋め込む前に、前記コンタクト孔の内部に高融点金属を含有する密着層を形成する工程を含むことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記酸化膜を堆積する工程は、CVD法により前記酸化膜を堆積する工程を含むことを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記ポリシリコンよりなるプラグの表面を酸化する工程は、O3水あるいはH2O2を含む薬液により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記ポリシリコンよりなるプラグの表面を酸化する工程は、イオン注入法により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記ポリシリコンよりなるプラグの表面を酸化する工程は、高速熱酸化法により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記ポリシリコンよりなるプラグの表面を酸化する工程は、酸素プラズマ処理により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004229243A JP3953058B2 (ja) | 2004-08-05 | 2004-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004229243A JP3953058B2 (ja) | 2004-08-05 | 2004-08-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049615A JP2006049615A (ja) | 2006-02-16 |
JP3953058B2 true JP3953058B2 (ja) | 2007-08-01 |
Family
ID=36027821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004229243A Expired - Fee Related JP3953058B2 (ja) | 2004-08-05 | 2004-08-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3953058B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170729A (ja) * | 2008-01-17 | 2009-07-30 | Spansion Llc | 半導体装置の製造方法 |
JP2010021296A (ja) * | 2008-07-10 | 2010-01-28 | Panasonic Corp | 半導体装置の製造方法 |
-
2004
- 2004-08-05 JP JP2004229243A patent/JP3953058B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006049615A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP4282616B2 (ja) | 半導体装置の製造方法 | |
TWI251296B (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
JP4567587B2 (ja) | 半導体装置の製造方法 | |
JP3783488B2 (ja) | 半導体装置の製造方法 | |
JP2002353443A (ja) | 半導体装置の製造方法 | |
JP2006352077A (ja) | 半導体構造物の処理方法及び半導体キャパシタの製造方法 | |
JP2007324490A (ja) | 半導体装置の製造方法 | |
JP2006135261A (ja) | キャパシタの製造方法 | |
JP2008544524A (ja) | 半導体素子における銅の層剥離の回避 | |
TWI289903B (en) | Method for fabricating capacitor of semiconductor memory device using amorphous carbon | |
KR100869236B1 (ko) | 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법 | |
US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
JP3953058B2 (ja) | 半導体装置の製造方法 | |
JP2005354057A (ja) | キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法 | |
US6387774B1 (en) | Methods for forming patterned layers including notched etching masks | |
KR100666380B1 (ko) | 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법. | |
JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
US8076235B2 (en) | Semiconductor device and fabrication method thereof | |
KR101090470B1 (ko) | 실린더형 커패시터 형성 방법 | |
JP2004207327A (ja) | 半導体装置およびその製造方法 | |
KR100576085B1 (ko) | 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 | |
JP3629179B2 (ja) | 半導体装置の製造方法 | |
JPH06267907A (ja) | ドライエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |