JP3953058B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3953058B2
JP3953058B2 JP2004229243A JP2004229243A JP3953058B2 JP 3953058 B2 JP3953058 B2 JP 3953058B2 JP 2004229243 A JP2004229243 A JP 2004229243A JP 2004229243 A JP2004229243 A JP 2004229243A JP 3953058 B2 JP3953058 B2 JP 3953058B2
Authority
JP
Japan
Prior art keywords
polysilicon
plug
contact hole
oxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004229243A
Other languages
English (en)
Other versions
JP2006049615A (ja
Inventor
正大 定榮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004229243A priority Critical patent/JP3953058B2/ja
Publication of JP2006049615A publication Critical patent/JP2006049615A/ja
Application granted granted Critical
Publication of JP3953058B2 publication Critical patent/JP3953058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ポリシリコンをプラグ材料として用いた半導体装置の形成方法に関する。
近年、DRAM(Dynamic Randam Access Memory)を混載した半導体集積回路等において、集積度の向上および装置の特性向上のため、ポリシリコンよりなるプラグとW(タングステン)プラグの積層コンタクト構造が用いられている。以下に図12を参照して、半導体装置における従来の製造方法を説明する。
図12(a)〜(f)は、ポリシリコンよりなるプラグとWプラグの積層コンタクト構造を有する半導体装置の製造方法の従来技術を説明するための要部工程断面図である(特許文献1を参照)。
図12(a)はポリシリコンよりなるプラグ形成後の状態、図12(b)はポリシリコンよりなるプラグ上に層間絶縁膜を堆積した後の状態、図12(c)はフォトリソグラフィーでコンタクト孔をレジストパターニングした状態、図12(d)はドライエッチングによって絶縁膜を開口した状態、図12(e)はコンタクト孔洗浄後の状態、図12(f)はコンタクト孔にWプラグを形成した後の状態を示している。
以下、図12(a)〜(f)を参照しながら、従来技術に係るポリシリコンよりなるプラグとWプラグの積層コンタクト構造を有する半導体装置の製造方法を説明する。
まず、図12(a)に示すポリシリコンよりなるプラグ形成工程において、例えば、シリコンからなる半導体基板121上に、シリコン酸化膜からなる絶縁膜122を第1の層間絶縁膜として形成し、絶縁膜122中に、半導体基板121に達する開口部123aを形成し、開口部123aの内部を埋めるポリシリコンよりなるプラグ123を形成する。
続いて、図12(b)に示す上層層間絶縁膜形成工程において、シリコン窒化膜からなる絶縁膜124をコンタクトドライエッチングのストッパー膜として堆積した後、シリコン酸化膜からなる絶縁膜125を第2の層間絶縁膜として堆積する。
次に図12(c)に示すレジストパターニング工程において、絶縁膜125の上に、開口部126aを有するレジストパターン126を形成する。
次に、図12(d)に示すコンタクト孔形成工程において、プラズマドライエッチング法により、絶縁膜125および絶縁膜124に対してレジストパターン126をマスクとするエッチングを行って、絶縁膜125および絶縁膜124にポリシリコンよりなるプラグ123が露出するように開口部126bを形成する。
次に、図12(e)に示すコンタクト孔洗浄工程において、前記フォトリソグラフィー工程で用いたレジスト126などの有機物残渣や前記ドライエッチング工程で形成した開口部126bの有機物残渣(図示せず)を除去するため、半導体基板121の洗浄を行う。
この際の洗浄フローを図13に示す。特許文献2に記載されているように、まず有機物を除去するため、薬液にSPM(H2SO4+H22)を用いた洗浄(S201)を行った後、薬液を除去するために純水リンス(S202)を行う。次に、前記コンタクト孔形成工程で付着したパーティクルなどを除去するため、HF(フッ化水素)を用いた洗浄(S203)を行った後、純水リンス(S204)を行い、乾燥工程(S205)でIPA(イソプロピルアルコール)蒸気乾燥などを用いて半導体基板121を乾燥させる。
次に、図12(f)に示すWプラグ形成工程において、形成したコンタクト孔126bの底面および壁面を含めて、Tiを密着層128としたWプラグ129を形成する。
特開2003−23111号公報 特開2002−324861号公報
しかしながら、前記従来のコンタクトプラグ形成方法において、以下のような問題が発生することが判った。
図12(e)のコンタクト孔洗浄工程において、HFを用いた洗浄(S203)を用いるため、ポリシリコンよりなるプラグ表面が疎水性になりやすい。そのため、図12(e)に示すコンタクト孔開口部(126b)には純水リンス工程(S204)および乾燥工程(S205)時において、ポリシリコンよりなるプラグ表面に純水が残りやすく、これがポリシリコンよりなるプラグと反応して十数nm〜20nm程度の厚い自然酸化膜127(ウォーターマーク)がコンタクト孔開口部(126b)の底部に形成される。このため、図12(f)の工程でWプラグを形成する際に厚い自然酸化膜127がTiからなる密着層128とポリシリコンよりなるプラグ123とのシリサイド反応を阻害し、コンタクト抵抗がばらつくといった問題が発生する。
本発明は前記従来の課題に鑑みて、コンタクト孔洗浄時における純水残りを防止することでコンタクト孔底部におけるウォーターマークの発生を低減し、ポリシリコンよりなるプラグとWプラグ等の導電性金属よりなるプラグとの間のコンタクト抵抗のばらつきを低減することを目的とする。
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上の第1の絶縁膜中にポリシリコンよりなるプラグを形成する工程と、前記ポリシリコンよりなるプラグの上に、酸化物層を形成する工程と、前記ポリシリコンよりなるプラグと前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、前記第2の絶縁膜の上に、所定の形状にパターニングされたレジストを形成する工程と、前記パターニングされたレジストをマスクとして前記第2の絶縁膜の中に、コンタクト孔を設ける工程と、前記酸化物層を、前記ポリシリコンよりなるプラグの上に残した状態で、前記コンタクト孔の内部を洗浄する工程と、前記酸化物層を除去した後に、前記コンタクト孔の内部を導電性金属で埋め込むことにより前記導電性金属よりなるプラグを形成する工程とを有することを特徴とする。
本発明の半導体装置の製造方法によれば、コンタクト孔の内部を洗浄する工程において、ポリシリコンよりなるプラグの上に、親水性を示す酸化物層が形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔の底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部を導電性金属で埋め込む工程において、ポリシリコンよりなるプラグと導電性金属よりなるプラグとの間のコンタクト抵抗のばらつきを低減することができる。
本発明の半導体装置の製造方法において、前記酸化物層を形成する工程は、前記ポリシリコンよりなるプラグを形成した後に、前記ポリシリコンよりなるプラグの上に、酸化膜を堆積する工程を含むことが好ましい。更に、前記酸化膜を堆積する工程は、CVD法により前記酸化膜を堆積する工程を含むことが好ましい。
このようにすると、ポリシリコンよりなるプラグの上に、酸化物層となる所望の膜厚を有する酸化膜を確実に形成することが可能となる。
本発明の半導体装置の製造方法において、前記酸化物層を形成する工程は、前記ポリシリコンよりなるプラグを形成した後に、前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことが好ましい。
このようにすると、ポリシリコンよりなるプラグの上に、シリコン酸化膜等を堆積させる必要がないため、ポリシリコンよりなるプラグの上に、酸化物層を容易に形成することが可能となる。更に、ポリシリコンよりなるプラグの上に、酸化物層を選択的に形成することが可能となる。
更に、前記ポリシリコンよりなるプラグの表面を酸化する工程は、O3水あるいはH22を含む薬液により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことが好ましい。
このようにすると、安価なO3水あるいはH22を含む薬液を用いることができるため、製造コストをさらに削減する効果がある。
また、前記ポリシリコンよりなるプラグの表面を酸化する工程は、イオン注入法により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことが好ましい。
このようにすると、イオン注入の加速エネルギーを制御することで、所定の層厚を有する酸化物層を容易に形成することができる。
また、前記ポリシリコンよりなるプラグの表面を酸化する工程は、高速熱酸化法により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことが好ましい。
このようにすると、高速熱酸化の処理温度を制御することで、所定の層厚を有する酸化物層を制御よく形成することができる。
本発明の半導体装置の製造方法において、前記酸化物層を形成する工程は、前記コンタクト孔を形成した後に、前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことが好ましい。
このようにすると、ポリシリコンよりなるプラグの上に、シリコン酸化膜等を堆積させる必要がないため、ポリシリコンよりなるプラグの上に、酸化物層を容易に形成することが可能となる。更に、コンタクト孔の底部に露出したポリシリコンよりなるプラグの上に、酸化物層を選択的に形成することが可能となる。
更に、前記ポリシリコンよりなるプラグの表面を酸化する工程は、酸素プラズマ処理により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことが好ましい。
このようにすると、マスクとして使用したレジストの除去とポリシリコンよりなるプラグの表面の酸化を同時に行うことができるため、容易にポリシリコンよりなるプラグの表面を酸化させることが可能となる。また、酸素プラズマ処理装置として既存のアッシング装置を用いることができるため、製造コストを削減できる。更に、酸素プラズマ処理における反応室内の圧力あるいはRF出力等を制御することで、所定の層厚を有する酸化物層を制御よく形成することができる。
本発明の半導体装置の製造方法において、前記コンタクト孔の内部を洗浄する工程の後における前記酸化物層の膜厚は、0.5nm以上で且つ10nm以下であることが好ましい。
このようにすると、コンタクト孔の底部においてウォーターマークが発生しにくくなり且つ前記酸化物層の除去が容易となる。特に、高融点金属により前記酸化物層を還元除去する場合において、シリコン酸化膜の残りが発生しなくなる。
本発明の半導体装置の製造方法において、前記導電性金属よりなるプラグを形成する工程は、前記コンタクト孔の内部を導電性金属で埋め込む前に、前記コンタクト孔の内部に高融点金属を含有する密着層を形成する工程を含むことが好ましい。
このようにすると、密着層に含まれる高融点金属とポリシリコンよりなるプラグとが反応し、低抵抗なシリサイドが形成されるため、ポリシリコンよりなるプラグと導電性金属との間のコンタクト抵抗を低減できる。
更に、前記酸化物層を除去した後に、前記コンタクト孔の内部を導電性金属で埋め込むことにより前記導電性金属よりなるプラグを形成する工程は、前記高融点金属により前記酸化物層を還元除去する工程を含むことが好ましい。
このようにすると、ポリシリコンよりなるプラグの上に形成された酸化物層を容易に除去することが可能となる。
本発明の半導体装置の製造方法において、前記酸化物層を除去した後に、前記コンタクト孔の内部を導電性金属で埋め込む工程は、Arガスを用いたスパッタ法により前記シリコン酸化膜を除去する工程を含むことが好ましい。
このようにすると、ポリシリコンよりなるプラグの上に形成された酸化物層を確実に除去することが可能となる。
本発明の半導体装置の製造方法によれば、コンタクト孔洗浄時における純水残りを防止することができるため、コンタクト孔底部におけるウォーターマークの発生を低減でき、ポリシリコンよりなるプラグとWプラグ等の導電性金属よりなるプラグとの間のコンタクト抵抗のばらつきを低減することが可能となる。
以下、本発明に係る各実施形態について、図面を参照しながら説明する。
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置の製造方法について図1〜図4を参照しながら説明する。
図1(a)〜(g)は、本実施形態に係る半導体装置の製造方法における要部工程断面図を示している。図1(a)はポリシリコンよりなるプラグ(ポリシリコンプラグ)形成後の状態、図1(b)はポリシリコンプラグ上に保護膜として酸化物層であるシリコン酸化膜を堆積した状態、図1(c)はポリシリコンプラグ上に第2の層間絶縁膜堆積後の状態、図1(d)はフォトリソグラフィーでコンタクト孔をレジストパターニングした状態、図1(e)はドライエッチングによって絶縁膜を開口した状態、図1(f)はコンタクト孔洗浄後の状態、図1(g)はコンタクト孔にTiを密着層としてWよりなるプラグ(Wプラグ)を形成した後の状態である。
以下、図1(a)〜(g)を参照しながら、本実施形態に係る半導体装置の製造方法について詳しく説明する。
まず、図1(a)に示すポリシリコンプラグ形成工程において、例えば、シリコンからなる半導体基板11上に、シリコン酸化膜からなる絶縁膜12を第1の層間絶縁膜として形成し、絶縁膜12中に、半導体基板11に達する開口部13aを形成し、開口部13aの内部を埋めるポリシリコンよりなるプラグ(ポリシリコンプラグ)13を形成する。なお、図示していないが、半導体基板11には、トランジスタ素子等が形成されていてもよい。
次に、図1(b)に示す保護膜形成工程において、絶縁膜12及びポリシリコンプラグ13の上に、シリコン酸化膜14を堆積する。たとえばシリコン酸化膜14をCVD法により堆積する場合は、シリコン酸化膜の堆積条件として、圧力を100Paとし、SiH4流量を100sccmとし、N2O流量を500sccmとし、温度を750℃とし、成膜時間を例えば10分とする。シリコン酸化膜14の膜厚は成膜時間で制御するため、膜厚設定値については後ほど説明する。
続いて、図1(c)に示す上層層間絶縁膜形成工程において、シリコン酸化膜14の上に、シリコン窒化膜からなる絶縁膜15(膜厚は約30nm)をコンタクトドライエッチングのストッパー膜として堆積した後、シリコン酸化膜からなる絶縁膜16を第2の層間絶縁膜として堆積する。
次に図1(d)に示すレジストパターニング工程において、開口部17a(直径は約160nm)を有するレジストパターン17を形成する。
次に、図1(e)に示すコンタクト孔形成工程において、プラズマドライエッチング法により、絶縁膜16および絶縁膜15に対してレジストパターン17をマスクとするエッチングを行って、絶縁膜16および絶縁膜15にポリシリコンプラグ13上のシリコン酸化膜14を露出するように開口部17bを形成する。
次に、図1(f)に示すコンタクト孔洗浄工程において、前記フォトリソグラフィー工程で用いたレジスト17などの有機物残渣や前記ドライエッチング工程で形成した開口部17bの有機物残渣(図示せず)を除去するため、半導体基板11の洗浄を行う。
この際の洗浄フローを図2に示す。まず有機物を除去するため、薬液にSPM(H2SO4+H22)を用いた洗浄(S101)を行った後、薬液を除去するために純水リンス(S102)を行う。次に、前記コンタクト孔形成工程で付着したパーティクルなどを除去するため、HFを用いた洗浄(S103)を行った後、純水リンス(S104)を行い、乾燥工程(S105)でIPA蒸気乾燥などを用いて半導体基板11を乾燥させる。
ここで図3にコンタクト孔洗浄後(図1(f))のシリコン酸化膜14の残膜厚と基板11の全体におけるウォーターマーク数の関係を示す。図3よりシリコン酸化膜14の残膜厚が増加するとウォーターマークの数は減少し、0.5nm以上でより顕著に低減する。これはコンタクト孔開口部17bの最表面が親水性であるシリコン酸化膜であるため、純水リンス工程(S104)および乾燥工程(S105)にてコンタクト孔開口部17bにおける純水残りが低減するからである。
次に、図1(g)に示すWプラグ形成工程において、形成したコンタクト孔17bの底面および壁面を含めて高融点金属であるTiを主成分とする密着層18と、Wよりなるプラグ(Wプラグ)19を形成する。ここで、Tiの還元効果によりシリコン酸化膜14が除去できる。
ここで、図4(a)にWプラグ形成時(図1(g))のシリコン酸化膜14の残膜厚と、コンタクト抵抗の関係を示す。また、図4(b)にWプラグ形成時(図1(g))のシリコン酸化膜14の残膜厚と、コンタクト抵抗のばらつきの関係を示す。図4(a)のコンタクト抵抗は、4探針法(Kelvin測定など)で、基板面内で40〜50点ほどのコンタクトについて、1コンタクトあたりの抵抗値を測定し、その平均値を計算することにより求めている。また、図4(b)のコンタクト抵抗ばらつきは、基板面内で40〜50点ほどコンタクト抵抗を測定し、そのばらつき(3σ)を算出することにより求めている。図4(a)に示すように、シリコン酸化膜14の残膜厚が増加し、10nm以上となると、コンタクト抵抗は急激に増加している。また、図4(b)に示すように、残膜厚が10nm以上になるとコンタクト抵抗ばらつきが急激に増加している。これは10nm以下の薄い酸化膜であれば、Tiの還元効果によって容易に除去されるが、10nm以上では除去されずに残留するためである。なお、酸化膜14の残膜厚が0.5nm以下の領域では、ウォーターマークが生成するため抵抗ばらつきが発生している。
ここでシリコン酸化膜14の堆積膜厚について説明する。図3のシリコン酸化膜14の残膜厚とウォーターマーク数の関係から、コンタクト孔洗浄後(図1(f))のシリコン酸化膜14の残膜厚は0.5nm以上必要であり、前記図4の酸化膜14の残膜厚とコンタクト抵抗ばらつきの関係から、Wプラグ形成時(図1(g))の酸化膜14の残膜厚は10nm以下であることが必要となる。また、図1(c)の絶縁膜15のドライエッチング工程や図1(f)のコンタクト孔洗浄工程においても、シリコン酸化膜14は若干量エッチングされるため、これらの工程における酸化膜14のエッチング量も考慮する必要がある。従って、シリコン酸化膜14の堆積膜厚は以下の式(1)の範囲とする必要がある。
TDE+Twet+0.5≦Tox≦TDE+Twet+10 (1)
Tox(nm):シリコン酸化膜14の堆積量
TDE(nm):ドライエッチング工程(図1(e))における酸化膜14のエッチング量
Twet(nm):コンタクト孔洗浄工程(図1(f))における酸化膜14のエッチング量
例えば、ドライエッチング工程(図1(e))における酸化膜14のエッチング量TDEを3nmとし、コンタクト孔洗浄工程(図1(f))における酸化膜14のエッチング量Twetを0.5nmとすると、シリコン酸化膜14の堆積量Toxを、4nm≦Tox≦13.5nmの範囲とする必要がある。
このように、本実施形態によると、コンタクト孔開口部17b(コンタクト孔)の内部を洗浄する工程(図1(f))において、ポリシリコンプラグ13の上に、親水性を示すシリコン酸化膜14が形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔開口部17bの底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部をタングステン(導電性金属)で埋め込む工程(図1(g))において、ポリシリコンと密着層のTiとのシリサイド反応が阻害されないため、ポリシリコンプラグ13とWプラグ19(導電性金属よりなるプラグ)との間のコンタクト抵抗のばらつきを低減することができる。
更に、シリコン酸化膜14を堆積させることにより形成しているため、ポリシリコンプラグ13の上に、所望の膜厚を有するシリコン酸化膜14を確実に形成することが可能となる。
なお、シリコン酸化膜14の代わりに、タンタル酸化膜(TaO)やアルミ酸化膜(Al23)等の酸化膜を用いてもよい。これらの酸化膜は、Tiによる還元作用により、導電性のTaやAlとなるため、コンタクト抵抗を上昇させることが無い。
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置の製造方法について図5及び図6を参照しながら説明する。
図5(a)〜(g)は、本実施形態に係る半導体装置の製造方法における要部工程断面図を示している。図5(a)はポリシリコンプラグ形成後の状態、図5(b)はポリシリコンプラグ上を表面処理して酸化した状態、図5(c)はポリシリコンプラグ上に第2の層間絶縁膜堆積後の状態、図5(d)はフォトリソグラフィーでコンタクト孔をレジストパターニングした状態、図5(e)はドライエッチングによって絶縁膜を開口した状態、図5(f)はコンタクト孔洗浄後の状態、図5(g)は上層にTiを密着層としてWプラグを形成した後の状態である。
まず、図5(a)に示すポリシリコンプラグ形成工程において、例えば、シリコンからなる半導体基板51上に、シリコン酸化膜からなる絶縁膜52を第1の層間絶縁膜として形成し、絶縁膜52中に、半導体基板51に達する開口部53aを形成し、開口部53aの内部を埋めるポリシリコンプラグ53を形成する。なお、図示していないが、半導体基板51には、トランジスタ素子等が形成されていてもよい。
次に、図5(b)に示すポリシリコンプラグの表面処理工程において、オゾン水(O3水)を用いてポリシリコンプラグ53上を薬液酸化することにより、ポリシリコンプラグ53上に酸化物層54を形成する。例えばO3水処理条件として、O3水濃度を2.5ppmとし、O3水流量を20l/minとし、温度を40℃とし、処理時間を10minとする。ここで図6にO3水温度と形成された酸化物層54の層厚の関係を示す。図6から、酸化物層54の層厚のO3水温度依存性は、極大値を有することが判る。極大値を与えるO3水温度よりも低温域における層厚の減少は、反応エネルギーの不足により、O3がポリシリコン内部へ拡散せず反応が十分に進行しないことにより生じる。また高温域における層厚の減少は、O3が分解してO3濃度が低下し、O3の供給が不十分となることにより生じる。
なお、オゾン水(O3水)を用いて形成された酸化物層54はシリコン酸化物よりなる層であることから、酸化物層54の層厚とウォーターマーク数あるいはコンタクト抵抗ばらつきとの関係については、図3あるいは図4と同様である。従って、酸化物層54の層厚を、第1の実施形態と同様に関係式(1)のToxの範囲に設定する必要がある。
例えば、ドライエッチング工程(図5(e))における酸化物層54のエッチング量TDEを1nmとし、コンタクト孔洗浄工程(図5(f))時の酸化物層54のエッチング量Twetを0.2nmとすると、第1の実施形態と同様に関係式(1)から計算して、オゾン水(O3水)を用いて形成された酸化物層54の層厚Toxを、1.7nm≦Tox≦11.2nmの範囲とする必要がある。この層厚Toxの範囲を実現するためには、図6のオゾン水温度と酸化物層54の層厚との関係から、オゾン水温度を20℃〜70℃の範囲で制御する必要があることが判る。
続いて、図5(c)に示す上層層間絶縁膜形成工程において、シリコン窒化膜からなる絶縁膜55(膜厚は約30nm)をコンタクトドライエッチングのストッパー膜として堆積した後、シリコン酸化膜からなる絶縁膜56を第2の層間絶縁膜として堆積する。
次に図5(d)に示すレジストパターニング工程において、開口部57a(直径は約160nm)を有するレジストパターン57を形成する。
次に、図5(e)に示すコンタクト孔形成工程において、プラズマドライエッチング法により、絶縁膜56および絶縁膜55に対してレジストパターン57をマスクとするエッチングを行って、絶縁膜56および絶縁膜55にポリシリコンプラグ53上の酸化物層54を露出するように開口部57bを形成する。
次に、図5(f)に示すコンタクト孔洗浄工程において、前記フォトリソグラフィー工程で用いたレジスト57などの有機物残渣や前記ドライエッチング工程で形成した開口部57bの有機物残渣(図示せず)を除去するため、半導体基板51の洗浄を行う。洗浄方法は第1の実施形態の図1(f)を用いて説明した方法と同様である。
この際、ポリシリコンプラグ53の最表面に、図5(b)のポリシリコンプラグ表面処理工程で形成した酸化物層54が残存するようにしている。残存している酸化物層54は親水性であるため、第1の実施形態と同様に、コンタクト孔洗浄後のコンタクト孔開口部57bの底部におけるウォーターマークの生成を抑制することができる。
次に、図5(g)に示すWプラグ形成工程において、形成したコンタクト孔57bの底面および壁面を含めて高融点金属であるTiを主成分とする密着層58と、Wよりなるプラグ(Wプラグ)59を形成する。ここで、Tiの還元効果により酸化物層54が除去できる。
このように、本実施形態によると、コンタクト孔開口部57b(コンタクト孔)の内部を洗浄する工程(図5(f))において、ポリシリコンプラグ53の上に、親水性を示す酸化物層54が形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔開口部57bの底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部をタングステン(導電性金属)で埋め込む工程(図5(g))において、ポリシリコンと密着層のTiとのシリサイド反応が阻害されないため、ポリシリコンプラグ53とWプラグ59(導電性金属よりなるプラグ)との間のコンタクト抵抗のばらつきを低減することができる。
更に、酸化物層を形成するために、ポリシリコンプラグ53の上に、シリコン酸化膜を堆積させる必要がないため、ポリシリコンプラグ53の上に、酸化物層54を容易に形成することが可能となる。更に、コンタクト孔開口部57bの底部に露出したポリシリコンプラグ53の上に、酸化物層54を選択的に形成することが可能となる。また、安価なO3水を用いるため、製造コストをさらに削減する効果がある。
また本実施形態では、ポリシリコンプラグ53上の酸化物層54を、O3水で薬液処理することにより形成したが、過酸化水素水(H22)を用いても同様の効果を得ることができる。
<第1の変形例>
以下、本発明の第2の実施形態の第1の変形例に係る半導体装置の製造方法について図5及び図7を参照しながら説明する。
以下、本変形例に係る半導体装置の製造方法について、前述の第2の実施形態に係る半導体装置の製造方法と異なる点について、詳しく説明する。なお、本変形例に係る半導体装置の製造方法の工程断面図は第2の実施形態に係る半導体装置の製造方法の工程断面図を用いて説明する。
本変形例に係る半導体装置の製造方法について、前述の第2の実施形態に係る半導体装置の製造方法と異なる点は、図5(b)に示すポリシリコンプラグの表面処理工程である。
本変形例では、図5(b)に示すポリシリコンプラグの表面処理工程において、イオン注入法を用いて酸化物層54aを形成する。例えば、イオン注入条件として、加速エネルギーを5KeVとし、ドーズ量を1E16/cmとし、tilt角/twist角を7°/0°とする。
ここで、図7に加速エネルギーと形成される酸化物層54aの層厚の関係を示す。酸化物層54aの層厚は、加速エネルギーの増加とともに増加する傾向をもつため、加速エネルギーを制御することで、所定の層厚を有する酸化物層54aを容易に形成することができる。
なお、イオン注入法により形成された酸化物層54aはシリコン酸化物よりなる層であることから、酸化物層54aの層厚とウォーターマーク数あるいはコンタクト抵抗ばらつきとの関係については、図3あるいは図4と同様である。従って、酸化物層54aの層厚を、第1の実施形態と同様に関係式(1)のToxの範囲に設定する必要がある。
例えば、ドライエッチング工程(図5(e))における酸化物層54aのエッチング量TDEを3nmとし、コンタクト孔洗浄工程(図5(f))時の酸化物層54aのエッチング量Twetを0.5nmとすると、第1の実施形態と同様に関係式(1)から計算して、イオン注入法により形成された酸化物層54aの層厚Toxを、4nm≦Tox≦13.5nmの範囲とする必要がある。この層厚Toxの範囲を実現するためには、図7の加速エネルギーと酸化物層54aの層厚との関係から、加速エネルギーを0.1〜40KeVの範囲で制御する必要があることが判る。特に、15〜20KeV以下で制御すればよい。
このように、本変形例によると、コンタクト孔開口部57b(コンタクト孔)の内部を洗浄する工程(図5(f))において、ポリシリコンプラグ53の上に、親水性を示す酸化物層54aが形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔開口部57bの底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部をタングステン(導電性金属)で埋め込む工程(図5(g))において、ポリシリコンと密着層のTiとのシリサイド反応が阻害されないため、ポリシリコンプラグ53とWプラグ59(導電性金属よりなるプラグ)との間のコンタクト抵抗のばらつきを低減することができる。
更に、酸化物層を形成するために、ポリシリコンプラグ53の上に、シリコン酸化膜を堆積させる必要がないため、ポリシリコンプラグ53の上に、酸化物層54aを容易に形成することが可能となる。更に、コンタクト孔開口部57bの底部に露出したポリシリコンプラグ53の上に、酸化物層54aを選択的に形成することが可能となる。また、イオン注入の加速エネルギーを制御することで、所定の層厚を有する酸化物層54aを容易に形成することができる。
<第2の変形例>
以下、本発明の第2の実施形態の第2の変形例に係る半導体装置の製造方法について図5及び図8を参照しながら説明する。
以下、本変形例に係る半導体装置の製造方法について、前述の第2の実施形態に係る半導体装置の製造方法と異なる点について、詳しく説明する。なお、本変形例に係る半導体装置の製造方法の工程断面図は第2の実施形態に係る半導体装置の製造方法の工程断面図を用いて説明する。
本変形例に係る半導体装置の製造方法について、前述の第2の実施形態に係る半導体装置の製造方法と異なる点は、図5(b)に示すポリシリコンプラグの表面処理工程である。
本変形例では、図5(b)に示すポリシリコンプラグの表面処理工程において、高速熱酸化法を用いて酸化物層54bを形成する。例えば高速熱酸化条件として、酸素流量を5l/minとし、圧力を100KPaとし、温度を1000℃とし、処理時間を120secとする。
ここで、図8に高速熱酸化の処理温度と形成される酸化物層54bの層厚の関係を示す。酸化物層54bの層厚は、高速熱酸化の処理温度の増加とともに増加する傾向をもつため、処理温度を制御することで、所定の層厚を形成することができる。
なお、高速熱酸化法により形成された酸化物層54bはシリコン酸化物よりなる層であることから、酸化物層54bの層厚とウォーターマーク数あるいはコンタクト抵抗ばらつきとの関係については、図3あるいは図4と同様である。従って、酸化物層54bの層厚を、第1の実施形態と同様に関係式(1)のToxの範囲に設定する必要がある。
例えば、ドライエッチング工程(図5(e))における酸化物層54bのエッチング量TDEを3nmとし、コンタクト孔洗浄工程(図5(f))時の酸化物層54bのエッチング量Twetを0.5nmとすると、第1の実施形態と同様に関係式(1)から計算して、イオン注入法により形成された酸化物層54bの層厚Toxを、4nm≦Tox≦13.5nmの範囲とする必要がある。この層厚Toxの範囲を実現するためには、図8の処理温度と酸化物層54bの層厚との関係から、高速熱酸化の処理温度を800℃〜1200℃の範囲で制御する必要があることが判る。
このように、本変形例によると、コンタクト孔開口部57b(コンタクト孔)の内部を洗浄する工程(図5(f))において、ポリシリコンプラグ53の上に、親水性を示す酸化物層54bが形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔開口部57bの底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部をタングステン(導電性金属)で埋め込む工程(図5(g))において、ポリシリコンと密着層のTiとのシリサイド反応が阻害されないため、ポリシリコンプラグ53とWプラグ59(導電性金属よりなるプラグ)との間のコンタクト抵抗のばらつきを低減することができる。
更に、酸化物層を形成するために、ポリシリコンプラグ53の上に、シリコン酸化膜を堆積させる必要がないため、ポリシリコンプラグ53の上に、酸化物層54bを容易に形成することが可能となる。更に、コンタクト孔開口部57bの底部に露出したポリシリコンプラグ53の上に、酸化物層54bを選択的に形成することが可能となる。また、高速熱酸化の処理温度を制御することで、所定の層厚を有する酸化物層54bを、第1の実施形態と比較して、より制御よく形成することができる。
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置の製造方法について図9及び図10を参照しながら説明する。
図9(a)〜(g)は、本実施形態に係る半導体装置の製造方法における要部工程断面図を示している。図9(a)はポリシリコンプラグ形成後の状態、図9(b)はポリシリコンプラグ上に第2の層間絶縁膜堆積後の状態、図9(c)はフォトリソグラフィーでコンタクト孔をレジストパターニングした状態、図9(d)はドライエッチングによって絶縁膜を開口した状態、図9(e)は酸素プラズマ処理によって開口部の底部に露出したポリシリコンプラグを酸化した状態、図9(f)はコンタクト孔洗浄後の状態、図9(g)はコンタクト孔にTiを密着層としてWプラグを形成した後の状態である。
以下、図9(a)〜(g)を参照しながら、本実施形態に係る半導体装置の製造方法について詳しく説明する。
まず、図9(a)に示すポリシリコンプラグ形成工程において、例えば、シリコンからなる半導体基板91上に、シリコン酸化膜からなる絶縁膜92を第1の層間絶縁膜として形成し、絶縁膜92中に、半導体基板91に達する開口部93aを形成し、開口部93aの内部を埋めるポリシリコンプラグ93を形成する。なお、図示していないが、半導体基板91には、トランジスタ素子等が形成されていてもよい。
次に、図9(b)に示す上層層間絶縁膜形成工程において、絶縁膜92及びポリシリコンプラグ93の上に、シリコン窒化膜からなる絶縁膜95(膜厚は約30nm)をコンタクトドライエッチングのストッパー膜として堆積した後、シリコン酸化膜からなる絶縁膜96を第2の層間絶縁膜として堆積する。
次に図9(c)に示すレジストパターニング工程において、開口部97a(直径は約160nm)を有するレジストパターン97を形成する。
次に、図9(d)に示すコンタクト孔形成工程において、プラズマドライエッチング法により、絶縁膜96および絶縁膜95に対してレジストパターン97をマスクとするエッチングを行って、絶縁膜96および絶縁膜95にポリシリコンプラグ93を露出するように開口部97bを形成する。
次に、図9(e)に示す酸素プラズマ処理工程において、レジストパターン97の除去を行い、且つ、ポリシリコンプラグ93の表面を酸化することによりポリシリコンプラグ93の上に酸化物層94を形成する。この際、酸素プラズマ処理条件としては、たとえばマイクロ波プラズマ装置を用いて反応室内の圧力を70Paとし、温度を250℃とし、酸素流量を1000sccmとし、マイクロ波出力を1000Wとし、処理時間を60secとする。図10に反応室内の圧力と形成された酸化物層94の層厚の関係を示す。酸化物層94の層厚は、反応室内の圧力の低下とともに増加する傾向をもつため、反応室内の圧力を制御することで、所定の層厚を有する酸化物層94を形成することができる。
なお、酸化物層94はシリコン酸化物よりなる層であることから、酸化物層94の層厚とウォーターマーク数あるいはコンタクト抵抗ばらつきとの関係については、図3あるいは図4と同様である。従って、酸化物層94の層厚を、下記の関係式(2)の範囲に設定する必要がある。
Twet+0.5≦Tox≦Twet+10 (2)
Tox(nm): 酸化物層94の層厚
Twet(nm):コンタクト孔洗浄工程(図9(f)))における酸化物層94のエッチング量
たとえばコンタクト孔洗浄工程時の酸化物層94のエッチング量Twetを0.5nmとすると、酸素プラズマ処理において形成される酸化物層94の層厚Toxを、1nm≦Tox≦10.5nmの範囲にする必要がある。この層厚Toxの範囲を実現するためには、図10の反応室内の圧力と酸化物層94の膜厚との関係から、反応室内の圧力を1Pa〜200Paの範囲で制御する必要があることが判る。
次に、図9(f)に示すコンタクト孔洗浄工程において、前記ドライエッチング工程で形成した開口部97bの有機物残渣(図示せず)を除去するために、半導体基板91の洗浄を行う。洗浄方法は第1の実施形態の図1(f)を用いて説明した方法と同様である。
この際、ポリシリコンプラグ93の最表面に、図9(e)の酸素プラズマ処理工程で形成した酸化物層94が残存するようにしている。残存している酸化物層94は親水性であるため、第1の実施形態と同様に、コンタクト孔洗浄後のコンタクト孔開口部97bの底部におけるウォーターマークの生成を抑制することができる。
次に、図9(g)に示すWプラグ形成工程において、形成したコンタクト孔97bの底面および壁面を含めて高融点金属であるTiを主成分とする密着層98と、Wよりなるプラグ(Wプラグ)99を形成する。ここで、Tiの還元効果により酸化物層94が除去できる。
このように、本実施形態によると、コンタクト孔開口部97b(コンタクト孔)の内部を洗浄する工程(図9(f))において、ポリシリコンプラグ93の上に、親水性を示す酸化物層94が形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔開口部97bの底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部をタングステン(導電性金属)で埋め込む工程(図9(g))において、ポリシリコンと密着層のTiとのシリサイド反応が阻害されないため、ポリシリコンプラグ93とWプラグ99(導電性金属よりなるプラグ)との間のコンタクト抵抗のばらつきを低減することができる。
更に、マスクとして使用したレジスト97の除去とポリシリコンプラグ93の表面の酸化を同時に行うことができるため、容易にポリシリコンプラグ93の表面を酸化させて、酸化物層94を形成することが可能となる。また、酸素プラズマ処理装置として既存のアッシング装置を用いることができるため、製造コストを削減できる。更に、酸素プラズマ処理における反応室内の圧力を制御することで、所定の層厚を有する酸化物層94を制御よく形成することができる。
また実施形態では、酸素プラズマ処理装置としてマイクロ波プラズマ型の装置を用いたが、バイアス印加型の装置を用いれば、酸素イオンの引き込み効率が上昇するため、さらに制御性よく酸化物層94を形成することができる。
<一変形例>
以下、本発明の第3の実施形態の一変形例に係る半導体装置の製造方法について図9及び図11を参照しながら説明する。
以下、本変形例に係る半導体装置の製造方法について、前述の第3の実施形態に係る半導体装置の製造方法と異なる点について、詳しく説明する。なお、本変形例に係る半導体装置の製造方法の工程断面図は第3の実施形態に係る半導体装置の製造方法の工程断面図を用いて説明する。
本変形例に係る半導体装置の製造方法について、前述の第3の実施形態に係る半導体装置の製造方法と異なる点は、図9(d)及び(e)に示すコンタクト孔形成工程及び酸素プラズマ処理工程である。
本変形例では、図9(d)に示すコンタクト孔形成工程において、プラズマドライエッチング法により、絶縁膜96および絶縁膜95に対してレジストパターン97をマスクとするエッチングを行って、絶縁膜96および絶縁膜95にポリシリコンプラグ93上を露出する開口部97bを形成する。この際、絶縁膜96および絶縁膜95のエッチングは、例えば2周波並行平板型のRFプラズマエッチング装置を用いて行う。本変形例で用いる、2周波並行平板型のRFプラズマエッチング装置110の構成概念図を図11(a)に示す。反応室111内の下部電極を兼ねる支持台112の上に基板91が載置され、支持台112には、コンデンサ113を介してBottom-RF電源114が接続されており、上部電極115にはプラズマソースRF電源116が接続されている。プラズマソースRF電源116からの出力によって基板91の上部にプラズマシース117が形成され、Bottom-RF電源114からの出力によって、プラズマが基板91に引き寄せられる。絶縁膜96をエッチングする条件として、C58流量を20sccmとし、O2流量を20sccmとし、プラズマソースRF出力を2000Wとし、Bottom-RF出力を2000Wとし、圧力を5Paとし、基板温度を20℃とする。次に絶縁膜95をエッチングする条件として、例えばCF4を50sccmとし、RF出力を100Wとし、圧力を30Paとし、基板温度を20℃とする。絶縁膜95をエッチングした後、図9(e)に示すO2プラズマ処理工程で酸化物層94aを形成するため、同一チャンバー内でO2プラズマ処理を行う。O2プラズマ処理条件としては、例えばO2流量を200sccmとし、プラズマソースRF出力を2000Wとし、Bottom-RF出力を100Wとし、圧力を5Paとし、基板温度を20℃とする。なお、この際に、マスクとして用いたレジスト97も同時に除去される。
図11にO2プラズマ処理時のBottom-RF出力と形成される酸化物層94aの層厚を示す。酸化物層94aの層厚はBottom-RF出力の増加とともに増加する傾向をもつため、基板温度を制御することで、所定の層厚を有する酸化物層94aを容易に形成することができる。なお、酸化物層94aはシリコン酸化物よりなる層であることから、酸化物層94aの層厚とウォーターマーク数あるいはコンタクト抵抗ばらつきとの関係については、図3あるいは図4と同様である。従って、酸化物層94aの層厚を、第3の実施形態と同様に上記の関係式(2)の範囲に設定する必要がある。
たとえばコンタクト孔洗浄工程時の酸化物層94aのエッチング量Twetを0.5nmとすると、酸素プラズマ処理において形成される酸化物層94aの層厚Toxを、1nm≦Tox≦10.5nmの範囲にする必要がある。この層厚Toxの範囲を実現するためには、図11のBottom-RF出力と酸化物層94aの層厚との関係から、Bottom-RF出力を0W〜200Wの範囲で制御する必要があることが判る。なお、Bottom-RF出力が0Wであっても、プラズマシースで酸素イオンが加速されてシリコン基板に到達するため、酸化物層94aが形成できる。
このように、本変形例によると、コンタクト孔開口部97b(コンタクト孔)の内部を洗浄する工程(図9(f))において、ポリシリコンプラグ93の上に、親水性を示す酸化物層94aが形成されているため、コンタクト孔洗浄時における純水残りを防止でき、コンタクト孔開口部97bの底部においてウォーターマークが発生しにくくなる、その結果、コンタクト孔の内部をタングステン(導電性金属)で埋め込む工程(図9(g))において、ポリシリコンと密着層のTiとのシリサイド反応が阻害されないため、ポリシリコンプラグ93とWプラグ99(導電性金属よりなるプラグ)との間のコンタクト抵抗のばらつきを低減することができる。
更に、マスクとして使用したレジスト97の除去とポリシリコンプラグ93の表面の酸化を同時に行うことができるため、容易にポリシリコンプラグ93の表面を酸化させて、酸化物層94aを形成することが可能となる。また、酸素プラズマ処理装置として、コンタクト孔形成工程に用いるエッチング装置を用いることができるため、工程数を削減でき、製造コストを削減できる。更に、酸素プラズマ処理におけるRF出力を制御することで、所定の層厚を有する酸化物層94aを制御よく形成することができる。
なお、第2及び第3の実施形態(変形例を含む)において、酸化物層54、54a、54b、94、94aをシリコン酸化物層としたが、他の酸化物層であってもよい。例えば、タンタル酸化物(TaO)層やアルミ酸化物(Al23)層であってもよい。
また、第1〜第3の実施形態(変形例を含む)において、密着層18、58、98としてTiを主成分とするものを用いたが、Ti以外の高融点金属を主成分とするものを用いてもよい。また、密着層18、58、98を形成せずに、Wプラグ19、59、99を形成してもよい。また、Wプラグ19、59、99の代わりに、他の導電性金属からなるプラグを形成してもよい。
また、第1〜第3の実施形態(変形例を含む)において、Tiの還元効果によりシリコン酸化膜14あるいは酸化物層54、54a、54b、94、94aを除去したが、密着層形成前において、Arスパッタでも同様に除去することができる。
また、第1〜第3の実施形態(変形例を含む)において、第1の層間絶縁膜としての絶縁膜12としてシリコン酸化膜を用いたが、シリコン酸化膜としては、SiO2、BPSG(boro-phospho-silicate glass)、PSG(phospho-silicate glass)あるいはFSG(fluorine-doped silicate glass)等を用いればよい。また、シリコン酸化膜に代えて、シリコン窒化膜、SiON(シリコン酸窒化膜)、SiOC(炭素含有シリコン酸化膜)あるいはSiC(シリコン炭化膜)等を用いてもよい。
また、第1〜第3の実施形態(変形例を含む)において、ストッパー膜としての絶縁膜15としてシリコン窒化膜を用いたが、SiOCあるいはSiON等を用いてもよい。また、ストッパー膜が無くとも、コンタクトエッチングにおけるプラグへの物理的ダメージおよびシリコン基板への電気的ダメージを低減できる場合は、必ずしもストッパー膜としての絶縁膜15を形成する必要はない。
以上説明したように、本発明はポリシリコンプラグ上のWプラグを形成する方法として有効である。
(a)〜(g)は本発明の第1の実施形態にかかる半導体装置の製造方法における要部工程断面図 本発明の第1〜第3の実施形態(変形例を含む)にかかる半導体装置の製造方法における、ポリシリコンプラグ上のコンタクト孔の洗浄方法を示すフローチャート 本発明の第1の実施形態にかかる半導体装置の製造方法における、シリコン酸化膜の膜厚とウォーターマークの関係を示した図 本発明の第1の実施形態にかかる半導体装置の製造方法における、シリコン酸化膜の膜厚とコンタクト抵抗のばらつきの関係を示した図 (a)〜(g)は本発明の第2の実施形態(変形例を含む)にかかる半導体装置の製造方法における要部工程断面図 本発明の第2の実施形態にかかる半導体装置の製造方法における、O3水温度と形成される酸化物層の層厚との関係を示した図 本発明の第2の実施形態の第1の変形例にかかる半導体装置の製造方法における、加速エネルギーと形成される酸化物層の層厚との関係を示した図 本発明の第2の実施形態の第2の変形例にかかる半導体装置の製造方法における、熱処理温度と形成される酸化物層の層厚との関係を示した図 (a)〜(g)は本発明の第3の実施形態(変形例を含む)にかかる半導体装置の製造方法における要部工程断面図 本発明の第3の実施形態にかかる半導体装置の製造方法における、反応室内の圧力と形成される酸化物層の層厚との関係を示した図 (a)は、本発明の第3の実施形態の一変形例に用いる、2周波並行平板型のRFプラズマエッチング装置の構成概念図、(b)は、本発明の第3の実施形態の一変形例にかかる半導体装置の製造方法における、RF出力と形成される酸化物層の層厚との関係を示した図 (a)〜(f)は従来法におけるコンタクト形成の各工程を示す断面図 従来法におけるポリシリコンプラグ上のコンタクト孔の洗浄方法を示すフローチャート
符号の説明
11 半導体基板
12 絶縁膜
13 ポリシリコンプラグ
13a 開口部
14 シリコン酸化膜
15 絶縁膜
16 絶縁膜
17 レジストパターン
17a 開口部
17b 開口部
18 密着層
19 Wプラグ
51 半導体基板
52 絶縁膜
53 ポリシリコンプラグ
53a 開口部
54、54a、54b 酸化物層
55 絶縁膜
56 絶縁膜
57 レジストパターン
57a 開口部
57b 開口部
58 密着層
59 Wプラグ
91 半導体基板
92 絶縁膜
93 ポリシリコンプラグ
93a 開口部
94、94a 酸化物層
95 絶縁膜
96 絶縁膜
97 レジストパターン
97a 開口部
97b 開口部
98 密着層
99 Wプラグ
121 半導体基板
122 絶縁膜
123 ポリシリコンプラグ
123a 開口部
124 絶縁膜
125 絶縁膜
126 レジストパターン
126a 開口部
126b 開口部
127 ウォーターマーク
128 密着層
129 Wプラグ

Claims (12)

  1. 半導体基板上の第1の絶縁膜中にポリシリコンよりなるプラグを形成する工程と、
    前記ポリシリコンよりなるプラグの上に、酸化物層を形成する工程と、
    前記ポリシリコンよりなるプラグと前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜の上に、所定の形状にパターニングされたレジストを形成する工程と、前記パターニングされたレジストをマスクとして前記第2の絶縁膜の中に、コンタクト孔を設ける工程と、
    前記酸化物層を、前記ポリシリコンよりなるプラグの上に残した状態で、前記コンタクト孔の内部を洗浄する工程と、
    前記コンタクト孔の内部を洗浄した後、前記コンタクト孔の内部にTiを主成分とする密着層を形成し、さらに導電性金属埋め込むことにより前記導電性金属よりなるプラグを形成するとともに、前記Tiの還元効果により前記酸化物層を除去する工程とを有することを特徴とする半導体装置の製造方法。
  2. 半導体基板上の第1の絶縁膜中にポリシリコンよりなるプラグを形成する工程と、
    前記ポリシリコンよりなるプラグの上に、酸化物層を形成する工程と、
    前記ポリシリコンよりなるプラグと前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜の上に、所定の形状にパターニングされたレジストを形成する工程と、前記パターニングされたレジストをマスクとして前記第2の絶縁膜の中に、コンタクト孔を設ける工程と、
    前記酸化物層を、前記ポリシリコンよりなるプラグの上に残した状態で、前記コンタクト孔の内部を洗浄する工程と、
    前記コンタクト孔の内部を洗浄した後、Arスパッタで前記酸化物層を除去する工程と、前記酸化物層を除去した後、前記コンタクト孔の内部を導電性金属で埋め込むことにより前記導電性金属よりなるプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記酸化物層を形成する工程は、前記ポリシリコンよりなるプラグを形成した後に、前記ポリシリコンよりなるプラグの上に、酸化膜を堆積する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記酸化物層を形成する工程は、前記ポリシリコンよりなるプラグを形成した後に、前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  5. 前記酸化物層を形成する工程は、前記コンタクト孔を形成した後に、前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  6. 前記コンタクト孔の内部を洗浄する工程の後における前記酸化物層の膜厚は、0.5nm以上で且つ10nm以下であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  7. 前記導電性金属よりなるプラグを形成する工程は、前記コンタクト孔の内部を導電性金属で埋め込む前に、前記コンタクト孔の内部に高融点金属を含有する密着層を形成する工程を含むことを特徴とする請求項2に記載の半導体装置の製造方法。
  8. 前記酸化膜を堆積する工程は、CVD法により前記酸化膜を堆積する工程を含むことを特徴とする請求項に記載の半導体装置の製造方法。
  9. 前記ポリシリコンよりなるプラグの表面を酸化する工程は、O3水あるいはH22を含む薬液により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項に記載の半導体装置の製造方法。
  10. 前記ポリシリコンよりなるプラグの表面を酸化する工程は、イオン注入法により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項に記載の半導体装置の製造方法。
  11. 前記ポリシリコンよりなるプラグの表面を酸化する工程は、高速熱酸化法により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項に記載の半導体装置の製造方法。
  12. 前記ポリシリコンよりなるプラグの表面を酸化する工程は、酸素プラズマ処理により前記ポリシリコンよりなるプラグの表面を酸化する工程を含むことを特徴とする請求項に記載の半導体装置の製造方法。
JP2004229243A 2004-08-05 2004-08-05 半導体装置の製造方法 Expired - Fee Related JP3953058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004229243A JP3953058B2 (ja) 2004-08-05 2004-08-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004229243A JP3953058B2 (ja) 2004-08-05 2004-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006049615A JP2006049615A (ja) 2006-02-16
JP3953058B2 true JP3953058B2 (ja) 2007-08-01

Family

ID=36027821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004229243A Expired - Fee Related JP3953058B2 (ja) 2004-08-05 2004-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3953058B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170729A (ja) * 2008-01-17 2009-07-30 Spansion Llc 半導体装置の製造方法
JP2010021296A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006049615A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
JP4282616B2 (ja) 半導体装置の製造方法
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JP2005340808A (ja) 半導体装置のバリア構造
JP4567587B2 (ja) 半導体装置の製造方法
JP3783488B2 (ja) 半導体装置の製造方法
JP2002353443A (ja) 半導体装置の製造方法
JP2006352077A (ja) 半導体構造物の処理方法及び半導体キャパシタの製造方法
JP2007324490A (ja) 半導体装置の製造方法
JP2006135261A (ja) キャパシタの製造方法
JP2008544524A (ja) 半導体素子における銅の層剥離の回避
TWI289903B (en) Method for fabricating capacitor of semiconductor memory device using amorphous carbon
KR100869236B1 (ko) 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JP3953058B2 (ja) 半導体装置の製造方法
JP2005354057A (ja) キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法
US6387774B1 (en) Methods for forming patterned layers including notched etching masks
KR100666380B1 (ko) 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.
JP2006148052A (ja) 半導体素子の格納電極形成方法
US8076235B2 (en) Semiconductor device and fabrication method thereof
KR101090470B1 (ko) 실린더형 커패시터 형성 방법
JP2004207327A (ja) 半導体装置およびその製造方法
KR100576085B1 (ko) 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법
JP3629179B2 (ja) 半導体装置の製造方法
JPH06267907A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees