JP2010021296A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010021296A
JP2010021296A JP2008179656A JP2008179656A JP2010021296A JP 2010021296 A JP2010021296 A JP 2010021296A JP 2008179656 A JP2008179656 A JP 2008179656A JP 2008179656 A JP2008179656 A JP 2008179656A JP 2010021296 A JP2010021296 A JP 2010021296A
Authority
JP
Japan
Prior art keywords
film
contact hole
forming
contact
sioc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008179656A
Other languages
English (en)
Inventor
Hideaki Okamura
秀亮 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008179656A priority Critical patent/JP2010021296A/ja
Priority to PCT/JP2009/003061 priority patent/WO2010004708A1/ja
Publication of JP2010021296A publication Critical patent/JP2010021296A/ja
Priority to US12/703,971 priority patent/US20100144143A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】コンタクトホールを形成する時に、コンタクトホールに加工不具合を生じさせることなく、ホール底の下地基板が削れることを抑制することを目的とする。
【解決手段】コンタクトホール１１形成後、コンタクトホール１１底面に露出したＳｉＯＣ膜７を変質層１２に変化させることにより、変質層１２と半導体基板１の選択比大きくすることができ、選択的に変質層１２をエッチング除去できるため、下地基板掘れ量を抑制し、重ね合わせずれなどが発生したときにも、基板リークの発生を抑制したコンタクトを形成することができる。
【選択図】図２

Description

本発明は、半導体装置にコンタクトホールを形成する半導体装置の製造方法に関するものである。
近年、半導体装置の微細化にともない、トランジスタの集積度をあげるために、リソグラフィー工程での各レイヤーの重ね合わせマージンはますます小さくなってきている。また、半導体基板の拡散層の深さはますます浅くなってきている。配線と半導体基板を接続するコンタクトは、層間絶縁膜をドライエッチングしてコンタクトホールを形成し、導電材料を埋め込んで形成する。しかし、リソグラフィー工程の重ね合わせマージンがほとんどないため、コンタクトホールがソース／ドレイン領域を踏み外す状態が発生する。また、層間絶縁膜をエッチングする場合、膜厚やエッチレートのバラツキを考慮して、オーバーエッチを行うが、そのため基板表面の拡散層も削れてしまう。このとき、下地削れ量が拡散層の深さよりも大きくなると、コンタクトから基板へのリークが発生し、デバイス不良となる。そのため、コンタクトホール形成時には、半導体基板の削れ量を抑制する必要がある。
以下、図５〜図６を参照しながら、従来技術の実施形態における半導体装置の製造方法について説明する。
図５，図６は従来の半導体装置の製造方法を説明する工程断面図である。
図５（ａ）に示すように、半導体基板１の素子形成領域に、エクステンション領域２とソース／ドレイン領域３とゲート酸化膜４とポリシリコンのゲート電極５とＬＤＤサイドウォール６を形成する。
次に、図５（ｂ）に示すように、エッチングストッパー膜として、減圧ＣＶＤ法を用いて、半導体基板１上にシリコン窒化膜１４を３０ｎｍ堆積する。エッチングストッパー膜としてシリコン窒化膜１４を用いるのは、次工程の層間絶縁膜にはシリコン酸化膜系の材料が一般的に用いられ、コンタクトエッチ時にシリコン酸化膜との選択比を確保しやすく、かつ、デバイスへの汚染などの懸念もないためである。
次に、図５（ｃ）に示すように、シリコン窒化膜１４の上に、層間絶縁膜としてＳＡ−ＮＳＧ膜８を５００ｎｍ堆積し、ＣＭＰ法にて、２００ｎｍ研磨して平坦化する。
次に、図５（ｄ）に示すように、有機膜材料の反射防止膜９を５０ｎｍ塗布し、続いてＡｒＦレジスト１０を用いてコンタクトパターンを形成する。
次に、図５（ｅ）に示すように、ＡｒＦレジスト１０のパターンにしたがって、反射防止膜９とＳＡ−ＮＳＧ膜８をシリコン窒化膜１４が露出するまでドライエッチングし、ゲート電極５上にコンタクトホール１１を形成する。ドライエッチング処理の条件として、二周波印加型容量結合式エッチング装置を使用し、反射防止膜９をドライエッチするときは、ＣＦ４流量が１００ｓｃｃｍ、上部電極印加電力が１０００Ｗ、下部電極印加電力が３００Ｗ、ガス圧力が１０Ｐａの条件で処理を行い、ＳＡ−ＮＳＧ膜８をドライエッチングするときは、Ｃ４Ｆ６を１０ｓｃｃｍ、Ａｒを１０００ｓｃｃｍ、Ｏ２を５ｓｃｃｍ、上部電極印加電力が８００Ｗ、下部電極印加電力が６００Ｗ、ガス圧力１０Ｐａの条件で処理を行う。このとき、コンタクトエッチングでシリコン窒化膜１４が突き抜けない程度の選択比が確保されているので、シリコン窒化膜１４はエッチングストッパー膜として機能している。
次に、図６（ａ）に示すように、シリコン窒化膜１４を、半導体基板１との選択比を確保してドライエッチングする。ドライエッチ条件としては、平行平板型の容量結合型ドライエッチング装置を用いて、ＣＨＦ３流量が５０ｓｃｃｍ、Ａｒ流量が１０００ｓｃｃｍ、酸素流量が５ｓｃｃｍ、放電電力２００Ｗ、ガス圧力１０Ｐａとする。ここでも、シリコン窒化膜１４と下地の半導体基板１との選択比は高く設定したいが、高選択比の条件にするとシリコン窒化膜１４のエッチングが停止するため、あまり高く設定できない（〜３程度）。例えば、シリコン窒化膜膜厚を３０ｎｍとして、シリコン窒化膜１４をドライエッチする場合、エッチング時のオーバーエッチ量を膜厚の５０％とし、シリコン窒化膜１４と下地基板との選択比を２．５とすると、基板の削れ量は６ｎｍにもなる。これは、エクステンション領域２の拡散層深さ（〜３ｎｍ）よりも十分大きい。リソグラフィー工程にてコンタクトパターン形成時（図５（ｄ））に、重ね合わせがすれて、コンタクトパターン位置が、ゲート電極上からソース／ドレイン領域３にずれた場合、図６（ａ）に示すように、エクステンション領域２を突き抜ける箇所１５が発生する。
次に、図６（ｂ）に示すように、反射防止膜９とＡｒＦレジスト１０を除去する。
次に、図６（ｃ）に示すように、形成されたコンタクトホール１１に、コンタクト材料となる導電材料１３を充填させてコンタクトを形成する。このとき、導電材料１３がエクステンション領域３を突き抜けている箇所１５を介して、電流の基板リークが発生する。
これらの課題に対して、従来、エッチングストッパー膜であるポリシリコン膜やシリコン窒化膜を、薬液を用いた湿式エッチングや、ＣＦ４ガスプラズマによる等方性エッチングで処理することで、基板が削れることを抑制している（例えば、特許文献１参照）。また、エッチングストッパー膜としてＷＳｘを用いることで、重ね合わせがずれても、ソース／ドレイン領域にコンタクトがとれるような構造をとっている（例えば、特許文献２参照）。
特開平４−０４８６４４号公報 特開平９−３２１２８０号公報
しかしながら、半導体デバイスの微細化が進むにともない、ゲート電極間ピッチやコンタクトホール径などの寸法も小さくなる。そのため、薬液を用いた湿式エッチングや、ＣＦ４ガスプラズマによる等方性エッチングでは、コンタクトホール内に導電材料を埋め込む時に、エッチングストッパー膜のサイドエッチ起因でボイドが発生し、埋め込み不良となりデバイス歩留りが低下するという問題点があった。また、ＷＳｘを用いる方法では、微細化にともない、ストッパー膜として使用するＷＳｘ膜のパターン加工はますます困難になり、ＷＳｘ残りなどの新たな加工不具合が発生するという問題点があった。
前記問題点に鑑み、本発明は、コンタクトホールを形成する時に、コンタクトホールに加工不具合を生じさせることなく、ホール底の下地基板が削れることを抑制することを目的とする。
前記の目的を達成するため、請求項１記載の半導体装置の製造方法は、半導体装置にコンタクトを形成するに際し、半導体基板上に半導体素子または配線を形成する工程と、前記半導体素子上または前記配線上を含む前記半導体基板上の全面にＳｉＯＣ膜を堆積する工程と、前記ＳｉＯＣ膜の上に層間絶縁膜を堆積する工程と、前記層間絶縁膜の上に反射防止膜を堆積する工程と、前記反射防止膜の上に感光性樹脂を塗布した後前記感光性樹脂のコンタクトホール形成領域を開口してコンタクトホールのパターンに形成する工程と、前記感光性樹脂のパターンにしたがって前記反射防止膜と前記層間絶縁膜とを前記ＳｉＯＣ膜の表面が露出するまでドライエッチングしてコンタクトホールを形成する工程と、前記半導体基板全面に酸素ガスプラズマを照射して前記ＳｉＯＣ膜の露出している部分を変質層に変質する工程と、前記変質層をドライエッチングして前記半導体基板の表面を露出する工程と、前記感光性樹脂と前記反射防止膜を除去する工程と、前記コンタクトホール内に導電材料を充填してコンタクトを形成する工程とを有することを特徴とする。
請求項２記載の半導体装置の製造方法は、半導体装置にコンタクトを形成するに際し、半導体基板上に半導体素子または配線を形成する工程と、前記半導体素子上または前記配線上を含む前記半導体基板上の全面にＳｉＯＣ膜を堆積する工程と、前記ＳｉＯＣ膜の上に層間絶縁膜を堆積する工程と、前記層間絶縁膜の上に反射防止膜を堆積する工程と、前記反射防止膜の上に感光性樹脂を塗布した後前記感光性樹脂のコンタクトホール形成領域を開口してコンタクトホールのパターンに形成する工程と、前記感光性樹脂のパターンにしたがって前記反射防止膜と前記層間絶縁膜とを前記ＳｉＯＣ膜の表面が露出するまでドライエッチングしてコンタクトホールを形成する工程と、前記半導体基板全面に酸素ガスプラズマを照射して前記ＳｉＯＣ膜の露出している部分を変質層に変質すると同時に前記感光性樹脂と前記反射防止膜を除去する工程と、前記変質層をドライエッチングして前記半導体基板の表面を露出する工程と、前記コンタクトホール内に導電材料を充填してコンタクトを形成する工程とを有することを特徴とする。
請求項３記載の半導体装置の製造方法は、請求項１または請求項２のいずれかに記載の半導体装置の製造方法において、前記変質層へ変質する際に、酸素ガスプラズマの照射に替えて、酸素原子を含むガスのプラズマ照射を行うことを特徴とする。
以上により、コンタクトホールに加工不具合を生じさせることなく、ホール底の下地基板が削れることを抑制することができる。
以上のように、コンタクトホール形成後、コンタクトホール底面に露出したＳｉＯＣ膜を変質層に変化させることにより、変質層と半導体基板の選択比大きくすることができ、選択的に変質層をエッチング除去できるため、下地基板掘れ量を抑制し、重ね合わせずれなどが発生したときにも、基板リークの発生を抑制したコンタクトを形成することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図１，図２を参照しながら説明する。
図１，図２は第１の実施形態における半導体装置の製造方法を説明する工程断面図である。
まず、図１（ａ）に示すように、半導体基板１の素子形成領域に、エクステンション領域２とソース／ドレイン領域３とゲート酸化膜４とポリシリコンのゲート電極５と絶縁膜であるＬＤＤサイドウォール６を形成して半導体素子を形成する。
次に、図１（ｂ）に示すように、エッチングストッパー膜として、プラズマＣＶＤ法を用いて、半導体基板１上の全面にＳｉＯＣ膜７を３０ｎｍ堆積する。プラズマＣＶＤ処理の条件として、原料ガスとしてＤＭＤＭＯＳを用い、成膜温度を３００〜４５０℃で成膜をおこなう。
次に、図１（ｃ）に示すように、ＳｉＯＣ膜７の上に、層間絶縁膜としてＳＡ−ＮＳＧ膜８を５００ｎｍ堆積し、ＣＭＰ法にて、２００ｎｍ研磨して平坦化する。
次に、図１（ｄ）に示すように、有機膜材料の反射防止膜９を５０ｎｍ塗布し、続いてＡｒＦレジスト１０を用いて、ＳＡ−ＮＳＧ膜８，反射防止膜９を介するゲート電極５上にコンタクトパターンを形成する。
次に、図１（ｅ）に示すように、ＡｒＦレジスト１０のパターンにしたがって、反射防止膜９とＳＡ−ＮＳＧ膜８をＳｉＯＣ膜７が露出するまでドライエッチングし、ゲート電極５上にコンタクトホール１１を形成する。ドライエッチング処理の条件として、二周波印加型容量結合式エッチング装置を使用し、反射防止膜９をドライエッチするときは、ＣＦ４流量が１００ｓｃｃｍ、上部電極印加電力が１０００Ｗ、下部電極印加電力が３００Ｗ、ガス圧力が１０Ｐａの条件で処理を行い、ＳＡ−ＮＳＧ膜８をドライエッチングするときは、Ｃ４Ｆ６を１０ｓｃｃｍ、Ａｒを１０００ｓｃｃｍ、Ｏ２を５ｓｃｃｍ、上部電極印加電力が８００Ｗ、下部電極印加電力が６００Ｗ、ガス圧力１０Ｐａの条件で処理を行う。このとき、ＳＡ−ＮＳＧ膜８とＳｉＯＣ膜７とで選択比を取ることができ、エッチングストッパー膜としてＳｉＯＣ膜７を使用することができる。
次に、図２（ａ）に示すように、半導体基板１全体を酸素プラズマを照射する。プラズマ照射には、誘導結合型プラズマ装置を用い、酸素ガス流量１０００ｓｃｃｍ、放電電力１０００Ｗ、ガス圧力１０Ｐａで酸素プラズマを発生させて処理を行う。プラズマ中の酸素ラジカルは、ＳｉＯＣ膜７中のＳｉ−Ｃ結合からＣを取り除き、Ｓｉ−Ｏ結合を形成し、シリコン酸化膜に近い膜質に変化する。前述の酸素プラズマ処理の場合、６０秒間の処理でＳｉＯＣ膜表面から５０ｎｍ程度まで変質層の形成が確認できており、ストッパー膜として堆積しているＳｉＯＣ膜７の膜厚が３０ｎｍであれば、６０秒間の処理で露出部分については十分変質していると言える。ここでは、６０秒間の酸素プラズマ処理でシリコン酸化膜に近い膜質に変化した箇所を変質層１２とする。
次に、図２（ｂ）に示すように、変質層１２を、半導体基板１と選択比を確保してドライエッチングする。ドライエッチ条件としては、平行平板型の容量結合型ドライエッチング装置を用いて、Ｃ４Ｆ８流量が１０ｓｃｃｍ、Ａｒ流量が１０００ｓｃｃｍ、放電電力１００Ｗ、ガス圧力１０Ｐａとする。一般的に、シリコン酸化膜やシリコン窒化膜をドライエッチする場合は、フルオロカーボンガスを使用することが多い。下地（今回の場合は、シリコン基板）との選択比を確保する場合、下地の表面に反応生成物（ＣＦポリマー膜）を堆積させてエッチングを阻害することで、エッチレートを低下させる。しかし、堆積する反応生成物の量が多くなると、シリコン酸化膜やシリコン窒化膜のエッチレート自体も低下する。ただし、シリコン酸化膜は膜中に酸素原子を含んでいるため、エッチング中に膜中の酸素が反応生成物の炭素と反応し、Ｃ＋２Ｏ→ＣＯ２の形でＣを除去する。したがって、シリコン酸化膜は、シリコン窒化膜などの他の材料と比べて、下地（シリコン基板）と選択比を確保しやすいことが分かる。実際、前述のドライエッチ条件の場合、シリコン酸化膜とシリコン基板との選択比は１５となり、従来の方法でのシリコン窒化膜と下地との選択比（〜３）より、大きく改善（削れ量が５分の１）することがわかる。
次に、図２（ｃ）に示すように、アッシング処理で反射防止膜９とＡｒＦレジスト１０を除去し、硫過水洗浄およびアンモニア過水洗浄でレジスト残渣やポリマー残渣を除去する。
最後に、図２（ｄ）に示すように、形成されたコンタクトホール１１に、コンタクト材料となる導電材料１３を充填させてコンタクトを形成する。
このように、第１の実施形態によると、エッチングストッパー膜をエッチングするとき、ストッパー膜をシリコン酸化膜に近い構造の変質層に変化させてからエッチングするため、コンタクトホール形成領域がゲート電極上からソース/ドレイン領域にずれたとしても、下地との選択比が高い加工条件を採用することが可能となり、コンタクトホールに加工不具合を生じさせることなく、下地削れ量を低減した加工技術が実現でき、電流の基板リークを抑制することができる。
なお、上述の実施形態では、図２（ａ）に示す工程において、ＳｉＯＣ膜７を変質させるのに、酸素ガスのプラズマを用いたが、二酸化炭素や水などの酸素原子を含むガス、もしくは、それらのガスや酸素のうち、少なくとも一つを含む混合ガスを用いて、ＳｉＯＣ膜７を変質させても構わない。また、上述の実施形態では、ソース／ドレイン領域３の表面はシリサイド化していないが、シリサイド化していても構わない。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図３，図４を参照しながら説明する。
図３，図４は第２の実施形態における半導体装置の製造方法を説明する工程断面図である。
まず、図３（ａ）に示すように、半導体基板１の素子形成領域に、エクステンション領域２とソース／ドレイン領域３とゲート酸化膜４とポリシリコンのゲート電極５と絶縁膜であるＬＤＤサイドウォール６を形成して半導体素子を形成する。
次に、図３（ｂ）に示すように、エッチングストッパー膜として、プラズマＣＶＤ法を用いて、半導体基板１上の全面にＳｉＯＣ膜７を３０ｎｍ堆積する。プラズマＣＶＤ処理の条件として、原料ガスとしてＤＭＤＭＯＳを用い、成膜温度を３００〜４５０℃で成膜をおこなう。
次に、図３（ｃ）に示すように、ＳｉＯＣ膜７の上に、層間絶縁膜としてＳＡ−ＮＳＧ膜８を５００ｎｍ堆積し、ＣＭＰ法にて、２００ｎｍ研磨して平坦化する。
次に、図３（ｄ）に示すように、有機膜材料の反射防止膜９を５０ｎｍ塗布し、続いてＡｒＦレジスト１０を用いて、ＳＡ−ＮＳＧ膜８，反射防止膜９を介するゲート電極５上にコンタクトパターンを形成する。
次に、図３（ｅ）に示すように、ＡｒＦレジスト１０のパターンにしたがって、反射防止膜９とＳＡ−ＮＳＧ膜８をＳｉＯＣ膜７が露出するまでドライエッチングし、ゲート電極上にコンタクトホール１１を形成する。ドライエッチング処理の条件として、二周波印加型容量結合式エッチング装置を使用し、反射防止膜９をドライエッチするときは、ＣＦ４流量が１００ｓｃｃｍ、上部電極印加電力が１０００Ｗ、下部電極印加電力が３００Ｗ、ガス圧力が１０Ｐａの条件で処理を行い、ＳＡ−ＮＳＧ膜８をドライエッチングするときは、Ｃ４Ｆ６を１０ｓｃｃｍ、Ａｒを１０００ｓｃｃｍ、Ｏ２を５ｓｃｃｍ、上部電極印加電力が８００Ｗ、下部電極印加電力が６００Ｗ、ガス圧力１０Ｐａの条件で処理を行う。このとき、ＳＡ−ＮＳＧ膜８とＳｉＯＣ膜７とで選択比を取ることができ、エッチングストッパー膜としてＳｉＯＣ膜７を使用することができる。
次に、図４（ａ）に示すように、半導体基板１全体に酸素プラズマを照射する。プラズマ照射には、誘導結合型プラズマ装置を用い、酸素ガス流量１０００ｓｃｃｍ、放電電力１０００Ｗ、ガス圧力１０Ｐａで酸素プラズマを発生させて処理を行う。このとき、反射防止膜９とＡｒＦレジスト１０も同時に除去する。プラズマ中の酸素ラジカルは、ＳｉＯＣ膜７中のＳｉ−Ｃ結合からＣを取り除き、Ｓｉ−Ｏ結合を形成し、シリコン酸化膜に近い膜質に変化する。前述の酸素プラズマ処理の場合、６０秒間の処理でＳｉＯＣ膜表面から５０ｎｍ程度まで変質層の形成が確認できており、ストッパー膜として堆積しているＳｉＯＣ膜７の膜厚が３０ｎｍであれば、６０秒間の処理で露出部分については十分変質していると言える。ここでは、６０秒間の酸素プラズマ処理でシリコン酸化膜に近い膜質に変化した箇所を変質層１２とする。
次に、図４（ｂ）に示すように、変質層１２を、半導体基板１と選択比を確保してドライエッチングする。ドライエッチ条件としては、平行平板型の容量結合型ドライエッチング装置を用いて、Ｃ４Ｆ８流量が１０ｓｃｃｍ、Ａｒ流量が１０００ｓｃｃｍ、放電電力１００Ｗ、ガス圧力１０Ｐａとする。一般的に、シリコン酸化膜やシリコン窒化膜をドライエッチする場合は、フルオロカーボンガスを使用することが多い。下地（今回の場合は、シリコン基板）との選択比を確保する場合、下地の表面に反応生成物（ＣＦポリマー膜）を堆積させてエッチングを阻害することで、エッチレートを低下させる。しかし、堆積する反応生成物の量が多くなると、シリコン酸化膜やシリコン窒化膜のエッチレート自体も低下する。ただし、シリコン酸化膜は膜中に酸素原子を含んでいるため、エッチング中に膜中の酸素が反応生成物の炭素と反応し、Ｃ＋２Ｏ→ＣＯ２の形でＣを除去する。したがって、シリコン酸化膜は、シリコン窒化膜などの他の材料と比べて、下地（シリコン基板）と選択比を確保しやすいことが分かる。実際、前述のドライエッチ条件の場合、シリコン酸化膜とシリコン基板との選択比は１５となり、従来の方法でのシリコン窒化膜と下地との選択比（〜３）より、大きく改善（削れ量が５分の１）することがわかる。
次に、図４（ｃ）に示すように、硫過水洗浄およびアンモニア過水洗浄でレジスト残渣やポリマー残渣を除去する。
最後に、図４（ｄ）に示すように、形成されたコンタクトホール１１に、コンタクト材料となる導電材料１３を充填させてコンタクトを形成する。
このように、第２の実施形態においても、エッチングストッパー膜をエッチングするとき、ストッパー膜をシリコン酸化膜に近い構造の変質層に変化させてからエッチングするため、コンタクトホール形成領域がゲート電極上からソース/ドレイン領域にずれたとしても、下地との選択比が高い加工条件を採用することが可能となり、コンタクトホールに加工不具合を生じさせることなく、下地削れ量を低減した加工技術が実現でき、電流の基板リークを抑制することができる。
なお、上述の実施形態では、図４（ａ）に示す工程において、ＳｉＯＣ膜７を変質させるのに、酸素ガスのプラズマを用いたが、二酸化炭素や水などの酸素原子を含むガス、もしくは、それらのガスや酸素のうち、少なくとも一つを含む混合ガスを用いて、ＳｉＯＣ膜７を変質させても構わない。また、上述の実施形態では、ソース／ドレイン領域３の表面はシリサイド化していないが、シリサイド化していても構わない。
また、以上の各実施形態では、コンタクトホールを半導体素子のゲート電極上に形成する場合について説明したが、半導体素子の他の領域上や、半導体素子間等に形成された配線上にコンタクトホールを形成することもできる。
本発明は、コンタクトホールに加工不具合を生じさせることなく、ホール底の下地基板が削れることを抑制することができ、半導体装置にコンタクトホールを形成する半導体装置の製造方法等に有用である。
第１の実施形態における半導体装置の製造方法を説明する工程断面図 第１の実施形態における半導体装置の製造方法を説明する工程断面図 第２の実施形態における半導体装置の製造方法を説明する工程断面図 第２の実施形態における半導体装置の製造方法を説明する工程断面図 従来の半導体装置の製造方法を説明する工程断面図 従来の半導体装置の製造方法を説明する工程断面図
符号の説明
１ 半導体基板
２ エクステンション領域
３ ソース／ドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ ＬＤＤサイドウォール
７ ＳｉＯＣ膜
８ ＳＡ−ＮＳＧ膜
９ 反射防止膜
１０ ＡｒＦレジスト
１１ コンタクトホール
１２ 酸化されたＳｉＯＣ膜
１３ 導電材料
１４ シリコン窒化膜
１５ 箇所

Claims (3)

  1. 半導体装置にコンタクトを形成するに際し、
    半導体基板上に半導体素子または配線を形成する工程と、
    前記半導体素子上または前記配線上を含む前記半導体基板上の全面にＳｉＯＣ膜を堆積する工程と、
    前記ＳｉＯＣ膜の上に層間絶縁膜を堆積する工程と、
    前記層間絶縁膜の上に反射防止膜を堆積する工程と、
    前記反射防止膜の上に感光性樹脂を塗布した後前記感光性樹脂のコンタクトホール形成領域を開口してコンタクトホールのパターンに形成する工程と、
    前記感光性樹脂のパターンにしたがって前記反射防止膜と前記層間絶縁膜とを前記ＳｉＯＣ膜の表面が露出するまでドライエッチングしてコンタクトホールを形成する工程と、
    前記半導体基板全面に酸素ガスプラズマを照射して前記ＳｉＯＣ膜の露出している部分を変質層に変質する工程と、
    前記変質層をドライエッチングして前記半導体基板の表面を露出する工程と、
    前記感光性樹脂と前記反射防止膜を除去する工程と、
    前記コンタクトホール内に導電材料を充填してコンタクトを形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体装置にコンタクトを形成するに際し、
    半導体基板上に半導体素子または配線を形成する工程と、
    前記半導体素子上または前記配線上を含む前記半導体基板上の全面にＳｉＯＣ膜を堆積する工程と、
    前記ＳｉＯＣ膜の上に層間絶縁膜を堆積する工程と、
    前記層間絶縁膜の上に反射防止膜を堆積する工程と、
    前記反射防止膜の上に感光性樹脂を塗布した後前記感光性樹脂のコンタクトホール形成領域を開口してコンタクトホールのパターンに形成する工程と、
    前記感光性樹脂のパターンにしたがって前記反射防止膜と前記層間絶縁膜とを前記ＳｉＯＣ膜の表面が露出するまでドライエッチングしてコンタクトホールを形成する工程と、
    前記半導体基板全面に酸素ガスプラズマを照射して前記ＳｉＯＣ膜の露出している部分を変質層に変質すると同時に前記感光性樹脂と前記反射防止膜を除去する工程と、
    前記変質層をドライエッチングして前記半導体基板の表面を露出する工程と、
    前記コンタクトホール内に導電材料を充填してコンタクトを形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 前記変質層へ変質する際に、酸素ガスプラズマの照射に替えて、酸素原子を含むガスのプラズマ照射を行うことを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
JP2008179656A 2008-07-10 2008-07-10 半導体装置の製造方法 Withdrawn JP2010021296A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008179656A JP2010021296A (ja) 2008-07-10 2008-07-10 半導体装置の製造方法
PCT/JP2009/003061 WO2010004708A1 (ja) 2008-07-10 2009-07-02 半導体装置の製造方法
US12/703,971 US20100144143A1 (en) 2008-07-10 2010-02-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008179656A JP2010021296A (ja) 2008-07-10 2008-07-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010021296A true JP2010021296A (ja) 2010-01-28

Family

ID=41506836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008179656A Withdrawn JP2010021296A (ja) 2008-07-10 2008-07-10 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20100144143A1 (ja)
JP (1) JP2010021296A (ja)
WO (1) WO2010004708A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003565A (ko) * 2014-07-01 2016-01-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10965172B2 (en) * 2018-08-14 2021-03-30 Toyota Motor Engineering & Manufacturing North America, Inc. Shape adaptive wireless charging coil for vehicle interior

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448644A (ja) * 1990-06-14 1992-02-18 Fujitsu Ltd 半導体装置の製造方法
JP3724057B2 (ja) * 1996-05-24 2005-12-07 ソニー株式会社 Ｍｏｓトランジスタおよびその製造方法
JP2004281837A (ja) * 2003-03-18 2004-10-07 Hitachi Ltd 半導体装置の製造方法
TWI235455B (en) * 2003-05-21 2005-07-01 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
US6946391B2 (en) * 2003-09-08 2005-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dual damascenes
US7074701B2 (en) * 2003-11-21 2006-07-11 Taiwan Semiconductor Manufacturing Company Method of forming a borderless contact opening featuring a composite tri-layer etch stop material
JP3953058B2 (ja) * 2004-08-05 2007-08-01 松下電器産業株式会社 半導体装置の製造方法
US7659206B2 (en) * 2005-01-18 2010-02-09 Applied Materials, Inc. Removal of silicon oxycarbide from substrates
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
KR100724565B1 (ko) * 2005-07-25 2007-06-04 삼성전자주식회사 코너보호패턴을 갖는 공유콘택구조, 반도체소자, 및 그제조방법들
US20070275530A1 (en) * 2006-05-24 2007-11-29 Wen-Han Hung Semiconductor structure and fabricating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003565A (ko) * 2014-07-01 2016-01-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR101888728B1 (ko) 2014-07-01 2018-08-14 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
US20100144143A1 (en) 2010-06-10
WO2010004708A1 (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
CN108321079B (zh) 半导体结构及其形成方法
US20050214694A1 (en) Pattern formation method
KR20050026319A (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
US7514336B2 (en) Robust shallow trench isolation structures and a method for forming shallow trench isolation structures
JP2005150679A (ja) コンタクトホールの形成方法
KR100382727B1 (ko) 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
JP2008218999A (ja) 半導体装置の製造方法
WO2010004708A1 (ja) 半導体装置の製造方法
JP2004260001A (ja) 半導体装置の製造方法
JP2006156591A (ja) 半導体装置の製造方法
JP2007081347A (ja) 半導体装置の製造方法
JP2006032721A (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
KR100815036B1 (ko) 반도체 소자의 소자 분리막 형성방법
US20080102617A1 (en) Method of Fabricating Flash Memory Device
KR20060101947A (ko) 반도체 소자의 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100451319B1 (ko) 반도체소자의 소자분리막 제조방법
JP2005311339A (ja) 半導体装置の製造方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100807497B1 (ko) 반도체 소자의 스페이서 제조 방법
KR20020095729A (ko) 반도체 장치의 모스 트랜지스터와 그 제조방법
JP2008085006A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110908