JPH11330241A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11330241A JPH11330241A JP13689798A JP13689798A JPH11330241A JP H11330241 A JPH11330241 A JP H11330241A JP 13689798 A JP13689798 A JP 13689798A JP 13689798 A JP13689798 A JP 13689798A JP H11330241 A JPH11330241 A JP H11330241A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- plasma
- semiconductor device
- layer
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 異物発生のない安定したタングステンプラグ
の形成を安価実現できる半導体装置の製造方法を提供す
る。 【解決手段】 タングステンエッチバックでタングステ
ンプラグ２８を形成し、これにより生じたバリヤメタル
２６表面の反応生成物２９を残したまま、連続して同一
チャンバーにてＯ2プラズマ処理を行い、反応生成物２
９上を含むバリヤメタル２６の表面に１０ｎｍ以下の酸
化膜層３０を形成する工程を備えたものである。
の形成を安価実現できる半導体装置の製造方法を提供す
る。 【解決手段】 タングステンエッチバックでタングステ
ンプラグ２８を形成し、これにより生じたバリヤメタル
２６表面の反応生成物２９を残したまま、連続して同一
チャンバーにてＯ2プラズマ処理を行い、反応生成物２
９上を含むバリヤメタル２６の表面に１０ｎｍ以下の酸
化膜層３０を形成する工程を備えたものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特にコンタクトにおける安定したタングステンプラ
グの形成を実現できる半導体装置の製造方法に関するも
のである。
法、特にコンタクトにおける安定したタングステンプラ
グの形成を実現できる半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】近年、半導体装置のパターン微細化に伴
い、コンタクトホールの高アスペクト化が進み、それに
対応してタングステンプラグ等を用いた埋め込み技術が
広く用いられており、以下、図面を参照しながら従来の
タングステンプラグ形成方法について説明する。
い、コンタクトホールの高アスペクト化が進み、それに
対応してタングステンプラグ等を用いた埋め込み技術が
広く用いられており、以下、図面を参照しながら従来の
タングステンプラグ形成方法について説明する。
【０００３】図３は従来の一般的なタングステンプラグ
形成方法の各工程における半導体装置の断面概略図であ
り、図中、１はＳｉ基板、２はＳｉ基板１上に形成され
た第１層間膜、３は第１層間膜上に形成された第１アル
ミ配線、４は第１アルミ配線上の第２層間膜、５は第１
アルミ配線３とその上にある後述の第２のアルミ配線を
接続するためのヴィアホール、６はＴｉ／ＴｉＮからな
るバリアメタル、７はタングステン、８はタングステン
プラグ、９はタングステン７をエッチバックする際、オ
ーバーエッチ中にエッチングガスとバリアメタル６が反
応してできたＴｉxＦy等の反応生成物、１０は反応生成
物９と大気中の水分が反応して発生した異物、１１は第
２アルミ配線である。
形成方法の各工程における半導体装置の断面概略図であ
り、図中、１はＳｉ基板、２はＳｉ基板１上に形成され
た第１層間膜、３は第１層間膜上に形成された第１アル
ミ配線、４は第１アルミ配線上の第２層間膜、５は第１
アルミ配線３とその上にある後述の第２のアルミ配線を
接続するためのヴィアホール、６はＴｉ／ＴｉＮからな
るバリアメタル、７はタングステン、８はタングステン
プラグ、９はタングステン７をエッチバックする際、オ
ーバーエッチ中にエッチングガスとバリアメタル６が反
応してできたＴｉxＦy等の反応生成物、１０は反応生成
物９と大気中の水分が反応して発生した異物、１１は第
２アルミ配線である。
【０００４】その製造工程としては、まず、図３（ａ）
に示すように、ヴァイアホール５を形成した基板にバリ
アメタル６としてチタンおよび窒化チタンをそれぞれ５
０ないし１００ｎｍの膜厚にスパッタリング法やＣＶＤ
法で形成する。更にタングステン７を例えばＷＦ6のシ
ラン還元を用いるＣＶＤにより約８００ｎｍ堆積する。
次に図３（ｂ）に示すように、異方性ドライエッチング
で全面エッチバックを行い、ホールを埋め込んだタング
ステン７のみを残した状態でエッチングを停止すること
によってタングステンプラグ８が形成される。エッチバ
ックは例えば、ＳＦ6＝１００ｓｃｃｍ、圧力３００ｍ
Ｔｏｒｒ、１３．５６ＭＨｚの高周波電力２Ｗ／ｃｍの
条件で３０％オーバーエッチングするが、このときタン
グステン７をエッチングし、バリアメタル６は全部エッ
チングせずに残す。オーバーエッチング時にバリアメタ
ル６とエッチングガスから供給されるフッ素が反応し、
バリアメタル６上に付着し、ＴｉＦx等の反応生成物９
が形成される。この状態で大気中に放置した場合、図３
（ｃ）に示すように、反応生成物９が大気中の水分と反
応し、Ｔｉ（ＯＨ）x等の水酸化物の異物になり、最終
的にＴｉxＯy等の異物１０となる。この異物１０は図３
（ｄ）に示す第２アルミ配線１１の形成時にパターン不
良を引き起こし、配線の短絡あるいは断線等、歩留まり
低下の原因となる。
に示すように、ヴァイアホール５を形成した基板にバリ
アメタル６としてチタンおよび窒化チタンをそれぞれ５
０ないし１００ｎｍの膜厚にスパッタリング法やＣＶＤ
法で形成する。更にタングステン７を例えばＷＦ6のシ
ラン還元を用いるＣＶＤにより約８００ｎｍ堆積する。
次に図３（ｂ）に示すように、異方性ドライエッチング
で全面エッチバックを行い、ホールを埋め込んだタング
ステン７のみを残した状態でエッチングを停止すること
によってタングステンプラグ８が形成される。エッチバ
ックは例えば、ＳＦ6＝１００ｓｃｃｍ、圧力３００ｍ
Ｔｏｒｒ、１３．５６ＭＨｚの高周波電力２Ｗ／ｃｍの
条件で３０％オーバーエッチングするが、このときタン
グステン７をエッチングし、バリアメタル６は全部エッ
チングせずに残す。オーバーエッチング時にバリアメタ
ル６とエッチングガスから供給されるフッ素が反応し、
バリアメタル６上に付着し、ＴｉＦx等の反応生成物９
が形成される。この状態で大気中に放置した場合、図３
（ｃ）に示すように、反応生成物９が大気中の水分と反
応し、Ｔｉ（ＯＨ）x等の水酸化物の異物になり、最終
的にＴｉxＯy等の異物１０となる。この異物１０は図３
（ｄ）に示す第２アルミ配線１１の形成時にパターン不
良を引き起こし、配線の短絡あるいは断線等、歩留まり
低下の原因となる。
【０００５】これを防ぐための手段として従来用いられ
ている方法は、例えば特開平８−３０６７８１号公報に
記載されているように、タングステンエッチバック後
に、エッチングチャンバとは別に備えたヒーティングチ
ャンバーに基板を移送した後、加熱して基板上に付着し
ているフッ素を除去する方法か、または、特開平７−５
８１９８号公報に記載されているように、タングステン
エッチバック後、直ちに過酸化水素水または純水で洗浄
を行う方法が一般的である。
ている方法は、例えば特開平８−３０６７８１号公報に
記載されているように、タングステンエッチバック後
に、エッチングチャンバとは別に備えたヒーティングチ
ャンバーに基板を移送した後、加熱して基板上に付着し
ているフッ素を除去する方法か、または、特開平７−５
８１９８号公報に記載されているように、タングステン
エッチバック後、直ちに過酸化水素水または純水で洗浄
を行う方法が一般的である。
【０００６】
【発明が解決しようとする課題】しかしながら、前記タ
ングステンエッチバック後にヒーティングチャンバーで
加熱する方法では、別途ヒーティングチャンバーを備え
る必要があるため、設備仕様が制限されて不可能な場合
が多く、可能な場合でも設備コスト増加は避けられな
い。また、タングステンエッチバック後、直ちに洗浄を
行う方法ではタングステンエッチバックを行うドライエ
ッチング装置と、反応生成物除去専用のウエット洗浄設
備という処理内容も構造も全く異質な装置を隣接してレ
イアウトすることが困難であることから、一般の洗浄装
置を用いなければならず、エッチバック処理から洗浄処
理までの時間を管理して搬送、保管および処理を実行す
る必要がある。多数のロットでこれらの時間管理を行う
ことはＣＩＭ（ｃｏｍｐｕｔｅｒ ｉｎｔｅｇｒａｔｅ
ｄ ｍａｎｕｆａｃｔｕｒｉｎｇ）および作業者に対し
て多大な負担になるばかりか、上記搬送、保管中の局所
的な雰囲気の変化によっても、異物が発生する恐れがあ
る等いずれも多くの問題点がある。
ングステンエッチバック後にヒーティングチャンバーで
加熱する方法では、別途ヒーティングチャンバーを備え
る必要があるため、設備仕様が制限されて不可能な場合
が多く、可能な場合でも設備コスト増加は避けられな
い。また、タングステンエッチバック後、直ちに洗浄を
行う方法ではタングステンエッチバックを行うドライエ
ッチング装置と、反応生成物除去専用のウエット洗浄設
備という処理内容も構造も全く異質な装置を隣接してレ
イアウトすることが困難であることから、一般の洗浄装
置を用いなければならず、エッチバック処理から洗浄処
理までの時間を管理して搬送、保管および処理を実行す
る必要がある。多数のロットでこれらの時間管理を行う
ことはＣＩＭ（ｃｏｍｐｕｔｅｒ ｉｎｔｅｇｒａｔｅ
ｄ ｍａｎｕｆａｃｔｕｒｉｎｇ）および作業者に対し
て多大な負担になるばかりか、上記搬送、保管中の局所
的な雰囲気の変化によっても、異物が発生する恐れがあ
る等いずれも多くの問題点がある。
【０００７】本発明は上記従来の問題点を解決するもの
であり、異物発生のない安定したタングステンプラグの
形成を安価に実現できる半導体装置の製造方法を提供す
ることを目的とする。
であり、異物発生のない安定したタングステンプラグの
形成を安価に実現できる半導体装置の製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、タングステンエッチバックを終了した後、搬
送せず連続して同一チャンバー内で酸素プラズマ、窒素
プラズマなどのガスプラズマで処理を行い、ガスプラズ
マとバリヤメタル表面とを反応させて被膜を生成する工
程を備えたものである。
造方法は、タングステンエッチバックを終了した後、搬
送せず連続して同一チャンバー内で酸素プラズマ、窒素
プラズマなどのガスプラズマで処理を行い、ガスプラズ
マとバリヤメタル表面とを反応させて被膜を生成する工
程を備えたものである。
【０００９】この発明によれば、異物発生のない安定し
たタングステンプラグを安価に形成することができる。
たタングステンプラグを安価に形成することができる。
【００１０】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
【００１１】図１は本発明の半導体装置の製造方法の一
実施の形態におけるタングステンプラグ形成方法の各工
程を説明するための半導体装置の断面概略図であり、図
中、２１はＳｉ基板、２２はＳｉ基板２１上に形成され
た第１層間膜、２３は第１層間膜上に形成された第１ア
ルミ配線、２４は第１アルミ配線上の第２層間膜、２５
はヴィアホール、２６はＴｉ／ＴｉＮ２層構造のバリア
メタル、２７はタングステン、２８はタングステンプラ
グ、２９はタングステン２７をエッチバックする際、オ
ーバーエッチ中にエッチングガスとバリアメタル２６が
反応してできたＴｉxＦy等の反応生成物、３０は酸化膜
層、３１はタングステンプラグ２８の形成後に形成した
第２アルミ配線である。
実施の形態におけるタングステンプラグ形成方法の各工
程を説明するための半導体装置の断面概略図であり、図
中、２１はＳｉ基板、２２はＳｉ基板２１上に形成され
た第１層間膜、２３は第１層間膜上に形成された第１ア
ルミ配線、２４は第１アルミ配線上の第２層間膜、２５
はヴィアホール、２６はＴｉ／ＴｉＮ２層構造のバリア
メタル、２７はタングステン、２８はタングステンプラ
グ、２９はタングステン２７をエッチバックする際、オ
ーバーエッチ中にエッチングガスとバリアメタル２６が
反応してできたＴｉxＦy等の反応生成物、３０は酸化膜
層、３１はタングステンプラグ２８の形成後に形成した
第２アルミ配線である。
【００１２】製造工程としては、まず、図１（ａ）に示
すように、ヴァイアホール２５を形成した基板にバリア
メタルとしてチタンおよび窒化チタンをそれぞれ５０〜
１００ｎｍの膜厚にスパッタリング法やＣＶＤ法で形成
する。更にタングステン２７を例えばＷＦ6のシラン還
元を用いるＣＶＤにより約８００ｎｍ堆積する。次に図
１（ｂ）に示すように、異方性ドライエッチングで全面
エッチバックを行い、ホールを埋め込んだタングステン
のみを残した状態でエッチングを停止することによって
タングステンプラグ２８が形成される。エッチバックは
例えば、ＳＦ6＝１００ｓｃｃｍ、圧力３００ｍＴｏｒ
ｒ、１３．５６ＭＨｚの高周波電力２Ｗ／ｃｍの条件で
３０％オーバーエッチングするのであるが、タングステ
ン２７をエッチングし、バリアメタル２６は残すように
する。ここでタングステン２７のオーバーエッチング時
にバリアメタル２６とエッチングガスから供給されるフ
ッ素が反応し、バリアメタル２６上に付着し、反応生成
物２９が形成される。
すように、ヴァイアホール２５を形成した基板にバリア
メタルとしてチタンおよび窒化チタンをそれぞれ５０〜
１００ｎｍの膜厚にスパッタリング法やＣＶＤ法で形成
する。更にタングステン２７を例えばＷＦ6のシラン還
元を用いるＣＶＤにより約８００ｎｍ堆積する。次に図
１（ｂ）に示すように、異方性ドライエッチングで全面
エッチバックを行い、ホールを埋め込んだタングステン
のみを残した状態でエッチングを停止することによって
タングステンプラグ２８が形成される。エッチバックは
例えば、ＳＦ6＝１００ｓｃｃｍ、圧力３００ｍＴｏｒ
ｒ、１３．５６ＭＨｚの高周波電力２Ｗ／ｃｍの条件で
３０％オーバーエッチングするのであるが、タングステ
ン２７をエッチングし、バリアメタル２６は残すように
する。ここでタングステン２７のオーバーエッチング時
にバリアメタル２６とエッチングガスから供給されるフ
ッ素が反応し、バリアメタル２６上に付着し、反応生成
物２９が形成される。
【００１３】ここまでの工程は前記従来の方法と同様の
手段であるが、次に本発明の製造方法においては、エッ
チバック後に基板を別のチャンバーに搬送せず、連続し
て同一チャンバーにてＯ2プラズマ処理を行う。Ｏ2プラ
ズマ条件は例えばＯ2＝１００ｓｃｃｍ、圧力３００ｍ
Ｔｏｒｒ、高周波電力１００Ｗで１０ｓｅｃである。こ
のＯ2プラズマ処理により、図１（ｃ）に示すように、
反応生成物２９上を含むバリヤメタル２６の表面が酸化
され、酸化膜層３０が形成される。その後、大気中に放
置しても酸化膜層３０が被覆しているおかげで、反応生
成物２９と大気中の水分が反応せず、従来のような異物
が形成されることはない。ここで酸化膜層３０が厚すぎ
た場合、タングステンプラグ２８と第２アルミ配線３１
との間でヴィアコンタクト抵抗が高くなり、デバイス特
性が変化し、歩留まり低下の要因となる。
手段であるが、次に本発明の製造方法においては、エッ
チバック後に基板を別のチャンバーに搬送せず、連続し
て同一チャンバーにてＯ2プラズマ処理を行う。Ｏ2プラ
ズマ条件は例えばＯ2＝１００ｓｃｃｍ、圧力３００ｍ
Ｔｏｒｒ、高周波電力１００Ｗで１０ｓｅｃである。こ
のＯ2プラズマ処理により、図１（ｃ）に示すように、
反応生成物２９上を含むバリヤメタル２６の表面が酸化
され、酸化膜層３０が形成される。その後、大気中に放
置しても酸化膜層３０が被覆しているおかげで、反応生
成物２９と大気中の水分が反応せず、従来のような異物
が形成されることはない。ここで酸化膜層３０が厚すぎ
た場合、タングステンプラグ２８と第２アルミ配線３１
との間でヴィアコンタクト抵抗が高くなり、デバイス特
性が変化し、歩留まり低下の要因となる。
【００１４】図２は本発明の半導体装置の製造方法の一
実施の形態におけるＯ2プラズマ処理工程の説明図であ
り、Ｏ2プラズマ時間とヴィアコンタクト抵抗の関係を
示すグラフである。図２に示すとおり、Ｏ2プラズマ時
間を延ばすとヴィアコンタクト抵抗が上昇することが理
解され、また、Ｏ2プラズマ処理時間が５ｓｅｃ以上で
異物は発生しなくなり、１０ｓｅｃのプラズマ処理で
も、異物を発生させず、しかも十分低いヴィアコンタク
ト抵抗が得られた。Ｏ2プラズマを導入すれば、タング
ステンエッチバック後に大気中で１週間以上放置しても
全く異物発生がないことが確認されている。また、十分
低いヴィアコンタクト抵抗が得られる場合のこのＯ2プ
ラズマ処理による酸化被膜層の厚みは１０ｎｍ以下であ
った。
実施の形態におけるＯ2プラズマ処理工程の説明図であ
り、Ｏ2プラズマ時間とヴィアコンタクト抵抗の関係を
示すグラフである。図２に示すとおり、Ｏ2プラズマ時
間を延ばすとヴィアコンタクト抵抗が上昇することが理
解され、また、Ｏ2プラズマ処理時間が５ｓｅｃ以上で
異物は発生しなくなり、１０ｓｅｃのプラズマ処理で
も、異物を発生させず、しかも十分低いヴィアコンタク
ト抵抗が得られた。Ｏ2プラズマを導入すれば、タング
ステンエッチバック後に大気中で１週間以上放置しても
全く異物発生がないことが確認されている。また、十分
低いヴィアコンタクト抵抗が得られる場合のこのＯ2プ
ラズマ処理による酸化被膜層の厚みは１０ｎｍ以下であ
った。
【００１５】このタングステン２７のエッチバック後の
プラズマ処理は、酸素プラズマの他、窒素プラズマでも
可能である。この場合、例えばＮ2ガスのプラズマを発
生させて行うことによって、反応生成物２９上を含むバ
リヤメタル２６の表面が窒素プラズマと反応して窒化さ
れ、窒化物被膜で覆われる。この被膜が反応生成物２９
と大気中の水分が反応して異物が形成されるのを防止す
るのである。バリヤメタル２６がＴｉ／ＴｉＮである場
合はＴｉＮ表面のフッ化チタン等の反応生成物２９の表
面が窒化され、ＴｉＮ膜に戻るという効果も存在する。
プラズマ処理は、酸素プラズマの他、窒素プラズマでも
可能である。この場合、例えばＮ2ガスのプラズマを発
生させて行うことによって、反応生成物２９上を含むバ
リヤメタル２６の表面が窒素プラズマと反応して窒化さ
れ、窒化物被膜で覆われる。この被膜が反応生成物２９
と大気中の水分が反応して異物が形成されるのを防止す
るのである。バリヤメタル２６がＴｉ／ＴｉＮである場
合はＴｉＮ表面のフッ化チタン等の反応生成物２９の表
面が窒化され、ＴｉＮ膜に戻るという効果も存在する。
【００１６】なお、この実施の形態においては酸素プラ
ズマおよび窒素プラズマの例を示したが、これら以外に
酸化性プラズマとしてＣＯ2，Ｎ2Ｏ，Ｏ3等のガスプラ
ズマ、窒化性プラズマとしてＮＨ3等のガスプラズマも
可能であり、また、反応生成物２９の表面に被膜を形成
する方法として炭素またはボロンを含むプラズマを使用
することも可能である。一般にバリヤメタルは高融点金
属あるいはその化合物からなっているが、炭素やボロン
を含むプラズマ処理をすると、バリヤメタル表面に高融
点金属のカーバイドやボロン化合物ができる。このカー
バイドやボロン化合物は比較的高い導電性を有している
ので、被膜の膜厚があまり厚くならないようにプラズマ
処理時間に注意を払う必要性が少なくなるという利点を
有するものである。更に、本実施の形態ではヴィアコン
タクト部分のタングステンプラグ形成工程における処理
について説明したが、基板とアルミ配線とのコンタクト
工程等のタングステンプラグ形成工程、ＭＯＳトランジ
スタのゲート電極上のコンタクト形成工程などタングス
テンプラグが必要なコンタクトすべてについて同様の効
果が得られることはいうまでもない。
ズマおよび窒素プラズマの例を示したが、これら以外に
酸化性プラズマとしてＣＯ2，Ｎ2Ｏ，Ｏ3等のガスプラ
ズマ、窒化性プラズマとしてＮＨ3等のガスプラズマも
可能であり、また、反応生成物２９の表面に被膜を形成
する方法として炭素またはボロンを含むプラズマを使用
することも可能である。一般にバリヤメタルは高融点金
属あるいはその化合物からなっているが、炭素やボロン
を含むプラズマ処理をすると、バリヤメタル表面に高融
点金属のカーバイドやボロン化合物ができる。このカー
バイドやボロン化合物は比較的高い導電性を有している
ので、被膜の膜厚があまり厚くならないようにプラズマ
処理時間に注意を払う必要性が少なくなるという利点を
有するものである。更に、本実施の形態ではヴィアコン
タクト部分のタングステンプラグ形成工程における処理
について説明したが、基板とアルミ配線とのコンタクト
工程等のタングステンプラグ形成工程、ＭＯＳトランジ
スタのゲート電極上のコンタクト形成工程などタングス
テンプラグが必要なコンタクトすべてについて同様の効
果が得られることはいうまでもない。
【００１７】以上のように本実施の形態によれば、タン
グステンプラグ形成時の、特にバリヤメタル上のフッ素
による反応生成物への水分吸着による異物発生を防ぐこ
とができ、従来の方法における反応生成物を除去するた
めのヒートアップチャンバー等は不要となり、また、前
記の異物発生がないので、その上に形成される配線のパ
ターン不良がなくなり、歩留まり低下のない安定した半
導体製造プロセスを安価に実現することができる。
グステンプラグ形成時の、特にバリヤメタル上のフッ素
による反応生成物への水分吸着による異物発生を防ぐこ
とができ、従来の方法における反応生成物を除去するた
めのヒートアップチャンバー等は不要となり、また、前
記の異物発生がないので、その上に形成される配線のパ
ターン不良がなくなり、歩留まり低下のない安定した半
導体製造プロセスを安価に実現することができる。
【００１８】
【発明の効果】以上のように本発明によれば、バリヤメ
タル上の異物発生を防ぐことができるので、その上に形
成される配線のパターン不良がなくなり、歩留まり低下
のない安定した半導体製造プロセスを安価に実現できる
という有利な効果が得られる。
タル上の異物発生を防ぐことができるので、その上に形
成される配線のパターン不良がなくなり、歩留まり低下
のない安定した半導体製造プロセスを安価に実現できる
という有利な効果が得られる。
【図１】本発明の半導体装置の製造方法の一実施の形態
におけるタングステンプラグ形成方法の各工程を説明す
るための半導体装置の断面概略図
におけるタングステンプラグ形成方法の各工程を説明す
るための半導体装置の断面概略図
【図２】本発明の半導体装置の製造方法の一実施の形態
におけるＯ2プラズマ処理工程の説明図
におけるＯ2プラズマ処理工程の説明図
【図３】従来の一般的なタングステンプラグ形成方法の
各工程における半導体装置の断面概略図
各工程における半導体装置の断面概略図
２１ Ｓｉ基板 ２２ 第１層間膜 ２３ 第１アルミ配線 ２４ 第２層間膜 ２５ ヴィアコンタクトホール ２６ バリアメタル ２７ タングステン ２８ タングステンプラグ ２９ 反応生成物 ３０ 酸化膜層 ３１ 第２アルミ配線
Claims (5)
- 【請求項１】 半導体基板上の高融点金属層または高融
点金属化合物層上に形成された被エッチング層を容器中
でフッ素を含むガスを用いてエッチングして前記高融点
金属層または高融点金属化合物層が露出した時点でエッ
チングを停止するエッチング工程と、前記工程に連続し
て前記容器中でガスプラズマにより処理するプラズマ処
理工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 プラズマ処理工程は、ガスプラズマと前
記高融点金属層または高融点金属化合物層表面とを反応
させて被膜を生成する工程であることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 ガスプラズマは、少なくとも酸素、窒
素、炭素またはボロンのいずれかを含むことを特徴とす
る請求項１または請求項２に記載の半導体装置の製造方
法。 - 【請求項４】 高融点金属化合物層は窒化チタンであ
り、被エッチング層はタングステンであることを特徴と
する請求項１ないし請求項３のいずれか１項に記載の半
導体装置の製造方法。 - 【請求項５】 高融点金属化合物層が窒化チタン、被エ
ッチング層がタングステン、フッ素を含むガスが六フッ
化硫黄、ガスプラズマが酸素プラズマであり、窒化チタ
ン表面に形成される被膜が酸化チタン層で、その厚さが
１０ｎｍ以下であることを特徴とする請求項２記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13689798A JP3453719B2 (ja) | 1998-05-19 | 1998-05-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13689798A JP3453719B2 (ja) | 1998-05-19 | 1998-05-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330241A true JPH11330241A (ja) | 1999-11-30 |
| JP3453719B2 JP3453719B2 (ja) | 2003-10-06 |
Family
ID=15186125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13689798A Expired - Fee Related JP3453719B2 (ja) | 1998-05-19 | 1998-05-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3453719B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390038B1 (ko) * | 1999-12-30 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 다층 배선 형성방법 |
| US6872656B2 (en) * | 2002-12-24 | 2005-03-29 | Renesas Technology Corp. | Semiconductor device and method of fabricating the same |
-
1998
- 1998-05-19 JP JP13689798A patent/JP3453719B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390038B1 (ko) * | 1999-12-30 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 다층 배선 형성방법 |
| US6872656B2 (en) * | 2002-12-24 | 2005-03-29 | Renesas Technology Corp. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3453719B2 (ja) | 2003-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177347B1 (en) | In-situ cleaning process for Cu metallization | |
| US5804505A (en) | Method of producing semiconductor device having buried contact structure | |
| JP2001522531A (ja) | 半導体基板上の構造物を選択的にプラズマエッチングするための方法 | |
| US6645852B1 (en) | Process for fabricating a semiconductor device having recess portion | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JPH04209556A (ja) | 局部相互接続形成方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| US20040188842A1 (en) | Interconnect structure | |
| JP2002217288A (ja) | 半導体装置およびその製造方法 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| JP3453719B2 (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2010056574A (ja) | 半導体装置の製造方法 | |
| JP2006165189A (ja) | 半導体装置の製造方法 | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| US6872656B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2001077193A (ja) | コンタクトの形成方法 | |
| US6534415B2 (en) | Method of removing polymer residues after tungsten etch back | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| JP2006294842A (ja) | 半導体装置の製造方法 | |
| JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JP2725695B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |