JP2006294842A

JP2006294842A - 半導体装置の製造方法

Info

Publication number: JP2006294842A
Application number: JP2005113205A
Authority: JP
Inventors: Katsuichi Fukui; 勝一福井; Hiroshi Matsumoto; 浩史松本
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-04-11
Filing date: 2005-04-11
Publication date: 2006-10-26
Anticipated expiration: 2025-04-11
Also published as: JP4408830B2

Abstract

【課題】メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する場合に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる半導体装置の製造方法を得る。
【解決手段】下地酸化膜上にＴｉ膜をＣＶＤ法で形成する工程と、Ｔｉ膜上にメタル膜を形成する工程と、メタル膜及びＴｉ膜をパターニングしてメタル配線を形成する工程と、Ｔｉ膜の側面を酸化する酸化工程と、この酸化工程の後に全面をフッ化アンモン系の薬液で洗浄する工程とを有する。
【選択図】図２

Description

本発明は、メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する半導体装置の製造方法に関し、特に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる半導体装置の製造方法に関するものである。

図４は、従来の半導体装置の製造方法を示す工程断面図である。まず、図４（ａ）に示すように、シリコン基板１１上に下地酸化膜１２を形成し、下地酸化膜１２にホール１３を形成し、全面にＴｉ膜１４、ＴｉＮ膜１５及びタングステン膜１６を形成し、フォトリソグラフィ技術を用いてＴｉ膜１４、ＴｉＮ膜１５及びタングステン膜１６をパターニングしてメタル配線を形成する。

この時点でレジストマスクパターンの残りレジスト、配線側壁デポ、酸化膜上デポなどのデポポリマー（反応副生成物、以下ポリマーと呼ぶ）が残っている。これを除去するために低温アッシング処理を行う。この低温アッシング処理により、カーボンを多く含むポリマーは除去されるが、例えばＴｉを含むポリマーなどは低温アッシングでは除去されにくくポリマー残渣１９ａ，１９ｂとなる。

そこで、図４（ｂ）に示すように、薬液洗浄によりポリマー残渣１９ａ，１９ｂを除去する。この薬液洗浄には用途に応じ様々な薬液が用いられるが、昨今のウェハの大口径化・枚葉化に伴い、薬液として常温でのポリマー除去性が良いフッ化アンモン系（ＮＨ_４Ｆ）を主成分としたものが用いられている。

しかし、従来の製造方法では、フッ化アンモン系薬液によりＴｉ膜１４と下地酸化膜１２の界面がサイドエッチされ、メタル配線の膜剥がれが起こるという問題があった。このメタル配線の膜剥がれは、Ｔｉ膜１４の成膜においてＴｉＣｌ_４系ＣＶＤ法のような６００℃以上の高温成膜法を用いると発生するが、スパッタ法などの４００℃以下の低温成膜法を用いれば回避することができる。また、スパッタ法では、物理的にＴｉ原子（又はクラスター分子）を下地酸化膜１２表面に打ち込むため、Ｔｉ膜１４と下地酸化膜１２の接触面積が大きくなり、かつ界面も緻密になって密着性が向上する。このことからも、スパッタ法を用いるとメタル配線の膜剥がれを防ぐことができる。

しかし、高集積化・微細化によりホールが高アスペクトとなっているのに対し、スパッタ法では十分なホールカバレッジ（被覆性）を得ることができない。従って、Ｔｉ膜の成膜においてＣＶＤ法を用いる必要がある。

本発明は、上述のような課題を解決するためになされたもので、その目的は、メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する場合に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる半導体装置の製造方法を得るものである。

本発明に係る半導体装置の製造方法は、下地酸化膜上にＴｉ膜をＣＶＤ法で形成する工程と、Ｔｉ膜上にメタル膜を形成する工程と、メタル膜及びＴｉ膜をパターニングしてメタル配線を形成する工程と、Ｔｉ膜の側面を酸化する酸化工程と、この酸化工程の後に全面をフッ化アンモン系の薬液で洗浄する工程とを有する。本発明のその他の特徴は以下に明らかにする。

本発明により、メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する場合に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる。

実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図１及び２を参照しながら説明する。

まず、図１（ａ）に示すように、シリコン基板１１上にＳｉＯ_２からなる下地酸化膜１２を成膜する。この際、原料ガスとしてＴＥＯＳを用い、成膜温度６８０℃程度の低圧ＣＶＤ法を用いる。そして、例えばフォトリソグラフィ技術を用いてレジストマスクパターン（図示せず）を形成した後、ＣＦ_４，Ｃ_４Ｆ_８，ＣＨＦ_３などのエッチングガス又はそれらにＡｒガスを混ぜた混合ガスを用いたドライエッチング法により、下地酸化膜１２に微細なホール１３を形成する。

次に、図１（ｂ）に示すように、下地酸化膜１２上に、バリアメタルとしてＴｉ膜１４及びＴｉＮ膜１５をＣＶＤ法により成膜する。この際、ＴｉＣｌ_４を原料ガスとし、成膜温度を７００℃程度とする。バリアメタルの膜厚はデバイスの電気特性や信頼性などで規定され、ここでは１０ｎｍのＴｉＮ膜及び１０ｎｍのＴｉ膜の二層バリアメタルを形成した。

次に、図１（ｃ）に示すように、ＴｉＮ膜１５上にメタル膜であるタングステン膜１６をＣＶＤ法により成膜する。この際、ＷＦ_６とＨ_２を含んだガス雰囲気とし、成膜温度を４５０℃程度とする。そして、図１（ｄ）に示すように、フォト・リソグラフィー技術を用いてレジストマスクパターン１７を形成する。

次に、図２（ａ）に示すように、レジストマスクパターン１７をマスクとし、ＳＦ_６やＣｌ_２などのエッチングガスを含んだ混合ガスを用いたドライエッチング法により、タングステン膜１６、ＴｉＮ膜１５及びＴｉ膜１４をパターニングしてメタル配線を形成する。この際、レジストマスクパターン１７や配線側壁デポ１８ａ，酸化膜上デポ１８ｂなどのポリマーが残る。

これらを除去するために、Ｏ_２，ＣＦ_４，ＣＨＦ_３などを含んだ混合ガスプラズマで低温アッシング処理を行う。ここで、温度は特に規定されるものでは無く、０〜１００℃程度の温度で処理を行うのが一般的で、ここでは室温でアッシングを行う。なお、高温でアッシングを行わないのは、ＣＦ系のポリマーが高温アッシングの最中に硬化し、却って除去が困難になることを防ぐためである。

この低温アッシングにおいて、カーボンを多く含むポリマーは除去されるが、Ｔｉを含むポリマーなど除去されにくいため、図２（ｂ）に示すようにポリマー残渣１９ａ，１９ｂが残る。そこで、薬液洗浄にてポリマー残渣１９ａ，１９ｂを除去する必要があるが、実施の形態１では薬液洗浄の前に２５０℃の高温下で酸素プラズマに曝して酸化処理を行う。

図３は、Ｔｉ膜の側面付近についてのＴＥＭ−ＥＥＬＳ（Electron Energy Loss Spectroscopy）解析結果を示す図である。酸化処理前は図３（ａ）に示すようにＴｉのピークのみが検出されるが、酸化処理後は図３（ｂ）に示すようにＴｉＯｘ（０＜ｘ≦２）のピークも検出される。これにより、Ｔｉ膜の側面が酸化されてＴｉＯｘ（０＜ｘ≦２）が形成されていることが確認された。

この酸化処理により、図２（ｃ）に示すように、Ｔｉ膜１４の側面を酸化して側壁酸化膜２０を形成する。この酸化工程の後に、図２（ｄ）に示すように、全面をフッ化アンモン系の薬液で洗浄して、ポリマー残渣１９ａ，１９ｂを除去する。

ここで、フッ化アンモン系の薬液ではＴｉＯｘ膜がエッチングされず、ＳｉＯ_２のエッチングレートも０．５２ｎｍ／ｍｉｎと非常に小さいことが実験で確認されている。そして、ＴｉＯｘ膜とＳｉＯ_２膜の界面にＴｉ−Ｏ−Ｓｉの強いボンディングが形成されている。従って、Ｔｉ膜１４と下地酸化膜１２の界面の対薬品性が向上するため、フッ化アンモン系の薬液処理によるメタル配線の膜剥がれを抑制することができる。なお、一般にＴｉ−Ｏのボンディングは強固であり安定した結合状態を保っているため、フッ化アンモン系以外の薬液に対しても同様の効果が期待できる。

また、酸素プラズマ処理温度が高過ぎるとタングステンが酸化されるが、３００℃以下であればタングステンの過剰酸化が生じないことが実験で確認されている。また、２００℃以上であればメタル配線の膜剥がれが生じないことが実験で確認されている。

また、薬液洗浄における下地酸化膜のエッチレートを０．５２ｎｍ／ｍｉｎとし、薬液洗浄の時間を９０秒程度とすると、ＴｉＯｘ膜の膜厚は、倍のマージンを含め０．５２×９０÷６０×２＝１．５６ｎｍ以上であることが望ましい。実際、処理時間が１８０秒の場合でも、ＴｉＯｘ膜の膜厚が４．９ｎｍでメタル配線の膜剥がれが発生しないことがＥＥＬＳ分析で確認された。このことから、ＴｉＯｘ膜の膜厚は２．５ｎｍ以上であることが更に望ましい。

一方、酸化工程においてタングステンも酸化されるが、ＴｉＯｘ膜の膜厚が７．９ｎｍ以下となる酸化条件であればタングステンが酸化されてもデバイス特性的に問題無いことが確認されている。従って、バラツキを２０％とすると、ＴｉＯｘ膜の膜厚は１０ｎｍ以下であることが望ましい。

実施の形態２．
実施の形態２では、酸素プラズマ処理をＯ_２／Ｎ_２雰囲気中で行う。その他の工程は実施の形態１と同様である。このようにＯ_２／Ｎ_２条件化で酸化を行うと、Ｔｉ膜の側面にＴｉＯＮｘ（酸化窒化チタン）膜が形成されることがＥＥＬＳ分析で確かめられている。この場合も、実施の形態１同様にメタル配線の膜剥がれが抑制することができる。

また、Ｎ_２の流量比（＝Ｎ_２／[Ｏ_２＋Ｎ_２]）は５〜２５％の間が望ましく、この場合は酸化レートがＯ_２単独より１．７〜２．１倍になる。従って、実施の形態１に比べて処理時間を短くでき、スループットの向上を図ることができる。

実施の形態３．
実施の形態３では、酸化工程において、Ｏ_２＋Ｈ_２Ｏプラズマ処理（水アッシング）を行う。その他の工程は実施の形態１と同様である。これにより、実施の形態１同様にＴｉ膜の側面が酸化されてメタル配線の膜剥がれを抑制することができ、さらに酸化レートを上げることもできる。

実施の形態４．
実施の形態４では、酸化工程において、オゾンアッシングを行う。その他の工程は実施の形態１と同様である。これにより、実施の形態１同様にＴｉ膜の側面が酸化されてメタル配線の膜剥がれを抑制することができ、かつプラズマチャージアップダメージを回避することもできる。

本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（その１）である。本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（その２）である。Ｔｉ膜の側面付近についてのＴＥＭ−ＥＥＬＳ解析結果を示す図である。従来の半導体装置の製造方法を示す工程断面図である。

符号の説明

１１シリコン基板
１２下地酸化膜
１３ホール
１４ＴｉＮ膜
１５Ｔｉ膜
１６タングステン膜
１９ａ，１９ｂポリマー残渣
２０側壁酸化膜

Claims

下地酸化膜上にＴｉ膜をＣＶＤ法で形成する工程と、
前記Ｔｉ膜上にメタル膜を形成する工程と、
前記メタル膜及び前記Ｔｉ膜をパターニングしてメタル配線を形成する工程と、
前記Ｔｉ膜の側面を酸化する酸化工程と、
前記酸化工程の後に全面をフッ化アンモン系の薬液で洗浄する工程とを有することを特徴とする半導体装置の製造方法。
前記酸化工程において、酸素プラズマに晒して酸化処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
前記酸化工程において、酸素プラズマ処理温度が２００℃以上３００℃以下であることを特徴とする請求項２記載の半導体装置の製造方法。
前記Ｔｉ膜の側面に形成するＴｉＯｘ膜の膜厚を２．５ｎｍ以上１０ｎｍ以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
酸素プラズマ処理をＯ_２／Ｎ_２雰囲気中で行うことを特徴する請求項２記載の半導体装置の製造方法。
前記酸化工程において、Ｏ_２＋Ｈ_２Ｏプラズマ処理を行うことを特徴とする請求項２記載の半導体装置の製造方法。
前記酸化工程において、オゾンアッシングを行うことを特徴とする請求項２記載の半導体装置の製造方法。