JP2006261687A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2006261687A JP2006261687A JP2006129423A JP2006129423A JP2006261687A JP 2006261687 A JP2006261687 A JP 2006261687A JP 2006129423 A JP2006129423 A JP 2006129423A JP 2006129423 A JP2006129423 A JP 2006129423A JP 2006261687 A JP2006261687 A JP 2006261687A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- etching
- layer
- substrate
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Abstract
【解決手段】 絶縁層68,81のエッチングは、1,2−エタンジオール,フッ化水素およびフッ化アンモニアを含むエッチング溶液を用いて行われる。このエッチング溶液は、絶縁層68,81の100〜900オングストロームの範囲でエッチングする。このエッチングは、絶縁層68,81内の移動イオンの少なくと75パーセントを除去し、移動イオンの少なくとも95パーセントを除去しなければならない。このプロセスは、酸フード,酸コンパチブル・スプレー・ツールまたはパドル処理ツールを用いて実施できる。このプロセスは、このプロセスを多くの異なる既存の処理工程に容易に統合できる多くの異なる実施例を含む。同様なプロセスは、レジスト・エッチバック処理工程でも利用できる。
【選択図】 図1
Description
程と、この金属含有層の露出部分をハロゲン化物含有プラズマ・エッチング剤でエッチングして、相互接続部材を形成する工程と、パターニングされた有機マスキング層を、有機マスキング層溶媒ではなくプラズマ・ガスで除去する工程と、第1絶縁層の一部をフッ化物含有溶液でエッチングする工程と、相互接続部材の上に第2絶縁層を形成する工程によって構成される。第1絶縁層の一部をエッチングする段階は、第1絶縁層の少なくとも100オングストロームをエッチングするか、あるいは第1絶縁層から移動イオンの少なくとも75パーセントを除去する。第1絶縁層の一部をエッチングする工程は、露出部分をエッチングする工程の後で、相互接続部材の上に層を形成する前に行われる。
本発明の実施例は、金属エッチング処理工程またはレジスト・エッチバック処理工程中に半導体装置に導入される移動イオン不純物を低減するために用いることができる。移動イオン不純物は、プラズマ金属エッチング工程中およびプラズマ金属エッチング工程のための有機マスキング層溶媒処理中に導入されると考えられる。有機マスキング層溶媒を省き、かつプラズマ金属エッチング工程の後に絶縁層の一部をエッチングすることにより、金属エッチング処理工程中に導入される移動イオン不純物は実質的に低減される。レジスト・エッチバック処理工程では、移動イオンは、有機層および絶縁層が同時にエッチングされるときに導入されることがある。絶縁層の一部はエッチングされ、絶縁層における移動イオン濃度を低減する。本発明は、以下で説明するいくつかの実施例でより理解される。
図1は、半導体装置を形成するために用いられる処理工程を含む。この処理工程は、コンタクトまたは穴(ビア)開口部を形成する工程11と、相互接続層を被着する工程12と、フォトレジスト・マスキング層を形成する工程13と、相互接続層を選択的にエッチングする工程14と、アッシング(有機マスキング層溶媒ではない)によりフォトレジスト・マスキング層を除去する工程15と、基板16を処理する工程16と、絶縁層を被着する工程17とを含む。
glass) ,PSG(phosphosilicate glass) などからなる第1レベル間絶縁層(first int
erlevel insulating layer) 28は、基板20の上にあり、ドレイン・コンタクト開口部291およびゲート・コンタクト開口部292を有する。第1絶縁層28は、約8000オングストローム厚であるが、他の実施例では4000〜8000オングストローム厚でもよい。この時点で示される装置を形成するためには、従来の工程が用いられる。
間絶縁層68が得られる。さまざまな処理要因の組合せを利用して、洗浄された第1レベル間絶縁層68を形成できる。これらの組合せは、機器の安定性、プロセスの安定性、第1レベル間絶縁層28の除去速度の制御、基板表面における除去速度の均等性を考慮して選ばれる。洗浄された第1レベル間絶縁層68を形成するために処理工程を統合することの特定の詳細は、処理工程が統合される機器に依存する。処理工程は、酸フード(acid hood) ,酸コンパチブル・スプレー・ツール(acid-compatible spray tool)またはパドル処理ツール(puddle processing tool)で行うことができる。これらすべての装置は当技術分野で周知であるが、酸コンパチブル・スプレー・ツールおよびパドル処理ツールについて簡単に説明する。酸コンパチブル・スプレー・ツールは、酸を利用できるように修正されている点を除いて、スピン・リンス乾燥機(SRD:spin rinse dryer)に類似している。パドル処理ツールは、基板が薬品の少なくとも1つの「パドル」を介して送られる点を除いて、フォトレジストを基板にコーティングするために用いられるトラックに類似した装置である。一般に、基板はパドル内にあるときに回転される。
相互接続の例で説明したのと同様な移動イオンおよび他の装置信頼性の問題の一部は、レジスト・エッチバック・プロセスでも生じることがある。図10は、レジスト・エッチバック(REB)処理工程の前の半導体基板の一部の断面図を含む。フィールド分離領域101,ソース領域102,ドレイン領域103およびチャネル領域106は、基板100内に少なくとも部分的にある。ゲート誘電層104およびゲート電極105は、チャネル領域106とソースおよびドレイン領域102,103の一部の上にある。
出面に結合して、移動イオンを引きつけ、装置における移動イオン濃度を増加することがあると考えられる。高い移動イオン濃度は、装置の性能および信頼性を低減することが知られている。
Claims (4)
- 半導体基板(20)の上方に第1絶縁層(28,71)を形成する工程と、
前記第1絶縁層(28,71)の上方に金属含有層(41)を被着する工程と、
前記金属含有層の上方にパターニングされた有機マスキング層(421,422)を形成することによって、金属含有層(41)に露出部分を形成する工程と、
前記金属含有層(41)の露出部分を、ハロゲン化物含有プラズマ・エッチング剤でエッチングして、相互接続部材(411,412,75)を形成する工程であって、このエッチング工程の間に前記第1絶縁層に移動イオンが入れられる、相互接続部材の形成工程と、
パターニングされた有機マスキング層(421,422)を、有機マスキング層溶媒ではなくプラズマ・ガスで除去する工程と、
第1絶縁層(28,71)の一部をエッチング溶液でエッチングする工程であって、この工程は、前記露出部分のエッチング工程の後、かつ前記相互接続部材(411,412,75)の上方にいかなる層を形成する前に行われて、前記第1絶縁層(68,81)の少なくとも10nm(100オングストローム)をエッチングし、または前記第1絶縁層から少なくとも75パーセントの移動イオンを除去する、第1絶縁層の一部のエッチング工程と、
前記相互接続部材の上方に第2絶縁層(71,82)を形成する工程とを備える、半導体装置の製造方法。 - 前記エッチング溶液は摂氏20度で少なくとも2センチポイズの粘性を有するキャリア溶媒を含有する、請求項1に記載の半導体装置の製造方法。
- 前記基板を脱イオン水で洗浄する前に、前記基板をアルコールおよびグリコールからなる群から選択された薬品によって洗浄する工程と、
前記基板を脱イオン水で洗浄する工程と、
前記基板を乾燥する工程とをさらに備え、
前記基板を薬品で洗浄する工程、脱イオン水で洗浄する工程、および乾燥する工程は、前記第1絶縁層の一部のエッチング工程と、前記第2絶縁層の形成工程との間に行われる、請求項1に記載の半導体装置の製造方法。 - 前記第1絶縁層の一部のエッチング工程、および前記基板を薬品で洗浄する工程、脱イオン水で洗浄する工程、および乾燥する工程は、酸コンパチブル・スプレー・ツールの内部で同一のサイクルの間に行われる、請求項3に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/219,123 US5476816A (en) | 1994-03-28 | 1994-03-28 | Process for etching an insulating layer after a metal etching step |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7082035A Division JPH07283320A (ja) | 1994-03-28 | 1995-03-15 | 半導体装置を形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261687A true JP2006261687A (ja) | 2006-09-28 |
JP4563340B2 JP4563340B2 (ja) | 2010-10-13 |
Family
ID=22817976
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7082035A Pending JPH07283320A (ja) | 1994-03-28 | 1995-03-15 | 半導体装置を形成する方法 |
JP2006129423A Expired - Lifetime JP4563340B2 (ja) | 1994-03-28 | 2006-05-08 | 半導体デバイスの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7082035A Pending JPH07283320A (ja) | 1994-03-28 | 1995-03-15 | 半導体装置を形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5476816A (ja) |
EP (1) | EP0675535A1 (ja) |
JP (2) | JPH07283320A (ja) |
KR (1) | KR100217450B1 (ja) |
CN (1) | CN1106034C (ja) |
TW (1) | TW301026B (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3351924B2 (ja) * | 1995-01-06 | 2002-12-03 | 忠弘 大見 | 洗浄方法 |
US5547892A (en) * | 1995-04-27 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company | Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors |
US5716535A (en) * | 1996-03-05 | 1998-02-10 | Micron Technology, Inc. | Methods and etchants for etching oxides of silicon with low selectivity |
KR100209698B1 (ko) * | 1996-10-11 | 1999-07-15 | 구본준 | 유기 반사방지막 식각방법 |
US6008129A (en) * | 1997-08-28 | 1999-12-28 | Motorola, Inc. | Process for forming a semiconductor device |
US6177337B1 (en) | 1998-01-06 | 2001-01-23 | International Business Machines Corporation | Method of reducing metal voids in semiconductor device interconnection |
KR100510446B1 (ko) * | 1998-01-07 | 2005-10-21 | 삼성전자주식회사 | 반도체 장치의 콘택홀 세정방법 |
US5906948A (en) * | 1998-04-17 | 1999-05-25 | Vanguard International Semiconductor Corporation | Method for etching high aspect-ratio multilevel contacts |
US6136669A (en) * | 1998-07-21 | 2000-10-24 | International Business Machines Corporation | Mobile charge immune process |
US5939336A (en) * | 1998-08-21 | 1999-08-17 | Micron Technology, Inc. | Aqueous solutions of ammonium fluoride in propylene glycol and their use in the removal of etch residues from silicon substrates |
JP3279532B2 (ja) * | 1998-11-06 | 2002-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US6214717B1 (en) | 1998-11-16 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Method for adding plasma treatment on bond pad to prevent bond pad staining problems |
US6162727A (en) * | 1998-11-25 | 2000-12-19 | Advanced Micro Devices, Inc. | Chemical treatment for preventing copper dendrite formation and growth |
US7402467B1 (en) * | 1999-03-26 | 2008-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6492283B2 (en) * | 2000-02-22 | 2002-12-10 | Asm Microchemistry Oy | Method of forming ultrathin oxide layer |
US6194326B1 (en) * | 2000-04-06 | 2001-02-27 | Micron Technology, In. | Low temperature rinse of etching agents |
TW554075B (en) * | 2002-04-17 | 2003-09-21 | Grand Plastic Technology Corp | Puddle etching method of thin film using spin processor |
US7253092B2 (en) * | 2003-06-24 | 2007-08-07 | Nec Electronics America, Inc. | Tungsten plug corrosion prevention method using water |
US7348281B2 (en) * | 2003-09-19 | 2008-03-25 | Brewer Science Inc. | Method of filling structures for forming via-first dual damascene interconnects |
WO2005053004A1 (en) * | 2003-11-19 | 2005-06-09 | Honeywell International Inc. | Selective removal chemistries for sacrificial layers methods of production and uses thereof |
KR100562657B1 (ko) * | 2004-12-29 | 2006-03-20 | 주식회사 하이닉스반도체 | 리세스게이트 및 그를 구비한 반도체장치의 제조 방법 |
US8318606B2 (en) * | 2009-08-25 | 2012-11-27 | Lsi Corporation | Dielectric etching |
CN102376562B (zh) * | 2010-08-24 | 2013-09-04 | 中芯国际集成电路制造(上海)有限公司 | 用于半导体工艺的灰化处理方法 |
CN104835733B (zh) * | 2014-02-08 | 2017-09-15 | 北大方正集团有限公司 | 去除芯片中可动离子电荷的方法 |
JP2016122801A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10355150B2 (en) * | 2016-06-28 | 2019-07-16 | The United States Of America As Represented By The Secretary Of The Army | Method of passivating and encapsulating III-V surfaces |
JP6989207B2 (ja) * | 2018-05-15 | 2022-01-05 | 住友電工デバイス・イノベーション株式会社 | キャパシタの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02219231A (ja) * | 1988-12-21 | 1990-08-31 | American Teleph & Telegr Co <Att> | 半導体集積回路内の移動性イオン汚染を低減するための方法 |
JPH02275627A (ja) * | 1989-01-18 | 1990-11-09 | Toshiba Corp | 半導体装置の製造方法 |
JPH04266028A (ja) * | 1990-10-31 | 1992-09-22 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3917491A (en) * | 1974-01-08 | 1975-11-04 | Us Army | Methods for fabricating resistant MOS devices |
FR2288392A1 (fr) * | 1974-10-18 | 1976-05-14 | Radiotechnique Compelec | Procede de realisation de dispositifs semiconducteurs |
US4569722A (en) * | 1984-11-23 | 1986-02-11 | At&T Bell Laboratories | Ethylene glycol etch for processes using metal silicides |
DD249706A1 (de) * | 1986-06-05 | 1987-09-16 | Werk Fernsehelektronik Veb | Aetzmittel zum aetzen von siliziumdioxid auf halbleitermaterialien |
US4871422A (en) * | 1987-01-27 | 1989-10-03 | Olin Corporation | Etching solutions containing ammonium fluoride and anionic sulfate esters of alkylphenol polyglycidol ethers and method of etching |
US4966865A (en) * | 1987-02-05 | 1990-10-30 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
US4980301A (en) * | 1988-12-21 | 1990-12-25 | At&T Bell Laboratories | Method for reducing mobile ion contamination in semiconductor integrated circuits |
US4921572A (en) * | 1989-05-04 | 1990-05-01 | Olin Corporation | Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt |
US5169408A (en) * | 1990-01-26 | 1992-12-08 | Fsi International, Inc. | Apparatus for wafer processing with in situ rinse |
US5320709A (en) * | 1993-02-24 | 1994-06-14 | Advanced Chemical Systems International Incorporated | Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution |
-
1994
- 1994-03-28 US US08/219,123 patent/US5476816A/en not_active Expired - Lifetime
-
1995
- 1995-02-07 TW TW084100971A patent/TW301026B/zh not_active IP Right Cessation
- 1995-02-14 KR KR1019950002649A patent/KR100217450B1/ko active IP Right Grant
- 1995-03-15 JP JP7082035A patent/JPH07283320A/ja active Pending
- 1995-03-20 EP EP95104041A patent/EP0675535A1/en not_active Ceased
- 1995-03-25 CN CN95103566A patent/CN1106034C/zh not_active Expired - Lifetime
-
2006
- 2006-05-08 JP JP2006129423A patent/JP4563340B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02219231A (ja) * | 1988-12-21 | 1990-08-31 | American Teleph & Telegr Co <Att> | 半導体集積回路内の移動性イオン汚染を低減するための方法 |
JPH02275627A (ja) * | 1989-01-18 | 1990-11-09 | Toshiba Corp | 半導体装置の製造方法 |
JPH04266028A (ja) * | 1990-10-31 | 1992-09-22 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW301026B (ja) | 1997-03-21 |
CN1106034C (zh) | 2003-04-16 |
EP0675535A1 (en) | 1995-10-04 |
US5476816A (en) | 1995-12-19 |
KR950034562A (ko) | 1995-12-28 |
JP4563340B2 (ja) | 2010-10-13 |
JPH07283320A (ja) | 1995-10-27 |
KR100217450B1 (ko) | 1999-09-01 |
CN1111821A (zh) | 1995-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4563340B2 (ja) | 半導体デバイスの製造方法 | |
KR101082993B1 (ko) | 레지스트용 박리제조성물 및 반도체장치의 제조방법 | |
US5849639A (en) | Method for removing etching residues and contaminants | |
JP3326644B2 (ja) | シリコン系材料層の加工方法 | |
US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
US6192899B1 (en) | Etch residue clean with aqueous HF/organic solution | |
JP2000332112A (ja) | 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法 | |
US5254213A (en) | Method of forming contact windows | |
US6692580B2 (en) | Method of cleaning a dual damascene structure | |
KR20030093186A (ko) | 비아를 형성하는 과정에서 나온 에칭 잔여물을 제거하기위한 방법 | |
KR20030004962A (ko) | 반도체장치의 제조방법 및 제조장치 | |
US6551943B1 (en) | Wet clean of organic silicate glass films | |
US6077777A (en) | Method for forming wires of semiconductor device | |
US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
JP4408830B2 (ja) | 半導体装置の製造方法 | |
JP4559565B2 (ja) | 金属配線の形成方法 | |
JP3298628B2 (ja) | 半導体装置の製造方法 | |
KR19980044194A (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH09298188A (ja) | 半導体装置の製造方法 | |
JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
KR100359298B1 (ko) | 반도체 장치의 금속 배선 형성방법 | |
JPH07211698A (ja) | 微細パターンの加工方法 | |
JP2001237415A (ja) | 半導体装置の製造方法 | |
KR20080088246A (ko) | 반도체 기판 세정 방법 | |
JP2004356474A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |