JPH04266028A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH04266028A JPH04266028A JP30561091A JP30561091A JPH04266028A JP H04266028 A JPH04266028 A JP H04266028A JP 30561091 A JP30561091 A JP 30561091A JP 30561091 A JP30561091 A JP 30561091A JP H04266028 A JPH04266028 A JP H04266028A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor integrated
- integrated circuit
- manufacturing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000002401 inhibitory effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- -1 DADBS Chemical compound 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 claims description 4
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000011109 contamination Methods 0.000 abstract description 20
- 238000009413 insulation Methods 0.000 abstract description 14
- 239000012530 fluid Substances 0.000 abstract description 9
- 230000006698 induction Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000012212 insulator Substances 0.000 description 14
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052708 sodium Inorganic materials 0.000 description 11
- 239000011734 sodium Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910001415 sodium ion Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- FKNQFGJONOIPTF-UHFFFAOYSA-N Sodium cation Chemical compound [Na+] FKNQFGJONOIPTF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 description 2
- 150000002830 nitrogen compounds Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- WSPOQKCOERDWJQ-UHFFFAOYSA-N 2-methyl-1,3,5,7,2,4,6,8-tetraoxatetrasilocane Chemical compound C[SiH]1O[SiH2]O[SiH2]O[SiH2]O1 WSPOQKCOERDWJQ-UHFFFAOYSA-N 0.000 description 1
- 125000003668 acetyloxy group Chemical group [H]C([H])([H])C(=O)O[*] 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- KNOXYHBCQYPISX-UHFFFAOYSA-N butoxysilicon Chemical group CCCCO[Si] KNOXYHBCQYPISX-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- MTKPOFJUULWZNU-UHFFFAOYSA-N ethoxysilicon Chemical compound CCO[Si] MTKPOFJUULWZNU-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- DCVOWNNIQFCMDW-UHFFFAOYSA-N methoxysilicon Chemical compound CO[Si] DCVOWNNIQFCMDW-UHFFFAOYSA-N 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 150000003961 organosilicon compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、導体間に絶縁体層が設
けられる半導体集積回路の製造方法に関する。
けられる半導体集積回路の製造方法に関する。
【０００２】
【従来の技術】典型的な集積回路の製造方法は、基板上
へのキャパシタやトランジスタなどの様々な要素の形成
と、それに続いてそれら要素を絶縁層でカバーすること
からなる。絶縁層は、要素やデバイスを互いに電気的に
絶縁したり、その上に設けられる金属やポリシリコンな
どからなる「ランナー」と呼ばれる導線の支持、絶縁を
行うといった様々な働きをする。一般に、ランナーは回
路内の個々のデバイスを接続する働きをする。今日の集
積回路はしばしば複数のランナー層を有し、各ランナー
層は他の層と絶縁層によって分離されており、全てのラ
ンナー層は基板の中または基板上に形成されたトランジ
スタやコンデンサといった要素の列の上に設けられる。
へのキャパシタやトランジスタなどの様々な要素の形成
と、それに続いてそれら要素を絶縁層でカバーすること
からなる。絶縁層は、要素やデバイスを互いに電気的に
絶縁したり、その上に設けられる金属やポリシリコンな
どからなる「ランナー」と呼ばれる導線の支持、絶縁を
行うといった様々な働きをする。一般に、ランナーは回
路内の個々のデバイスを接続する働きをする。今日の集
積回路はしばしば複数のランナー層を有し、各ランナー
層は他の層と絶縁層によって分離されており、全てのラ
ンナー層は基板の中または基板上に形成されたトランジ
スタやコンデンサといった要素の列の上に設けられる。
【０００３】
【発明が解決しようとする課題】半導体産業では、流動
性イオンによる汚染がしばしば問題となる。アルカリ金
属イオン、特にナトリウムイオンのような流動性イオン
が製造中に何らかの理由で、ランナーを分離する絶縁層
にしばしば侵入するのである。ＭＯＳＦＥＴデバイスで
は、これらのイオンは最終的に基板に移動し、デバイス
間の絶縁またはデバイスのスレッシホールド電圧に悪影
響を及ぼす。
性イオンによる汚染がしばしば問題となる。アルカリ金
属イオン、特にナトリウムイオンのような流動性イオン
が製造中に何らかの理由で、ランナーを分離する絶縁層
にしばしば侵入するのである。ＭＯＳＦＥＴデバイスで
は、これらのイオンは最終的に基板に移動し、デバイス
間の絶縁またはデバイスのスレッシホールド電圧に悪影
響を及ぼす。
【０００４】流動性イオン（特にナトリウム）による汚
染の考え得る原因は多数存在し、その全てが完全にわか
っているわけではない。可能性のある汚染の一つの原因
は、レベル間の絶縁体を平らにするための平坦化もしく
はエッチバックのプロセスである。すぐ上のレベルの金
属層または絶縁層の形成に伴う問題を緩和するために、
レベル間絶縁層は平坦化されるか少なくとも平滑化され
る。
染の考え得る原因は多数存在し、その全てが完全にわか
っているわけではない。可能性のある汚染の一つの原因
は、レベル間の絶縁体を平らにするための平坦化もしく
はエッチバックのプロセスである。すぐ上のレベルの金
属層または絶縁層の形成に伴う問題を緩和するために、
レベル間絶縁層は平坦化されるか少なくとも平滑化され
る。
【０００５】レベル１の絶縁体として三価のリンをドー
プした二酸化ケイ素を使うことが試みられた。これは、
三価のリンをドープした二酸化ケイ素は流動性イオンが
基板に達するのを防ぐと信じてのことである。しかし、
デバイス間の絶縁及びスレッシホールド電圧のシフトの
問題は依然として多層の金属層を有する半導体集積回路
を製造する技術において生じる。
プした二酸化ケイ素を使うことが試みられた。これは、
三価のリンをドープした二酸化ケイ素は流動性イオンが
基板に達するのを防ぐと信じてのことである。しかし、
デバイス間の絶縁及びスレッシホールド電圧のシフトの
問題は依然として多層の金属層を有する半導体集積回路
を製造する技術において生じる。
【０００６】本発明は、流動性イオン汚染を防止して、
汚染によるデバイス間絶縁及びスレッシホールド電圧の
シフトの問題を生じない半導体集積回路の製造方法を提
供することを目的とする。
汚染によるデバイス間絶縁及びスレッシホールド電圧の
シフトの問題を生じない半導体集積回路の製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の方法は、積み重
ねられた少なくとも３つの絶縁層を形成するステップと
、第３の絶縁層をエッチバックするステップとからなる
。
ねられた少なくとも３つの絶縁層を形成するステップと
、第３の絶縁層をエッチバックするステップとからなる
。
【０００８】本発明は、、第１の絶縁層と第３の絶縁層
にサンドウィッチされた流動性イオンの移動を禁止する
ことに役立つ第２の絶縁層を有することを特徴とする。 この第２の絶縁層は流動性イオンがシリコン基板に達す
るのを防ぐ働きをする。たとえ、ナトリウム自体や他の
流動性イオン汚染物自体が基板に侵入しなくとも、基板
におけるナトリウムで誘導されるイメージチャージはデ
バイスのパフォーマンスに悪影響を及ぼすので、第２の
絶縁層は基板に対して十分な高さに設けることが望まし
い。
にサンドウィッチされた流動性イオンの移動を禁止する
ことに役立つ第２の絶縁層を有することを特徴とする。 この第２の絶縁層は流動性イオンがシリコン基板に達す
るのを防ぐ働きをする。たとえ、ナトリウム自体や他の
流動性イオン汚染物自体が基板に侵入しなくとも、基板
におけるナトリウムで誘導されるイメージチャージはデ
バイスのパフォーマンスに悪影響を及ぼすので、第２の
絶縁層は基板に対して十分な高さに設けることが望まし
い。
【０００９】
【実施例】図１において、絶縁層１１は、電界効果トラ
ンジスタのゲート、ソース、ドレインをカバーするもの
であり、レベル１の絶縁層と呼ばれる。その下にあるデ
バイスの詳細な構成は、説明を簡単にするために省略し
ている。１３、１５、１７は、絶縁層１１の上に設けら
れた導電性のランナーである。ランナー１３、１５、１
７は例えばアルミニウムのような金属や、ポリシリコン
のような導電物質から出来ている。ランナー１３、１５
、１７の下側には能動トランジスタ領域または他のラン
ナーがあり、これらとランナー１３、１５、１７とを接
続するウィンドウまたはバイアスが設けられているが、
図を簡単にするために省略している。
ンジスタのゲート、ソース、ドレインをカバーするもの
であり、レベル１の絶縁層と呼ばれる。その下にあるデ
バイスの詳細な構成は、説明を簡単にするために省略し
ている。１３、１５、１７は、絶縁層１１の上に設けら
れた導電性のランナーである。ランナー１３、１５、１
７は例えばアルミニウムのような金属や、ポリシリコン
のような導電物質から出来ている。ランナー１３、１５
、１７の下側には能動トランジスタ領域または他のラン
ナーがあり、これらとランナー１３、１５、１７とを接
続するウィンドウまたはバイアスが設けられているが、
図を簡単にするために省略している。
【００１０】絶縁層２１はランナー１３、１５、１７を
カバーし、かつそれらの間のスペースを埋めている。絶
縁層２１には二酸化ケイ素を使用することができる。二
酸化ケイ素は絶縁体２１のようなレベル間絶縁体として
使用するために堆積されるが、この堆積は種々のガス源
による化学蒸着（ＣＶＤ）プロセスで行われる。堆積は
大気圧下または低圧下で行うことができるが、プラズマ
で強化するようにしても良い。絶縁層２１は、シランに
より形成するようにしても良い。また、略語「ＴＥＯＳ
」の四価エトキシシリコン化合物（Ｓｉ（ＯＣ２Ｈ５）
４）、略語「ＴＭＯＳ」の四価メトキシシリコン化合物
（Ｓｉ（ＯＣＨ）４）、略語「ＤＡＤＢＳ」の二価アセ
トキシ二価第三ブトキシシリコン化合物（Ｃ１０Ｈ２６
Ｏ４Ｓｉ）、「エアプロダクツ・アンド・ケミカルズ」
社から登録商標「ＴＯＭＣＡＴＳ」として販売されてい
る略語「ＴＭＣＴＳ」の四価メチルシクロ四価サイロク
サン（Ｃ４Ｈ１６Ｓｉ４Ｏ４）のような先端的有機シリ
コン化合物で絶縁層２１を作ってもよい。他の先端的物
質や他のプロセスを色々な組合せで使ってもよい。前述
したように、絶縁層２１は三価のリンを含んでいてもよ
い。
カバーし、かつそれらの間のスペースを埋めている。絶
縁層２１には二酸化ケイ素を使用することができる。二
酸化ケイ素は絶縁体２１のようなレベル間絶縁体として
使用するために堆積されるが、この堆積は種々のガス源
による化学蒸着（ＣＶＤ）プロセスで行われる。堆積は
大気圧下または低圧下で行うことができるが、プラズマ
で強化するようにしても良い。絶縁層２１は、シランに
より形成するようにしても良い。また、略語「ＴＥＯＳ
」の四価エトキシシリコン化合物（Ｓｉ（ＯＣ２Ｈ５）
４）、略語「ＴＭＯＳ」の四価メトキシシリコン化合物
（Ｓｉ（ＯＣＨ）４）、略語「ＤＡＤＢＳ」の二価アセ
トキシ二価第三ブトキシシリコン化合物（Ｃ１０Ｈ２６
Ｏ４Ｓｉ）、「エアプロダクツ・アンド・ケミカルズ」
社から登録商標「ＴＯＭＣＡＴＳ」として販売されてい
る略語「ＴＭＣＴＳ」の四価メチルシクロ四価サイロク
サン（Ｃ４Ｈ１６Ｓｉ４Ｏ４）のような先端的有機シリ
コン化合物で絶縁層２１を作ってもよい。他の先端的物
質や他のプロセスを色々な組合せで使ってもよい。前述
したように、絶縁層２１は三価のリンを含んでいてもよ
い。
【００１１】例えば「ＴＥＯＳ層の堆積」という表現は
、当業者間では、リアクタ内でＴＥＯＳを分解すること
により絶縁層を堆積するという意味に理解されている。 このプロセスは、必要に応じてプラズマにより強化して
行われ、その結果出来るものは「ＰＥＴＥＯＳ」と呼ば
れる。例えばＤＡＤＢＳやＴＭＣＴＳなどを利用するプ
ロセスにも、これと同様の表現が使われる。このプロセ
スには、三フッ化窒素またはオゾンを使用しても良い。 多段階堆積及びエッチバックを行う堆積プロセスもある
。
、当業者間では、リアクタ内でＴＥＯＳを分解すること
により絶縁層を堆積するという意味に理解されている。 このプロセスは、必要に応じてプラズマにより強化して
行われ、その結果出来るものは「ＰＥＴＥＯＳ」と呼ば
れる。例えばＤＡＤＢＳやＴＭＣＴＳなどを利用するプ
ロセスにも、これと同様の表現が使われる。このプロセ
スには、三フッ化窒素またはオゾンを使用しても良い。 多段階堆積及びエッチバックを行う堆積プロセスもある
。
【００１２】絶縁層２１の上表面２２は一般に平坦では
ない。なぜなら、付着した絶縁体は下にある凹凸形状を
写し取ったような表面２２を形成する傾向にあるからで
ある。よって、表面２２はランナー１３、１５、１７の
上の部分ではやや高く、ランナーのすき間の上部分では
やや低くなっている。
ない。なぜなら、付着した絶縁体は下にある凹凸形状を
写し取ったような表面２２を形成する傾向にあるからで
ある。よって、表面２２はランナー１３、１５、１７の
上の部分ではやや高く、ランナーのすき間の上部分では
やや低くなっている。
【００１３】金属や絶縁体などの堆積を引き続いて比較
的平らな表面の上に行えるように絶縁層２１の上表面２
２を平滑化、平坦化することがしばしば望ましい。そう
やって、堆積を平滑でない表面や波うった表面に行おう
とする時に起きるステップカバリッジの問題を避ける。 表面２２の平坦化はこの技術分野において良く知られた
種々の方法により行われる。
的平らな表面の上に行えるように絶縁層２１の上表面２
２を平滑化、平坦化することがしばしば望ましい。そう
やって、堆積を平滑でない表面や波うった表面に行おう
とする時に起きるステップカバリッジの問題を避ける。 表面２２の平坦化はこの技術分野において良く知られた
種々の方法により行われる。
【００１４】多くの平坦化技術は流動性イオン汚染の恐
れを伴う。ある平坦化方法ではレジストを使用する。レ
ジストが表面２２上に付着され、スピニングによって平
坦化される。それから、レジストとその下の絶縁体両方
をほぼ同じ割合で削り取るプロセスによってその両方が
エッチングされる。不運なことに、多くのレジストはナ
トリウムの豊富な源である。結果として、レジストーエ
ッチバック平坦化プロセスは流動性イオン汚染につなが
る。
れを伴う。ある平坦化方法ではレジストを使用する。レ
ジストが表面２２上に付着され、スピニングによって平
坦化される。それから、レジストとその下の絶縁体両方
をほぼ同じ割合で削り取るプロセスによってその両方が
エッチングされる。不運なことに、多くのレジストはナ
トリウムの豊富な源である。結果として、レジストーエ
ッチバック平坦化プロセスは流動性イオン汚染につなが
る。
【００１５】他の平坦化技術では、絶縁層２１の上表面
２２を反応性イオンエッチング（ＲＩＥ）によりエッチ
ングする。ＲＩＥエッチバック平坦化はレジストを使用
しないが、多くの従来のＲＩＥプロセスはナトリウムイ
オンの侵入を許すように見受けられる。
２２を反応性イオンエッチング（ＲＩＥ）によりエッチ
ングする。ＲＩＥエッチバック平坦化はレジストを使用
しないが、多くの従来のＲＩＥプロセスはナトリウムイ
オンの侵入を許すように見受けられる。
【００１６】結果として、最も良いと思うなんらかのプ
ロセスで絶縁層２１を平坦化またはエッチバックした後
に、絶縁層２１の上表面２２からナトリウムを取り除く
のにウェットクリーニングを行う。例えば、あるウェッ
トクリーニングでは、もしランナー１３、１５、１７が
金属で絶縁体平坦化後に表面に出ているのなら８対１の
割合のエチレングリコールと緩衝フッ化水素を使い、ラ
ンナーが表面に出ていないのなら１００対１の水とフッ
化水素を使う。
ロセスで絶縁層２１を平坦化またはエッチバックした後
に、絶縁層２１の上表面２２からナトリウムを取り除く
のにウェットクリーニングを行う。例えば、あるウェッ
トクリーニングでは、もしランナー１３、１５、１７が
金属で絶縁体平坦化後に表面に出ているのなら８対１の
割合のエチレングリコールと緩衝フッ化水素を使い、ラ
ンナーが表面に出ていないのなら１００対１の水とフッ
化水素を使う。
【００１７】ウェットクリーニングは、いたるところに
存在するナトリウムを取り除くには望ましい一方で、あ
る危険を伴う。絶縁層２１を形成するために使われたＣ
ＶＤプロセスの多くは、ランナーの隙間の部分を完全に
埋めはしない。ランナー１３と１５のように二つのラン
ナーが接近して配置されている場合、色々な不完全部２
３、２５が、ランナー対１３ー１５、１５ー１７の隙間
部分の絶縁層２１内に現れる。これら不完全部はボイド
であり、軟酸化物領域と呼ばれる。軟酸化物領域は明ら
かに固体酸化物領域であり、例えば前述したウェットク
リーニングの間に、特にエッチングによる傷を受け易い
。そのため、もし軟酸化物領域２３がランナー１３と１
５の隙間部分にあるときは、ウェットクリーニングはそ
の軟酸化物領域２３を特に狙って攻撃し、その結果絶縁
層２１内に溝が出来る。さらにウェットクリーニングを
続けると、ランナー１３と１５の隙間部分で下へ向けて
溝が延びていくことになる。溝は、結果として出来る上
表面の滑らかな形状を損ねることになり、引続き行われ
る絶縁体または金属の堆積が困難となるため望ましくな
い。
存在するナトリウムを取り除くには望ましい一方で、あ
る危険を伴う。絶縁層２１を形成するために使われたＣ
ＶＤプロセスの多くは、ランナーの隙間の部分を完全に
埋めはしない。ランナー１３と１５のように二つのラン
ナーが接近して配置されている場合、色々な不完全部２
３、２５が、ランナー対１３ー１５、１５ー１７の隙間
部分の絶縁層２１内に現れる。これら不完全部はボイド
であり、軟酸化物領域と呼ばれる。軟酸化物領域は明ら
かに固体酸化物領域であり、例えば前述したウェットク
リーニングの間に、特にエッチングによる傷を受け易い
。そのため、もし軟酸化物領域２３がランナー１３と１
５の隙間部分にあるときは、ウェットクリーニングはそ
の軟酸化物領域２３を特に狙って攻撃し、その結果絶縁
層２１内に溝が出来る。さらにウェットクリーニングを
続けると、ランナー１３と１５の隙間部分で下へ向けて
溝が延びていくことになる。溝は、結果として出来る上
表面の滑らかな形状を損ねることになり、引続き行われ
る絶縁体または金属の堆積が困難となるため望ましくな
い。
【００１８】この発明は、平坦化が引き起こすナトリウ
ム汚染の脅威を減らすのを助け、また欠陥２３や２５が
ある場合に行うと危険を伴うことになるウェットクリー
ニングの必要性をなくする。
ム汚染の脅威を減らすのを助け、また欠陥２３や２５が
ある場合に行うと危険を伴うことになるウェットクリー
ニングの必要性をなくする。
【００１９】図１において、この技術の当業者なら良く
知っている方法によって、典型的には約８０００±４０
００オングストロームの望ましい薄さで、前述した源ガ
スの一つにより堆積して、絶縁層２１は形成される。さ
らに、欠陥を埋めるのを助けるために、グラス上スピン
すなわちＰＥＴＥＯＳによりＢ２Ｏ３の堆積を引き続い
て行っても良い。一般的に言えば、どんな方法を使うの
であれ、ランナー間のスペースを完全無欠に埋めるまで
しなくても良いのであって、合理的に埋めるのが望まし
い。
知っている方法によって、典型的には約８０００±４０
００オングストロームの望ましい薄さで、前述した源ガ
スの一つにより堆積して、絶縁層２１は形成される。さ
らに、欠陥を埋めるのを助けるために、グラス上スピン
すなわちＰＥＴＥＯＳによりＢ２Ｏ３の堆積を引き続い
て行っても良い。一般的に言えば、どんな方法を使うの
であれ、ランナー間のスペースを完全無欠に埋めるまで
しなくても良いのであって、合理的に埋めるのが望まし
い。
【００２０】ここでは、平坦化エッチバック工程やウェ
ットクリーニング工程は必要ではない。その後、絶縁層
２７が堆積される。絶縁層２７は例えば、強化プラズマ
化学蒸着法や、低圧化学蒸着法などのような他の方法（
両方ともこの技術の当業者の間では良く知られている）
により堆積された窒化ケイ素である。絶縁層２７の厚さ
は２０００±５００オングストロームぐらいが望ましい
。絶縁層２７が窒化ケイ素の場合、ほぼ１０００オング
ストロームの厚さが限界性能を示すことが、出願人によ
るテストから分かった。また絶縁層２７は、２％から７
％の重量パーセントの三価のリンをドープしたＴＥＯＳ
の層でもよい。一般的に絶縁層２７は、ナトリウムバリ
アとして働くのなら、他のどんな低温下形成フィルムで
もよい。
ットクリーニング工程は必要ではない。その後、絶縁層
２７が堆積される。絶縁層２７は例えば、強化プラズマ
化学蒸着法や、低圧化学蒸着法などのような他の方法（
両方ともこの技術の当業者の間では良く知られている）
により堆積された窒化ケイ素である。絶縁層２７の厚さ
は２０００±５００オングストロームぐらいが望ましい
。絶縁層２７が窒化ケイ素の場合、ほぼ１０００オング
ストロームの厚さが限界性能を示すことが、出願人によ
るテストから分かった。また絶縁層２７は、２％から７
％の重量パーセントの三価のリンをドープしたＴＥＯＳ
の層でもよい。一般的に絶縁層２７は、ナトリウムバリ
アとして働くのなら、他のどんな低温下形成フィルムで
もよい。
【００２１】絶縁層２７が形成された後、さらに絶縁層
２９が堆積やその他当業者に知られた方法によって形成
される。必ずしも必要ではないが、典型的には絶縁層２
９は絶縁層２１と同じ物質で形成される。典型的には、
絶縁層２９の望ましい厚さは１．５±０．５マイクロメ
ートルである。
２９が堆積やその他当業者に知られた方法によって形成
される。必ずしも必要ではないが、典型的には絶縁層２
９は絶縁層２１と同じ物質で形成される。典型的には、
絶縁層２９の望ましい厚さは１．５±０．５マイクロメ
ートルである。
【００２２】図２において、絶縁層３１は、フォトレジ
スト平坦化またはリアクティブイオンエッチング（ＲＩ
Ｅ）を含む当業者によく知られた技術によりエッチバッ
クされた後の絶縁層２９である。ランナー上にある絶縁
層２７の上方の絶縁体を少なくとも１０００オングスト
ローム残すようなエッチバックが良い。どんな技術を使
っても、３１で示す上側絶縁体の比較的平坦な上表面３
２が作り出される。平坦な表面３２は、さらなる上レベ
ルのランナー形成をする場合には、そのための便利なプ
ラットホームになる。従って、引き続くプロセスは、バ
イアスの作製とランナーの形成を含む。絶縁層２７の存
在は、平坦化プロセスの間に入り込む流動性イオンが絶
縁体２１の中へ侵入するのを防ぐことになる。絶縁層２
７が流動性イオンの侵入を防ぐ正確なメカニズムは、完
全には分かっていない。絶縁層２７が三価のリンをドー
プしたＴＥＯＳ（Ｐ−ＰＥＴＥＯＳ）の場合、絶縁層２
７は捕獲者として働くということができる。絶縁層２７
が窒化ケイ素の場合は流動性イオン侵入のバリアとして
働く。
スト平坦化またはリアクティブイオンエッチング（ＲＩ
Ｅ）を含む当業者によく知られた技術によりエッチバッ
クされた後の絶縁層２９である。ランナー上にある絶縁
層２７の上方の絶縁体を少なくとも１０００オングスト
ローム残すようなエッチバックが良い。どんな技術を使
っても、３１で示す上側絶縁体の比較的平坦な上表面３
２が作り出される。平坦な表面３２は、さらなる上レベ
ルのランナー形成をする場合には、そのための便利なプ
ラットホームになる。従って、引き続くプロセスは、バ
イアスの作製とランナーの形成を含む。絶縁層２７の存
在は、平坦化プロセスの間に入り込む流動性イオンが絶
縁体２１の中へ侵入するのを防ぐことになる。絶縁層２
７が流動性イオンの侵入を防ぐ正確なメカニズムは、完
全には分かっていない。絶縁層２７が三価のリンをドー
プしたＴＥＯＳ（Ｐ−ＰＥＴＥＯＳ）の場合、絶縁層２
７は捕獲者として働くということができる。絶縁層２７
が窒化ケイ素の場合は流動性イオン侵入のバリアとして
働く。
【００２３】前述した平坦化ステップの後に面３２の付
近からナトリウムイオン汚染を取り除くためのウェット
クリーニング工程は必要ない。絶縁層２７の存在のおか
げで、絶縁層２１へのナトリウム侵入の恐れもなくウェ
ットクリーニングステップを省くことができる。ウェッ
トクリーニングによって作られる酸化物内の溝の問題も
これで避けられる。さらに、絶縁層２１、３１にサンド
ウィッチされている絶縁層２７の位置は、下にあるシリ
コン基板でイメージチャージが誘導されるのを防ぐこと
においても重要である。
近からナトリウムイオン汚染を取り除くためのウェット
クリーニング工程は必要ない。絶縁層２７の存在のおか
げで、絶縁層２１へのナトリウム侵入の恐れもなくウェ
ットクリーニングステップを省くことができる。ウェッ
トクリーニングによって作られる酸化物内の溝の問題も
これで避けられる。さらに、絶縁層２１、３１にサンド
ウィッチされている絶縁層２７の位置は、下にあるシリ
コン基板でイメージチャージが誘導されるのを防ぐこと
においても重要である。
【００２４】すなわち、絶縁層２１、３１の相対的厚さ
が重要であることがわかった。絶縁層２１、２７、２９
の厚さ合計を１．２マイクロメートルに固定しながら、
絶縁層２１の厚さを０．２マイクロメートル、０．５マ
イクロメートル、０．８マイクロメートルと変えていく
一方で、絶縁層２９の厚さを０．８マイクロメートル、
０．５マイクロメートル、０．２マイクロメートルと変
えることにより、個々のウェハーを使って一連の実験を
行った。絶縁層２７は厚さ０．２マイクロメートルの窒
化ケイ素である。エッチバックを実行しなかったが、フ
ォトレジストの堆積とオゾン中でのフォトレジストのア
ッシングによって絶縁層２９の上面にナトリウムが侵入
した。ＴＶＳ（「三角波電圧スウィープ」）テストが、
絶縁層２１内の流動性イオン汚染を検出するために行わ
れた。ＴＶＳテストは、米国特許第４，９５０，９７７
号明細書に開示されている。最小量のイオン流が、絶縁
層２１の厚さが０．８マイクロメートルのサンプルで見
つかった。絶縁層２７の上表面やその付近にナトリウム
イオンが存在すると、シリコン基板内と絶縁層３１の上
面に配置される金属ランナー内にイメージチャージが誘
導されるという説がある。シリコン基板内に見られるイ
メージチャージの量は、絶縁層３１の厚さを絶縁層の上
にある金属ランナーとシリコン基板のとの間にある絶縁
体の厚さの合計で割った値にほぼ比例する。基板内に誘
導されたイメージチャージは、前述したデバイス間の絶
縁性の問題及びスレッシホールド電圧のシフトの問題に
関与する。レベル１の絶縁層１１が三価のリンでドープ
したガラスであったとしても、イメージチャージ現象は
前述した問題を引き起こす。
が重要であることがわかった。絶縁層２１、２７、２９
の厚さ合計を１．２マイクロメートルに固定しながら、
絶縁層２１の厚さを０．２マイクロメートル、０．５マ
イクロメートル、０．８マイクロメートルと変えていく
一方で、絶縁層２９の厚さを０．８マイクロメートル、
０．５マイクロメートル、０．２マイクロメートルと変
えることにより、個々のウェハーを使って一連の実験を
行った。絶縁層２７は厚さ０．２マイクロメートルの窒
化ケイ素である。エッチバックを実行しなかったが、フ
ォトレジストの堆積とオゾン中でのフォトレジストのア
ッシングによって絶縁層２９の上面にナトリウムが侵入
した。ＴＶＳ（「三角波電圧スウィープ」）テストが、
絶縁層２１内の流動性イオン汚染を検出するために行わ
れた。ＴＶＳテストは、米国特許第４，９５０，９７７
号明細書に開示されている。最小量のイオン流が、絶縁
層２１の厚さが０．８マイクロメートルのサンプルで見
つかった。絶縁層２７の上表面やその付近にナトリウム
イオンが存在すると、シリコン基板内と絶縁層３１の上
面に配置される金属ランナー内にイメージチャージが誘
導されるという説がある。シリコン基板内に見られるイ
メージチャージの量は、絶縁層３１の厚さを絶縁層の上
にある金属ランナーとシリコン基板のとの間にある絶縁
体の厚さの合計で割った値にほぼ比例する。基板内に誘
導されたイメージチャージは、前述したデバイス間の絶
縁性の問題及びスレッシホールド電圧のシフトの問題に
関与する。レベル１の絶縁層１１が三価のリンでドープ
したガラスであったとしても、イメージチャージ現象は
前述した問題を引き起こす。
【００２５】下部のシリコン基板と上部の金属ランナー
の間の（ナトリウムがたまる場所である絶縁層２７の内
部や上面のような）インターフェイスの相対位置が重要
なパラメータであることがさらなる研究からわかった。 所定レベルの汚染に対しては、そのインターフェイス部
はシリコン基板から十分遠く、上部金属ランナーに近く
なくてはならない。そうすると、ほとんどのイメージチ
ャージはランナー内に現れ、回路の性能を落とすシリコ
ン基板内のイメージチャージはわずかである。
の間の（ナトリウムがたまる場所である絶縁層２７の内
部や上面のような）インターフェイスの相対位置が重要
なパラメータであることがさらなる研究からわかった。 所定レベルの汚染に対しては、そのインターフェイス部
はシリコン基板から十分遠く、上部金属ランナーに近く
なくてはならない。そうすると、ほとんどのイメージチ
ャージはランナー内に現れ、回路の性能を落とすシリコ
ン基板内のイメージチャージはわずかである。
【００２６】図１において、絶縁層２１は、三価のリン
でドープされたガラスか窒素化合物である。しかし、ド
ープされてないガラスはステップカバリッジの問題に対
して優れているので、それを使う方が望ましい。
でドープされたガラスか窒素化合物である。しかし、ド
ープされてないガラスはステップカバリッジの問題に対
して優れているので、それを使う方が望ましい。
【００２７】図３において、絶縁層１１及びこれの上に
あるランナー１３、１５、１７が描かれている。絶縁層
２１はランナー１３、１５、１７をカバーするが、潜在
的な不完全部分２３、２５を持つ。絶縁層３３、３５は
絶縁層２１の上表面に形成されている。絶縁層３３は窒
化ケイ素であり、約０．１±０．０５マイクロメートル
の厚さを持つ。一方、絶縁層３５は三価のリンでドープ
されたＴＥＯＳであり、約０．１±０．０５マイクロメ
ートルの厚さを持つ。絶縁層２１の厚さは約０．８±０
．１マイクロメートルであり、、平坦化前の絶縁層３７
の厚さは約１．５±０．５マイクロメートルである。 平坦化された絶縁層３７は絶縁層３５の上に形成される
。絶縁層３３、３５の順番は逆でもよい。図３の実施例
では、二つの分離した絶縁層３３、３５が形成されてい
る。
あるランナー１３、１５、１７が描かれている。絶縁層
２１はランナー１３、１５、１７をカバーするが、潜在
的な不完全部分２３、２５を持つ。絶縁層３３、３５は
絶縁層２１の上表面に形成されている。絶縁層３３は窒
化ケイ素であり、約０．１±０．０５マイクロメートル
の厚さを持つ。一方、絶縁層３５は三価のリンでドープ
されたＴＥＯＳであり、約０．１±０．０５マイクロメ
ートルの厚さを持つ。絶縁層２１の厚さは約０．８±０
．１マイクロメートルであり、、平坦化前の絶縁層３７
の厚さは約１．５±０．５マイクロメートルである。 平坦化された絶縁層３７は絶縁層３５の上に形成される
。絶縁層３３、３５の順番は逆でもよい。図３の実施例
では、二つの分離した絶縁層３３、３５が形成されてい
る。
【００２８】この発明はバイポーラ、ＢｉＣＭＯＳ、Ｉ
ＩＩ−Ｖ技術においても適用可能であることが分かる。
ＩＩ−Ｖ技術においても適用可能であることが分かる。
【００２９】かつては、集積回路がほぼ完成した後に色
々なタイプの汚染が起きるのを防ぐために、窒素化合物
層が最終不活性層として用いられてきた。しかし、本願
での窒素化合物層の使用は新規であると考える。下位レ
ベルの形成の間に流動性イオンが侵入するのを防ぐこと
が、最終不活性層にはできない。ところが本発明では、
流動性イオン汚染に関する問題を取り除くことができる
。能動素子領域へのナトリウムイオンの侵入を防ぐのに
レベル１の絶縁体として三価のリンでドープされたガラ
スを使用することが知られているが、本出願での三価の
リンでドープされたガラスの使用は新規であると考える
。上のレベルのドープされてない絶縁体の中での流動性
イオン汚染によって基板内に誘導されるイメージチャー
ジもデバイスの性能に悪影響を与える。本発明において
は、ほとんどのイメージチャージは下部のシリコン基板
内ではなく上のレベルのランナー内に誘導されるので、
イメージチャージ問題は軽減される。
々なタイプの汚染が起きるのを防ぐために、窒素化合物
層が最終不活性層として用いられてきた。しかし、本願
での窒素化合物層の使用は新規であると考える。下位レ
ベルの形成の間に流動性イオンが侵入するのを防ぐこと
が、最終不活性層にはできない。ところが本発明では、
流動性イオン汚染に関する問題を取り除くことができる
。能動素子領域へのナトリウムイオンの侵入を防ぐのに
レベル１の絶縁体として三価のリンでドープされたガラ
スを使用することが知られているが、本出願での三価の
リンでドープされたガラスの使用は新規であると考える
。上のレベルのドープされてない絶縁体の中での流動性
イオン汚染によって基板内に誘導されるイメージチャー
ジもデバイスの性能に悪影響を与える。本発明において
は、ほとんどのイメージチャージは下部のシリコン基板
内ではなく上のレベルのランナー内に誘導されるので、
イメージチャージ問題は軽減される。
【００３０】以上の実施例では、一つ以上のバリア層（
２７、３３、３５）をサンドウィッチした三層の絶縁層
（２１、２７、３１）あるいは四層の絶縁層（２１、３
３、３５、３７）を基板１１の上に形成した場合につい
て説明した。すなわち、第２の絶縁層またはそれより上
の絶縁層をサンドウィッチするようにしている。誘導さ
れるイメージチャージに対する保護が本発明によって可
能になったので、レベル１の絶縁層自体が流動性イオン
バリアを有するようにしても良いことがわかる。
２７、３３、３５）をサンドウィッチした三層の絶縁層
（２１、２７、３１）あるいは四層の絶縁層（２１、３
３、３５、３７）を基板１１の上に形成した場合につい
て説明した。すなわち、第２の絶縁層またはそれより上
の絶縁層をサンドウィッチするようにしている。誘導さ
れるイメージチャージに対する保護が本発明によって可
能になったので、レベル１の絶縁層自体が流動性イオン
バリアを有するようにしても良いことがわかる。
【００３１】本発明はレベル１の絶縁層にも適用可能で
あり、この場合の実施例を以下に説明する。
あり、この場合の実施例を以下に説明する。
【００３２】図４において、１１１は、シリコン、ドー
プされたシリコン、エピタキシャルシリコンなどの基板
である。１１２、１１４、１１６、１１８、１２０、１
２２は、それぞれソース、ドレイン、ゲート酸化物、ゲ
ートコンダクタ、２つのゲートスペーサである。もちろ
ん他のデバイス形態にも適用可能である。１２１は、図
１乃至図３中の絶縁層２１に類似する絶縁層である。絶
縁層１２１は、ＴＥＯＳ、他のシラン有機物、またはシ
ランで出来ている。絶縁層１２１は、低圧化学蒸着法（
ＬＰＣＶＤ ＴＥＯＳ）または強化プラズマ堆積法（
ＰＥＴＥＯＳ）により形成される。ＰＥＴＥＯＳ堆積は
低温下で行うので、レベル２以上の絶縁層の形成に使う
のがよい。高温下で行うその他のプロセスを使うと、ア
ルミニウムのランナー上に有害な影響がしばしば出る。 絶縁層１２７は例えば、重量パーセントで４％の三価の
リンをドープしたＴＥＯＳの層、または窒化ケイ素の層
である。絶縁層１２１の厚さは例えば０．８±０．１マ
イクロメートルであり、絶縁層１２７の厚さは例えば２
０００±５００オングストロームである。
プされたシリコン、エピタキシャルシリコンなどの基板
である。１１２、１１４、１１６、１１８、１２０、１
２２は、それぞれソース、ドレイン、ゲート酸化物、ゲ
ートコンダクタ、２つのゲートスペーサである。もちろ
ん他のデバイス形態にも適用可能である。１２１は、図
１乃至図３中の絶縁層２１に類似する絶縁層である。絶
縁層１２１は、ＴＥＯＳ、他のシラン有機物、またはシ
ランで出来ている。絶縁層１２１は、低圧化学蒸着法（
ＬＰＣＶＤ ＴＥＯＳ）または強化プラズマ堆積法（
ＰＥＴＥＯＳ）により形成される。ＰＥＴＥＯＳ堆積は
低温下で行うので、レベル２以上の絶縁層の形成に使う
のがよい。高温下で行うその他のプロセスを使うと、ア
ルミニウムのランナー上に有害な影響がしばしば出る。 絶縁層１２７は例えば、重量パーセントで４％の三価の
リンをドープしたＴＥＯＳの層、または窒化ケイ素の層
である。絶縁層１２１の厚さは例えば０．８±０．１マ
イクロメートルであり、絶縁層１２７の厚さは例えば２
０００±５００オングストロームである。
【００３３】最後に、例えばＴＥＯＳの絶縁層１３１が
絶縁層１２７上に形成される。バリア層（絶縁層）１２
１が存在するので、基板１１１への流動性イオン汚染の
危険性なく、絶縁層１３１に平坦化やエッチバックがな
される。その後、ランナーが絶縁層１３１の上に形成さ
れる。
絶縁層１２７上に形成される。バリア層（絶縁層）１２
１が存在するので、基板１１１への流動性イオン汚染の
危険性なく、絶縁層１３１に平坦化やエッチバックがな
される。その後、ランナーが絶縁層１３１の上に形成さ
れる。
【００３４】さらに、前述したように絶縁層１２１、１
２７、１３１の厚さを選択したことにより、トランジス
タの動作にイメージチャージが干渉する可能性を軽減す
ることになる。前述したように、シリコン基板１１１内
に誘導されるイメージチャージの量は、絶縁体１３１の
厚さをその上にある金属ランナーとシリコン基板１１１
との間にある絶縁層の厚さの総和で割った値にほぼ比例
する。図４の例では、「厚さの総和」は、絶縁層１３１
、１２７、１２１の厚さの合計である。図２の例では、
「厚さの総和」は、絶縁層３１、２７、２１、１１の厚
さ及び絶縁層１１とシリコン基板の間に存在する他の全
ての層の厚さの総和である。
２７、１３１の厚さを選択したことにより、トランジス
タの動作にイメージチャージが干渉する可能性を軽減す
ることになる。前述したように、シリコン基板１１１内
に誘導されるイメージチャージの量は、絶縁体１３１の
厚さをその上にある金属ランナーとシリコン基板１１１
との間にある絶縁層の厚さの総和で割った値にほぼ比例
する。図４の例では、「厚さの総和」は、絶縁層１３１
、１２７、１２１の厚さの合計である。図２の例では、
「厚さの総和」は、絶縁層３１、２７、２１、１１の厚
さ及び絶縁層１１とシリコン基板の間に存在する他の全
ての層の厚さの総和である。
【００３５】結果として、図４の絶縁層１２７の相対位
置（つまり層１３１と層１２１の相対的厚さ）は、サン
ドウィッチがレベル１より高いレベルの絶縁体において
使われる場合よりもレベル１の絶縁体として使われる場
合のほうが重要である。サンドウィッチが高いレベルに
おいて使われる時には、そのサンドウィッチの下に特別
な絶縁層を作るとそれがシリコン内誘発イメージチャー
ジ量をさらに減らす働きをする。サンドウィッチが高レ
ベルにおいて使われる場合には、必要ならば図２中の絶
縁層２１の厚さを約０．５マイクロメートルまで減らし
、絶縁層２９の厚さを約０．５マイクロメートルまで増
加させても良い。
置（つまり層１３１と層１２１の相対的厚さ）は、サン
ドウィッチがレベル１より高いレベルの絶縁体において
使われる場合よりもレベル１の絶縁体として使われる場
合のほうが重要である。サンドウィッチが高いレベルに
おいて使われる時には、そのサンドウィッチの下に特別
な絶縁層を作るとそれがシリコン内誘発イメージチャー
ジ量をさらに減らす働きをする。サンドウィッチが高レ
ベルにおいて使われる場合には、必要ならば図２中の絶
縁層２１の厚さを約０．５マイクロメートルまで減らし
、絶縁層２９の厚さを約０．５マイクロメートルまで増
加させても良い。
【００３６】絶縁層３１、１３１の厚さを零にして（つ
まりそれらの層をなくしてしまって）、シリコン基板内
の誘導イメージチャージ量を零にしてしまいたいと思う
人もいるだろう。しかし、絶縁層２７、１２７のような
窒素化合物層を表に露出させておくことは一般的には不
適当であることが、出願人による研究からわかった。正
確なメカニズムはわからないが、層２７、１２７のよう
な窒素化合物層が露出している場合、その結果できる二
層の絶縁層は、窒素化合物が例えば約０．１から０．２
マイクロメートルの酸化物でカバーされている三層の絶
縁層よりも漏電しやすいという推測ができる。
まりそれらの層をなくしてしまって）、シリコン基板内
の誘導イメージチャージ量を零にしてしまいたいと思う
人もいるだろう。しかし、絶縁層２７、１２７のような
窒素化合物層を表に露出させておくことは一般的には不
適当であることが、出願人による研究からわかった。正
確なメカニズムはわからないが、層２７、１２７のよう
な窒素化合物層が露出している場合、その結果できる二
層の絶縁層は、窒素化合物が例えば約０．１から０．２
マイクロメートルの酸化物でカバーされている三層の絶
縁層よりも漏電しやすいという推測ができる。
【００３７】
【発明の効果】以上述べたように本発明によれば、流動
性イオン汚染を防止して、汚染によるデバイス間絶縁及
びスレッシホールド電圧のシフトの問題を生じない半導
体集積回路の製造方法を提供することができる。
性イオン汚染を防止して、汚染によるデバイス間絶縁及
びスレッシホールド電圧のシフトの問題を生じない半導
体集積回路の製造方法を提供することができる。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の第３の実施例を示す図である。
【図４】本発明の第４の実施例を示す図である。
１１ 基板（絶縁層）
１３ ランナー
１５ ランナー
１７ ランナー
２１ 絶縁層
２２ 上表面
２３ 不完全部
２５ 不完全部
２７ 絶縁層
２９ 絶縁層
３１ 絶縁層
３２ 上表面
３３ 絶縁層
３５ 絶縁層
３７ 絶縁層
１１１ 基板
１１２ ソース
１１４ ドレイン
１１６ ゲート酸化物
１１８ ゲートコンダクタ
１２０ ゲートスペーサ
１２１ 絶縁層
１２２ ゲートスペーサ
１２７ 絶縁層
１３１ 絶縁層
Claims (10)
- 【請求項１】 基板上に第１の絶縁層を形成するステ
ップと、第１の絶縁層の上に流動性イオンの移動を実質
的に禁止することができる材料からなる第２の絶縁層を
形成するステップと、第２の絶縁層の上に第３の絶縁層
を形成するステップと、第３の絶縁層を少なくとも部分
的にエッチバックするステップとからなる半導体集積回
路の製造方法。 - 【請求項２】 回路性能に悪影響を及ぼす基板内への
イメージチャージの誘導を防ぐのに十分な厚さに第１、
第２、第３の絶縁層を形成するステップを有することを
特徴とする請求項１記載の半導体集積回路の製造方法。 - 【請求項３】 第１の絶縁層が、シラン、ＴＥＯＳ、
ＴＭＯＳ、ＤＡＤＢＳ、及びＴＭＣＴＳからなる集合か
ら選択された先端的物質により形成されることを特徴と
する請求項１記載の半導体集積回路の製造方法。 - 【請求項４】 基板が、ケイ素及び二酸化ケイ素の集
合から選択された物質からなることを特徴とする請求項
１記載の半導体集積回路の製造方法。 - 【請求項５】 第２の絶縁層が、窒化ケイ素及び３価
のリンでドープされた二酸化ケイ素の集合から選択され
た物質からなることを特徴とする請求項１記載の半導体
集積回路の製造方法。 - 【請求項６】 第３の絶縁層が、シラン、ＴＥＯＳ、
ＴＭＯＳ、ＤＡＤＢＳ、及びＴＭＣＴＳからなる集合か
ら選択された先端的物質で形成されることを特徴とする
請求項１記載の半導体集積回路の製造方法。 - 【請求項７】 エッチバックするステップが反応性イ
オンエッチングによって行われることを特徴とする請求
項１記載の半導体集積回路の製造方法。 - 【請求項８】 エッチバックするステップが、レジス
ト材料を付着させ平坦化した後に、前記レジスト及び第
３の絶縁層の両方をエッチングすることによって行われ
ることを特徴とする請求項１記載の半導体集積回路の製
造方法。 - 【請求項９】 第３の絶縁層を形成する前に、第２の
絶縁層の上に窒化ケイ素及び３価のリンでドープされた
二酸化ケイ素の集合から選択された絶縁物質からなる第
４の層を形成することを特徴とする請求項１記載の半導
体集積回路の製造方法。 - 【請求項１０】 第１の絶縁層がＴＥＯＳからなり、
０．８±０．１マイクロメートルの厚さを有し、少なく
とも一つの導電性ランナーを被覆しており、第２の絶縁
層が窒化ケイ素からなり、０．２±０．０５マイクロメ
ートルの厚さを有しており、第３の絶縁層がＴＥＯＳか
らなり、初期の厚さが１．５±０．５マイクロメートル
であり、前記第３の絶縁層は、導電性ランナーの上に０
．１マイクロメートルの厚さを少なくとも残すように部
分的にエッチバックされ、前記第３の絶縁層の上に少な
くとも一つの導電性ランナーが形成されることを特徴と
する請求項１記載の半導体集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60806590A | 1990-10-31 | 1990-10-31 | |
| US608065 | 1990-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266028A true JPH04266028A (ja) | 1992-09-22 |
| JP2786357B2 JP2786357B2 (ja) | 1998-08-13 |
Family
ID=24434875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305610A Expired - Fee Related JP2786357B2 (ja) | 1990-10-31 | 1991-10-25 | 半導体集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0485086A1 (ja) |
| JP (1) | JP2786357B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205146A (ja) * | 1995-12-29 | 1997-08-05 | Hyundai Electron Ind Co Ltd | 半導体素子の金属配線保護膜形成方法 |
| JP2006261687A (ja) * | 1994-03-28 | 2006-09-28 | Freescale Semiconductor Inc | 半導体デバイスの製造方法 |
| JP2012039029A (ja) * | 2010-08-11 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0497541A1 (en) * | 1991-01-28 | 1992-08-05 | Kawasaki Steel Corporation | Semiconductor device with a borophosphosilicate glass and method of manufacturing the same |
| EP0764980A1 (en) * | 1995-09-20 | 1997-03-26 | Lucent Technologies Inc. | Improved local oxidation of silicon |
| KR0182006B1 (ko) * | 1995-11-10 | 1999-04-15 | 김광호 | 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법 |
| US6127261A (en) * | 1995-11-16 | 2000-10-03 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit including a tri-layer pre-metal interlayer dielectric compatible with advanced CMOS technologies |
| US5990513A (en) * | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61252649A (ja) * | 1985-04-30 | 1986-11-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 改良された集積回路構造 |
| JPS6237815A (ja) * | 1985-08-13 | 1987-02-18 | 昭和電線電纜株式会社 | 平角線の製造方法 |
| JPH0258353A (ja) * | 1988-08-24 | 1990-02-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0265256A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3967310A (en) * | 1968-10-09 | 1976-06-29 | Hitachi, Ltd. | Semiconductor device having controlled surface charges by passivation films formed thereon |
| JPS5534444A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Preparation of semiconductor device |
| US4614666A (en) * | 1985-02-07 | 1986-09-30 | Sperry Corporation | Semi-conductor device with sandwich passivation coating |
| US4847162A (en) * | 1987-12-28 | 1989-07-11 | Dow Corning Corporation | Multilayer ceramics coatings from the ceramification of hydrogen silsequioxane resin in the presence of ammonia |
-
1991
- 1991-10-22 EP EP91309729A patent/EP0485086A1/en not_active Withdrawn
- 1991-10-25 JP JP3305610A patent/JP2786357B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61252649A (ja) * | 1985-04-30 | 1986-11-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 改良された集積回路構造 |
| JPS6237815A (ja) * | 1985-08-13 | 1987-02-18 | 昭和電線電纜株式会社 | 平角線の製造方法 |
| JPH0258353A (ja) * | 1988-08-24 | 1990-02-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0265256A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261687A (ja) * | 1994-03-28 | 2006-09-28 | Freescale Semiconductor Inc | 半導体デバイスの製造方法 |
| JP4563340B2 (ja) * | 1994-03-28 | 2010-10-13 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスの製造方法 |
| JPH09205146A (ja) * | 1995-12-29 | 1997-08-05 | Hyundai Electron Ind Co Ltd | 半導体素子の金属配線保護膜形成方法 |
| JP2012039029A (ja) * | 2010-08-11 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| US9437734B2 (en) | 2010-08-11 | 2016-09-06 | Lapis Semiconductor Co., Ltd. | Semiconductor device with protective films and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0485086A1 (en) | 1992-05-13 |
| JP2786357B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5858869A (en) | Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers | |
| US6214698B1 (en) | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer | |
| US6284644B1 (en) | IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer | |
| US8637956B2 (en) | Semiconductor devices structures including an isolation structure | |
| JP4731670B2 (ja) | バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 | |
| US7790601B1 (en) | Forming interconnects with air gaps | |
| US20060286739A1 (en) | Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures | |
| US6753260B1 (en) | Composite etching stop in semiconductor process integration | |
| US6485815B1 (en) | Multi-layered dielectric layer including insulating layer having Si-CH3 bond therein and method for fabricating the same | |
| US10153232B2 (en) | Crack stop with overlapping vias | |
| JPH04266028A (ja) | 半導体集積回路の製造方法 | |
| US20220384254A1 (en) | Metal interconnect structure and method for fabricating the same | |
| US6424038B1 (en) | Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage | |
| US6686286B2 (en) | Method for forming a borderless contact of a semiconductor device | |
| TWI238490B (en) | Heterogeneous low k dielectric | |
| US6140222A (en) | Integrated circuit dielectric formation | |
| US5817571A (en) | Multilayer interlevel dielectrics using phosphorus-doped glass | |
| US6335274B1 (en) | Method for forming a high-RI oxide film to reduce fluorine diffusion in HDP FSG process | |
| US6784095B1 (en) | Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing | |
| US6124191A (en) | Self-aligned contact process using low density/low k dielectric | |
| US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| US6472312B2 (en) | Methods for inhibiting microelectronic damascene processing induced low dielectric constant dielectric layer physical degradation | |
| US20040178479A1 (en) | Semiconductor device structured to prevent oxide damage during hdp cvd | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| WO2008029956A1 (en) | Semiconductor integrated circuit device, and wire forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080529 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080529 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080529 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |