KR0182006B1 - 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법 - Google Patents

반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법 Download PDF

Info

Publication number
KR0182006B1
KR0182006B1 KR1019950040800A KR19950040800A KR0182006B1 KR 0182006 B1 KR0182006 B1 KR 0182006B1 KR 1019950040800 A KR1019950040800 A KR 1019950040800A KR 19950040800 A KR19950040800 A KR 19950040800A KR 0182006 B1 KR0182006 B1 KR 0182006B1
Authority
KR
South Korea
Prior art keywords
mold compound
metal
parasitic capacitance
lead frame
semiconductor die
Prior art date
Application number
KR1019950040800A
Other languages
English (en)
Other versions
KR970030683A (ko
Inventor
송민규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950040800A priority Critical patent/KR0182006B1/ko
Priority to JP8116051A priority patent/JPH09148428A/ja
Priority to GB9613883A priority patent/GB2307101B/en
Priority to TW085108471A priority patent/TW320755B/zh
Priority to CNB961101768A priority patent/CN1134841C/zh
Priority to FR9609594A priority patent/FR2741192B1/fr
Priority to US08/694,541 priority patent/US5808366A/en
Publication of KR970030683A publication Critical patent/KR970030683A/ko
Priority to US09/052,249 priority patent/US6028986A/en
Application granted granted Critical
Publication of KR0182006B1 publication Critical patent/KR0182006B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Abstract

몰드 컴파운드로 인해 금속배선의 기생용량이 증가되는 것을 막을 수 있도록 한 반도체 패키지 장치가 제공된다. 본 발명에서 제시된 반도체 패키지 장치는 리드 프레임과; 상기 리드 프레임 상에 부착되며, 복수의 금속배선이 구비된 절연기판 상에 보호막이 적층된 구조를 갖는 반도체 다이와; 상기 리드 프레임의 리드와 상기 반도체 다이의 본딩 패드를 연결하는 금속 와이어; 및 상기 반도체 다이와 상기 금속 와이어를 외부 환경으로부터 보호하기 위하여 이들을 봉지하는 몰드 컴파운드로 이루어진 반도체 패키지 장치에 있어서, 상기 보호막이 상기 금속배선들 사이에 만들어지는 골 형상의 공간 내에 상기 몰드 컴파운드가 채워지지 않을 정도의 충분한 두께를 가지도록 형성된 것을 특징으로 한다. 그 결과, 금속배선과 금속배선 사이에 채워지는 몰드 컴파운드의 양이 줄어든 효과를 얻을 수 있게 되므로, 코스트 상승없이도 용이하게 금속배선 간의 기생용량이 증가되는 것을 막을 수 있게 되어 고신뢰성의 반도체 패키지 장치를 구현할 수 있게 된다.

Description

반도체 패키지 장치
본 발명은 반도체 패키지 장치에 관한 것으로, 특히 몰드 컴파운드로 인해 금속배선의 기생 용량이 증가되는 것을 막을 수 있도록 한 반도체 패키지 장치에 관한 것이다.
일반적으로 반도체 패키지 장치는 반도체 기판상에 확산, 성장, 이온주입, 침적, 사진식각 공정 등을 통하여 회로를 형성하고, 형성된 회로의 전기적인 접속을 위해 적어도 1차 이상의 금속배선을 형성한 다음, 금속배선의 보호를 위하여 그 전면에 보호막을 덮고 웨이퍼를 칩단위의 다이 형태로 분리한 뒤, 이를 리드 프레임 상에 부착하고, 와이어 본딩 공정을 이용하여 다이의 본딩 패드와 리드 프레임의 리드를 전기적으로 연결한 다음, 와이어 본딩이 이루어진 부분을 외부환경으로부터 보호하기 위하여 몰드 컴파운드로 봉지해 주는 방식으로 제조하고 있다.
이러한 몰드 컴파운드는 외부의 습기, 기계적 충격, 전기적 절열, 열전달 등의 여러 가지 팩터를 만족시키는 특성을 가져야 되는 바, 투자율이 큰 플라스틱이나 세라믹 계열의 물질이 널리 사용되고 있다.
그러나, 최종적으로 반도체 칩 또는 다이를 덮는 몰드 컴파운드가 금속배선 사이의 기생용량으로 작용하게 되어 금속배선의 부하를 크게 하는 문제점이 지적되고 있다.
이는, 파이널(final) 금속배선들 사이에 만들어지는 골 형상의 공간 내에 채워지는 플라스틱이나 세라믹 계열의 몰드 컴파운드로 인해 금속배선의 기생용량이 증가되기 때문에 발생되는 것으로, 최근 시스템이 커지고 금속 배선의 길이가 길어지면서 반도체 소자의 신뢰성 측면에서 이것이 더욱 심각한 문제로 대두되고 있다.
이와 같이 금속배선에서의 기생용량이 증가될 경우, 버스 라인을 구동하는 드라이버가 예상했던 용량보다 큰 기생용량을 구동해야 하기 때문에 드라이버 기능이 떨어지게 되고, 심한 경우 칩 동작에 불량이 발생되는 문제가 야기되게 된다. 이를 해결하기 위하여, 최근에는 다이의 보호막 상에 또 한층의 새로운 다이 보호막을 더 코팅해 주는 기술이 루 티. 뉴옌(LUU T. Ngryen) 등의 논문 IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY-PART A, VOL. 18, NO. 1 MARCH 1995 에 의해 개시된 바 있으나, 상기 기술은 새로운 다이 보호막을 별도로 더 형성해 주어야 하므로 코스트가 상승되는 문제를 가지게 된다.
이에 본 발명에서는, 파이널 배선 상에 형성되는 보호막의 두께 조절을 통하여 코스트 상승이 없이도 몰드 컴파운드로 인해 금속배선의 기생용량이 증가되는 것을 막을 수 있도록 하여, 반도체 소자의 동작 신뢰성을 향상시킬 수 있도록 한 반도체 패키지 장치를 제공함에 있다.
제1도는 몰드 컴파운드에 의해 발생되는 기생용량을 설명하기 위한 본 발명에 의한 시모스 반도체 패키지 장치의 구조를 도시한 단면도.
제2도는 제1도에 제시된 금속배선 간의 기생용량을 산출하기 위한 모델링 구조를 나타낸 도면.
제3도는 제2도에 제시된 모델링 구조의 기생용량을 산출하기 위한 등가회로도.
제4도는 몰드 컴파운드의 유전율과 폭의 변화에 따른 기생용량의 증가 비율을 나타낸 그래프이다.
상기 목적을 달성하기 위하여 본 발명에서는, 리드 프레임과; 상기 리드 프레임 상에 부착되며, 복수의 금속배선이 구비된 절연기판 상에 보호막이 적층된 구조를 갖는 반도체 다이와; 상기 리드 프레임의 리드와 상기 반도체 다이의 본딩 패드를 연결하는 금속 와이어; 및 상기 반도체 다이와 상기 금속 와이어를 외부 환경으로부터 보호하기 위하여 이들을 봉지하는 몰드 컴파운드로 이루어진 반도체 패키지 장치에 있어서, 상기 보호막이 상기 금속배선들 사이에 만들어지는 골 형상의 공간 내에 상기 몰드 컴파운드가 채워지지 않을 정도의 충분한 두께를 가지도록 형성된 것을 특징으로 하는 반도체 패키지 장치가 제공된다.
상기 구조를 가지도록 반도체 패키지 장치를 제조할 경우, 금속배선 상에 형성되는 보호막의 두께가 상대적으로 두꺼워, 이후 반도체 다이의 상면을 몰드 컴파운드로 봉지하더라도 금속배선들 사이에 만들어지는 골 형상의 공간 내에 몰드 컴파운드가 채워지는 현상이 발생되지 않으므로, 몰드 컴파운드로 인해 금속배선의 기생용량이 증가되는 것을 막을 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제1도는 몰드 컴파운드에 의해 발생되는 기생용량을 설명하기 위한 본 발명에 의한 시모스(CMOS) 반도체 패키지 장치의 구조를 도시한 단면도를 나타낸 것으로, 이를 참조하면 상기 반도체 패키지 장치는 크게 다음의 제5단계를 거쳐 제조됨을 알 수 있다.
제1단계로서, 통상의 시모스 제조 공정을 이용하여 반도체 기판(10)의 표면에 p형 웰(12), n형 웰(14), 필드산화막(16), 게이트 산화막(18), 게이트 전극(20), 측벽 스페이서(22), 소스/드레인 영역(24)들을 형성해 주어 기판(10) 상에 트랜지스터를 형성한다.
제2단계로서, 상기 결과물 전면에 평탄화된 제1층간 절연막(26)을 형성하고, 소스/드레인 영역(24)의 표면이 노출되도록 이를 선택식각하여 상기 절연막(26) 내에 콘택 홀을 형성한 다음, 상기 콘택 홀을 포함한 제1층간 절연막(26) 상의 소정 부분에 Al 합금이나 Cu 합금 재질의 제1금속배선(28)을 형성한다.
제3단계로서, 제1금속배선(28)을 포함한 제1층간 절연막(26) 상에 평탄화된 제2층간 절연층(30)을 형성하고, 제1금속배선(28)의 표면이 소정 부분 노출되도록 이를 선택식각하여 상기 절연막(30) 내에 비어 홀을 형성한 다음, 상기 비어 홀을 포함한 제2층간 절연막(30) 상의 소정 부분에 Al 합금이나 Cu 합금 재질의 제2금속배선(32)을 형성한다.
제4단계로서, 제2금속배선(32)을 포함한 제2층간 절연막(30) 상에 PSG( 34)/SiN(36) 적층막 구조의 보호막을 형성하여 반도체 다이 제조를 완료한다. 이때, 상기 보호막은 상기 제2금속배선(32) 사이에 만들어지는 골 형상의 공간(40) 내에 몰드 컴파운드가 채워지지 않을 만큼 충분히 두꺼운 두께를 가지도록 형성되는데, 이는 보호막을 이루는 PSG(34)의 두께 증가를 통해 가능하게 된다.
제5단계로서, 상기 구조의 반도체 다이를 리드 프레임에 부착하고, 리드 프레임의 리드와 반도체 다이의 본딩 패드를 금속 와이어(미 도시)를 이용하여 전기적으로 연결한 다음, 상기 반도체 다이와 상기 금속 와이어를 외부 환경으로부터 보호하기 위하여 이들을 몰드 컴파운드(28)로 봉지해 주므로써, 패키지 제조를 완료한다.
그 결과, 리드 프레임(미 도시) 상에는 복수의 금속배선이 구비된 절연기판 상에 보호막이 적층된 구조를 갖는 반도체 다이가 부착되고, 상기 리드 프레임의 리드(미 도시)와 반도체 다이의 본딩 패드(미 도시)는 금속 와이어(미 도시)에 의해 전기적으로 연결되며, 상기 금속 와이어와 상기 반도체 다이는 몰드 컴파운드에 의해 봉지되는 구조의 반도체 패키지 장치가 완성된다. 이때, 상기 반도체 다이 내부에 형성된 보호막은 제2금속배선(32)들 사이에 만들어지는 골 형상의 공간(40) 내에 몰드 컴파운드가 채워지지 않을 정도의 충분한 두께를 가지도록 형성된다.
이와 같이, 보호막의 두께를 증가시켜 준 것은 다음과 같은 연유에서 비롯된다.
통상, 몰드 컴파운드의 유전상수는 공기의 유전상수인 1보다 더 큰 값을 가지기 때문에, 제2금속배선 사이에 만들어지는 골 형상의 공간 내에 몰드 컴파운드가 채워져 있을 경우에는 그렇지 않은 경우에 비해 제2금속배선의 기생용량이 증가하게 된다. 즉, 금속배선과 금속배선 사이에 존재하는 고유의 기생용량 Cinterline보다도 더 큰 기생용량이 존재하게 되고, 이것은 예상치 못했던 기생부하 발생의 원인이 되므로, 이 상태에서 일련의 조치없이 그대로 소자 구동이 이루어지게 되면 원래의 기생용량만큼 구동하도록 설계된 출력단 버퍼가 제대로 동작하지 못하는 결과가 초래되게 된다.
이를 제1도 내지 제3도에 제시된 도면을 참조하여 정량적으로 분석해 보면 다음과 같다. 여기서, 제2도는 금속배선과 금속배선 사이의 인터라인 캐패시턴스를 도식적으로 표현한 모델링 구조를 나타내고, 제3도는 제2도에 제시된 모델링 구조의 기생용량을 산출하기 위한 등가회로도를 나타낸다. 제2도에서 M2는 파이널 배선인 제2금속배선을 나타낸다.
제1도와 제2도에 의하면, 금속배선과 금속배선 사이의 기생용량은 크게, 두가지로 분석될 수 있다.
첫째는, 금속배선과 금속배선 사이의 가장 인접한 거리인 d1 (이 경우 유전율(permittivity)은 PSG(34) 위에서의 크기이며 본 발명에서는 εp로 표기)에 전계가 걸릴 경우의 기생용량으로 , Cinterline으로 표시되는 보통의 기생용량이다.
둘째는, PSG(34) 및 SiN(36)을 지나 몰드 컴파운드를 사이에 두고 생겨난 거리 d2에 의해 발생하는 기생용량으로 본 발명에서 고려되는 항목이다. 이 경우, PSG와 SiN의 유전율은 εp로 표기하고, 몰드 컴파운드의 유전율은 εM로 표기한다. 이때, PSG와 SiN은 비슷한 물질이라 두 물질의 유전율은 거의 유사하므로, 이들의 유전율은 모두 εp로 표기해도 무방하다.
따라서, PSG(34)/SiN(36) 적층 구조의 총 보호막 두께를 d3이라 하고, 금속배선의 길이를 L이라 할 때 각 기생용량의 값을 계산하면, 다음의 수학식(1), (2), (3)으로 나타나게 된다.
여기서 C4는 몰드 컴파운드의 영향이 없는 원래의 기생용량 값은 나타내고, 나머지 기생용량은 몰드 컴파운드에 의해 증가되는 기생용량 값을 나타낸다.
이 경우 전체 기생용량은 다음과 같이 계산되어 기존의 C4에 비해 두 번째 항만큼 커지게 된다.
따라서, 수학식(4)에 수학식(1), (2), (3)을 결합하면 수학식(5)와 같은 결과를 얻을 수 있다.
여기서, 금속배선의 높이 H를 W/2(여기서, W란 금속배선의 선폭을 나타낸다)라 정의하고, p, q, r을 각각 p=d1/d2, q=d3/d2, r=εp/εM으로 정의하면 최종적으로 수학식(6) 및 수학식(7)과 같은 결과를 얻는다.
수학식(6)과 수학식(7)에서 Kmold는 원래의 기생용량에 대하여 몰드 컴파운드 때문에 증가되는 기생용량의 값이 어느 정도인지를 보여주는 비율상수이다.
이 수식을 이용하여 Kmold에 대한 그래프를 그리면 기생용량의 변화추이를 알 수 있다. 대부분의 경우에 있어서 약간의 차이는 있으나 p의 값이 0.5 정도이고, q의 값을 x축으로, r의 값을 y축으로 정하여 그래프를 그리면 제4도와 같은 결과를 얻는다.
제4도를 참조하면, q와 r의 값이 작을수록 기생용량의 크기도 커짐을 확인할 수 있다. 즉, PSG(34)/SiN(36) 적층막 구조의 보호막 두께에 비해 몰드 컴파운드의 두께가 두꺼울수록, 그리고 몰드 컴파운드의 유전율이 PSG의 유전율보다 클수록 Kmold의 값이 커지게 되는 것이다. 모두 10배 정도 크다고 가정할 경우, 기생용량은 원래의 값에 비해 약 3배 정도 커짐을 알 수 있는데, 통상은 약 1.3~2배 정도의 범위 내에서 기생용량이 증가된다고 보면 된다.
이로 보아, 금속배선들 사이에 만들어지는 골 형상의 공간 내에 몰드 컴파운드가 채워지도록 반도체 패키지 장치가 제조될 경우, 원래의 기생용량에 대하여 몰드 컴파운드 때문에 증가되는 기생용량의 값이 적어도 1.3배 이상됨을 알 수 있다.
따라서, 본 발명에서 언급된 바와 같이 파이널 금속배선(예컨대, 제2금속배선)들 사이에 만들어지는 공간(40) 내에 몰드 컴파운드가 채워지지 않을 정도의 두께를 가지도록 보호막을 형성하게 되면, 이후 상기 보호막 상에 몰드 컴파운드를 형성해 주더라도 금속배선과 금속배선 사이에 채워지는 몰드 컴파운드의 양이 줄어든 효과를 얻을 수 있게 되므로, 몰드 컴파운드로 인해 기생용량이 증가되는 것을 억제할 수 있게 되는 것이다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 시모스 반도체 패키지 장치 제조시, 파이널 금속배선 상에 형성되는 PSG/SiN 적층 구조의 보호막을 상기 금속배선들 사이에 만들어지는 골 형상의 공간 내에 몰드 컴파운드가 채워지지 않을 정도의 충분한 두께를 가지도록 형성해 주므로써, 코스트 상승없이도 몰드 컴파운드로 인해 금속배선 간의 기생용량이 증가되는 것을 막을 수 있게 되므로 반도체 패키지 장치의 동작 신뢰성을 향상시킬 수 있게 된다.

Claims (1)

  1. 리드 프레임과; 상기 리드 프레임 상에 부착되며, 복수의 금속배선이 구비된 절연기판 상에 보호막이 적층된 구조를 갖는 반도체 다이와; 상기 리드 프레임의 리드와 상기 반도체 다이의 본딩 패드를 연결하는 금속 와이어; 및 상기 반도체 다이와 상기 금속 와이어를 외부 환경으로부터 보호하기 위하여 이들을 봉지하는 몰드 컴파운드로 이루어진 반도체 패키지 장치에 있어서 상기 보호막이 상기 금속배선들 사이에 만들어지는 골 형상의 공간 내에 상기 몰드 컴파운드가 채워지지 않을 정도의 충분한 두께를 가지도록 형성된 것을 특징으로 하는 반도체 패키지 장치.
KR1019950040800A 1995-11-10 1995-11-10 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법 KR0182006B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019950040800A KR0182006B1 (ko) 1995-11-10 1995-11-10 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
JP8116051A JPH09148428A (ja) 1995-11-10 1996-05-10 半導体パッケージ装置および成形物質により発生される寄生容量の算出方法
GB9613883A GB2307101B (en) 1995-11-10 1996-07-02 Semiconductor package device and method for calculating a parasitic capacitance generated by a molding material
TW085108471A TW320755B (ko) 1995-11-10 1996-07-12
CNB961101768A CN1134841C (zh) 1995-11-10 1996-07-24 集成电路
FR9609594A FR2741192B1 (fr) 1995-11-10 1996-07-30 Procede de conception et de fabrication de circuits integres et circuits integres realises selon ce procede
US08/694,541 US5808366A (en) 1995-11-10 1996-08-09 Integrated circuits, and methods of fabricating same, which take into account capacitive loading by the integrated circuit potting material
US09/052,249 US6028986A (en) 1995-11-10 1998-03-31 Methods of designing and fabricating intergrated circuits which take into account capacitive loading by the intergrated circuit potting material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040800A KR0182006B1 (ko) 1995-11-10 1995-11-10 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법

Publications (2)

Publication Number Publication Date
KR970030683A KR970030683A (ko) 1997-06-26
KR0182006B1 true KR0182006B1 (ko) 1999-04-15

Family

ID=19433740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040800A KR0182006B1 (ko) 1995-11-10 1995-11-10 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법

Country Status (7)

Country Link
US (2) US5808366A (ko)
JP (1) JPH09148428A (ko)
KR (1) KR0182006B1 (ko)
CN (1) CN1134841C (ko)
FR (1) FR2741192B1 (ko)
GB (1) GB2307101B (ko)
TW (1) TW320755B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0182006B1 (ko) * 1995-11-10 1999-04-15 김광호 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
US6921467B2 (en) * 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
US6749391B2 (en) 1996-07-15 2004-06-15 Semitool, Inc. Microelectronic workpiece transfer devices and methods of using such devices in the processing of microelectronic workpieces
US6749390B2 (en) 1997-12-15 2004-06-15 Semitool, Inc. Integrated tools with transfer devices for handling microelectronic workpieces
US6752584B2 (en) 1996-07-15 2004-06-22 Semitool, Inc. Transfer devices for handling microelectronic workpieces within an environment of a processing machine and methods of manufacturing and using such devices in the processing of microelectronic workpieces
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6161215A (en) * 1998-08-31 2000-12-12 Hewlett-Packard Company Package routing of integrated circuit signals
US7264698B2 (en) * 1999-04-13 2007-09-04 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7438788B2 (en) * 1999-04-13 2008-10-21 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US20030038035A1 (en) * 2001-05-30 2003-02-27 Wilson Gregory J. Methods and systems for controlling current in electrochemical processing of microelectronic workpieces
US7160421B2 (en) * 1999-04-13 2007-01-09 Semitool, Inc. Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
JP4288010B2 (ja) 1999-04-13 2009-07-01 セミトゥール・インコーポレイテッド 処理流体の流れ具合を向上させる処理チャンバを備えた加工物処理装置
US6368475B1 (en) * 2000-03-21 2002-04-09 Semitool, Inc. Apparatus for electrochemically processing a microelectronic workpiece
US7585398B2 (en) * 1999-04-13 2009-09-08 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US7020537B2 (en) * 1999-04-13 2006-03-28 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
US7189318B2 (en) * 1999-04-13 2007-03-13 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6623609B2 (en) 1999-07-12 2003-09-23 Semitool, Inc. Lift and rotate assembly for use in a workpiece processing station and a method of attaching the same
US6862720B1 (en) * 1999-10-28 2005-03-01 National Semiconductor Corporation Interconnect exhibiting reduced parasitic capacitance variation
US20050183959A1 (en) * 2000-04-13 2005-08-25 Wilson Gregory J. Tuning electrodes used in a reactor for electrochemically processing a microelectric workpiece
US6366131B1 (en) 2000-05-01 2002-04-02 Hewlett-Packard Company System and method for increasing a drive signal and decreasing a pin count
WO2001090434A2 (en) * 2000-05-24 2001-11-29 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
AU2001282879A1 (en) * 2000-07-08 2002-01-21 Semitool, Inc. Methods and apparatus for processing microelectronic workpieces using metrology
US6662091B2 (en) 2001-06-29 2003-12-09 Battelle Memorial Institute Diagnostics/prognostics using wireless links
NZ530434A (en) 2001-07-02 2005-01-28 Battelle Memorial Institute Intelligent microsensor module
KR100396900B1 (ko) * 2001-12-11 2003-09-02 삼성전자주식회사 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
US6630360B2 (en) 2002-01-10 2003-10-07 Advanced Micro Devices, Inc. Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization
US20030159921A1 (en) * 2002-02-22 2003-08-28 Randy Harris Apparatus with processing stations for manually and automatically processing microelectronic workpieces
US6991710B2 (en) * 2002-02-22 2006-01-31 Semitool, Inc. Apparatus for manually and automatically processing microelectronic workpieces
US6893505B2 (en) * 2002-05-08 2005-05-17 Semitool, Inc. Apparatus and method for regulating fluid flows, such as flows of electrochemical processing fluids
US7114903B2 (en) * 2002-07-16 2006-10-03 Semitool, Inc. Apparatuses and method for transferring and/or pre-processing microelectronic workpieces
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
CN102854398B (zh) * 2012-08-23 2016-12-21 上海华虹宏力半导体制造有限公司 寄生电容的测量方法以及栅介质层厚度的计算方法
CN114001692B (zh) * 2020-07-27 2023-04-07 长鑫存储技术有限公司 测量电容之间最短距离的方法及评价电容制程的方法
US11933863B2 (en) 2020-07-27 2024-03-19 Changxin Memory Technologies, Inc. Method for measuring shortest distance between capacitances and method for evaluating capacitance manufacture procedure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
EP0049400B1 (en) * 1980-09-22 1984-07-11 Kabushiki Kaisha Toshiba Method of smoothing an insulating layer formed on a semiconductor body
JPS5877245A (ja) * 1981-11-02 1983-05-10 Hitachi Ltd 半導体集積回路装置
US4806504A (en) * 1986-09-11 1989-02-21 Fairchild Semiconductor Corporation Planarization method
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
JPH0770527B2 (ja) * 1987-02-27 1995-07-31 アメリカン テレフォン アンド テレグラフ カムパニー デバイス作製方法
DE68926392T2 (de) * 1988-11-10 1996-08-14 Applied Materials Inc Planarisationsmethode für IC-Struktur
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US5068207A (en) * 1990-04-30 1991-11-26 At&T Bell Laboratories Method for producing a planar surface in integrated circuit manufacturing
EP0485086A1 (en) * 1990-10-31 1992-05-13 AT&T Corp. Dielectric layers for integrated circuits
JPH04237143A (ja) * 1991-01-22 1992-08-25 Rohm Co Ltd 論理回路のレイアウトパターン検証方法
JPH04342129A (ja) * 1991-05-17 1992-11-27 Sony Corp 層間絶縁膜の平坦化方法
JPH0828476B2 (ja) * 1991-06-07 1996-03-21 富士通株式会社 半導体装置及びその製造方法
JP2695078B2 (ja) * 1991-06-10 1997-12-24 株式会社東芝 データ処理装置クロック信号の分配方法
US5236871A (en) * 1992-04-29 1993-08-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for producing a hybridization of detector array and integrated circuit for readout
US5379231A (en) * 1992-05-29 1995-01-03 University Of Texas System Method and apparatus for simulating a microelectric interconnect circuit
WO1993024896A1 (en) * 1992-06-02 1993-12-09 Hewlett-Packard Company Computer-aided design methods and apparatus for multilevel interconnect technologies
US5500804A (en) * 1993-12-08 1996-03-19 International Business Machines Corporation Method to optimize the wiring of multiple wiring media packages
US5438022A (en) * 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
WO1996036921A1 (en) * 1995-05-19 1996-11-21 3Com Corporation Method and apparatus for linking computer aided design databases with a numerical control machine database
US5694344A (en) * 1995-06-15 1997-12-02 Motorola, Inc. Method for electrically modeling a semiconductor package
US6376911B1 (en) * 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
KR0182006B1 (ko) * 1995-11-10 1999-04-15 김광호 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
US5761080A (en) * 1995-11-22 1998-06-02 International Business Machines Corporation Method and apparatus for modeling capacitance in an integrated circuit

Also Published As

Publication number Publication date
FR2741192A1 (fr) 1997-05-16
GB2307101A (en) 1997-05-14
KR970030683A (ko) 1997-06-26
TW320755B (ko) 1997-11-21
CN1150332A (zh) 1997-05-21
FR2741192B1 (fr) 2001-11-23
GB9613883D0 (en) 1996-09-04
JPH09148428A (ja) 1997-06-06
US6028986A (en) 2000-02-22
GB2307101B (en) 2000-11-22
US5808366A (en) 1998-09-15
CN1134841C (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
KR0182006B1 (ko) 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
US5420752A (en) GPT system for encapsulating an integrated circuit package
US7880297B2 (en) Semiconductor chip having conductive member for reducing localized voltage drop
US8587129B2 (en) Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US5023699A (en) Resin molded type semiconductor device having a conductor film
US9305859B2 (en) Integrated circuit die with low thermal resistance
US6566736B1 (en) Die seal for semiconductor device moisture protection
KR100876881B1 (ko) 반도체 소자의 패드부
KR102012989B1 (ko) 실리콘-온-절연체를 포함하는 반도체 패키지
US6743658B2 (en) Methods of packaging an integrated circuit
US6444490B2 (en) Micro-flex technology in semiconductor packages
US5371411A (en) Resin molded type semiconductor device having a conductor film
JP2003100894A (ja) 集積回路チップ及びマルチチップパッケージ
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
CN113964102A (zh) 芯片封装结构及其制造方法
US11769742B2 (en) Semiconductor chip and semiconductor package including the same
US5659202A (en) Semiconductor device with a pair of dummy electrodes below an inner lead
US11081366B2 (en) MCM package isolation through leadframe design and package saw process
US6043144A (en) Bonding-pad structure for integrated circuit and method of fabricating the same
TW202129776A (zh) 半導體裝置和製造半導體裝置的方法
US5552639A (en) Resin molded type semiconductor device having a conductor film
TW202322341A (zh) 具有增強底板的整合隔離電容器
CN112820654B (zh) 一种智能功率芯片结构及其制造方法
JPH08236706A (ja) 半導体集積回路素子およびその素子を組み込んだ半導体装置
US20040032015A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee