JPH04342129A - 層間絶縁膜の平坦化方法 - Google Patents

層間絶縁膜の平坦化方法

Info

Publication number
JPH04342129A
JPH04342129A JP3142584A JP14258491A JPH04342129A JP H04342129 A JPH04342129 A JP H04342129A JP 3142584 A JP3142584 A JP 3142584A JP 14258491 A JP14258491 A JP 14258491A JP H04342129 A JPH04342129 A JP H04342129A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
water
planarizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3142584A
Other languages
English (en)
Inventor
Masakazu Muroyama
雅和 室山
Yasushi Morita
靖 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3142584A priority Critical patent/JPH04342129A/ja
Priority to US07/883,778 priority patent/US5264074A/en
Priority to KR1019920008185A priority patent/KR920022406A/ko
Publication of JPH04342129A publication Critical patent/JPH04342129A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の層間絶縁
膜の上面を平坦化する層間絶縁膜の平坦化方法に関する
ものである。
【０００２】
【従来の技術】デバイスの高密度化が進むにしたがい、
多層配線の要求が高くなっている。多層配線を高密度に
形成するには、配線を形成する層間絶縁膜の面を平坦に
形成することが重要である。層間絶縁膜の上面を平坦化
する方法には、種々の方法が提案されている。殊に、複
数の配線等による高アスペクト比の段差の間隔が例えば
１００μｍ程度またはそれ以上離れている面に層間絶縁
膜を形成して平坦化する方法としては、化学的気相成長
法等によって、段差側の面に段差の高さよりも厚く層間
絶縁膜を形成する。続いて層間絶縁膜の上面に低融点化
合物〔例えば酸化ホウ素（Ｂ２　Ｏ３　）〕を形成する
。次いで例えば４５０℃程度の温度でリフローを行って
形成した低融点化合物を溶融し、その後冷却して固化し
、低融点化合物よりなる平坦化膜を形成する。そして平
坦化膜と層間絶縁膜の一部分とをエッチバックして、層
間絶縁膜の表面を平坦化する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記方
法で層間絶縁膜を形成するには、酸化ホウ素等の低融点
化合物を４５０℃程度に加熱してリフローしなければな
らない。このため、シリコンを含有するアルミニウム合
金配線上に形成した層間絶縁膜を平坦化するには、配線
も４５０℃程度に加熱されるので、配線中のＳｉが析出
してコンタク抵抗を高める。この結果、配線の信頼性が
低下する。またリフローでは完全に上面が平坦な平坦化
膜を形成することは難しい。
【０００４】本発明は、低温度で層間絶縁膜の上面を平
坦化するのに優れた層間絶縁膜の平坦化方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものである。すなわち、平坦化膜
を形成する物質を液相状態にして、上面に段差を有する
層間絶縁膜の上面に、液相状態にした物質で平坦な上面
を有する膜を形成する。次いで形成した膜を凝固して平
坦化膜を形成する。続いて平坦化膜と層間絶縁膜の一部
分とをエッチバックして、当該層間絶縁膜の上面を平坦
化する。
【０００６】
【作用】上記平坦化方法では、平坦化膜を形成する物質
を液相状態にして、液相状態にした物質で層間絶縁膜上
に平坦な上面を有する膜を形成し、その膜を凝固して平
坦化膜を形成するので、平坦化膜は例えば水のような低
温度で凝固する物質で形成される。この結果、層間絶縁
膜の平坦化を低温度で行えるので、配線の信頼性が低下
しない。
【０００７】
【実施例】本発明の実施例を図１に示す層間絶縁膜の形
成工程図により説明する。図では、平坦化膜を形成する
物質に水を用いた場合を説明する。図に示すように、基
板１１上には、複数の配線（例えばアルミニウム−１％
シリコン合金の配線）１２が形成されている。まず、基
板１１の配線１２側の面に、通常の方法として例えば化
学的気相成長法によって、層間絶縁膜（例えば酸化シリ
コン膜）１３を形成する。この状態では、層間絶縁膜１
３の上面１３ａには各配線１２によって段差が生じる。
【０００８】まず、第１の工程として平坦化膜の形成を
行う。この工程では、層間絶縁膜１３の上面１３ａ側の
雰囲気を水の液相と固相とが共存する状態（例えば、温
度が０℃，圧力が１３．３ｋＰａ）にして、層間絶縁膜
１３の上面に液相状態の水の膜１４を段差よりも厚く形
成する。水の膜１４を形成するには、例えば層間絶縁膜
１３の上面に水蒸気〔Ｈ２　Ｏ〕を吹きつけて、吹きつ
けた水蒸気を層間絶縁膜１３上で凝縮させる。凝縮によ
って形成した水の膜１４の上面１４ａは水の表面張力に
よってほぼ平坦になる。また層間絶縁膜１３の上面１３
ａに水蒸気を吹きつけて凝縮させたので、形成される水
の膜１４の厚さは例えば２μｍ程度に薄く形成される。 続いて、水の膜１４が凝固する温度（例えば−２℃）に
水の膜１４を冷却して凝固させ、氷の膜よりなる平坦化
膜１５を形成する。
【０００９】平坦化膜１５を形成する物質として水を用
いた場合には、雰囲気は過冷却状態でもよいので、層間
絶縁膜１３上の雰囲気は、温度を−１５℃以上２℃以下
の範囲でかつ圧力を６１０Ｐａ以上１０１ｋＰａ以下の
範囲で適宜設定される。
【００１０】その後、第２の工程としてエッチバックを
行う。この工程では、通常のスパッタエッチングによっ
て、平坦化膜１５と層間絶縁膜１３とを同等のエッチン
グ速度でエッチバックする。そして、平坦化膜１５（１
点鎖線で示す部分）を全て除去するとともに層間絶縁膜
１３の一部分（２点鎖線で示す部分）も除去して、層間
絶縁膜１３の上面１３ｂを平坦化する。このエッチバッ
クの条件は、平坦化膜１５と層間絶縁膜１３とのエッチ
ング速度が同等になるように、例えばエッチングガスに
アルゴン〔Ａｒ〕を用いて、エッチングガスの流量を５
０ｓｃｃｍ，エッチング雰囲気の圧力を４０Ｐａ，基板
１１を載置するサセプタの温度を−２℃，スパッタエッ
チング装置（図示せず）の電極間に印加する高周波電力
を５０Ｗに設定する。
【００１１】上記エッチバックによって、層間絶縁膜１
３の膜厚が所定の膜厚よりも薄くなった場合には、例え
ば化学的気相成長法によって、層間絶縁膜１３の上面１
３ｂに別の層間絶縁膜（図示せず）を形成することによ
り、層間絶縁膜１３の膜厚を所定の厚さにする。
【００１２】上記実施例では、平坦化膜１５が水を凝固
して形成される。このため、層間絶縁膜１３に覆われて
いる配線１２（例えばアルミニウムまたはアルミニウム
合金等で形成された配線）の信頼性が低下する温度（例
えば３００℃以上）に配線１２が加熱されないので、そ
の信頼性は低下しない。また水の液相と固相とが共存す
る状態で水の膜１４を形成したことにより、水の膜１４
を凍らせて氷の膜を形成したときに生じる体積膨張が最
小限になる。このため、水の膜１４が凍って氷の膜にな
ったときに亀裂が入ることはない。さらにエッチバック
後に基板１１や層間絶縁膜１３に水が付着していても、
配線１２の信頼性を損なわない温度（例えば１３０℃）
で加熱処理することによって、水を完全に除去できる。 このため、層間絶縁膜１３を平坦化した後の工程、例え
ばスパッタ等によって層間絶縁膜１３の上面にアルミニ
ウム合金膜を形成する工程に悪影響を及ぼさない。
【００１３】上記実施例では、平坦化膜１５を形成する
物質に水を用いたが、水の他に例えば、エチレンジアミ
ン〔Ｈ２　ＮＣＨ２　ＣＨ２　ＮＨ２　〕（融点が８．
５℃，沸点が１１７．０℃），ギ酸〔ＨＣＯＯＨ〕（融
点が８．４℃，沸点が１００．８℃），β−アミノエチ
ルアルコール〔Ｈ２　ＮＣＨ２　ＣＨ２　ＯＨ〕（融点
が１０．５℃，沸点が１７１．１℃），エチレングリコ
ール〔ＨＯＣＨ２　ＣＨ２　ＯＨ〕（融点が−１２．６
℃，沸点が１９７．８５℃）等の融点が−３０℃以上３
０℃以下で沸点が２００℃以下の物質を用いることも可
能である。上記物質を用いた場合も、上記実施例で説明
したと同様の方法によって、平坦化膜１５が形成される
。平坦化膜１５を形成する雰囲気（例えば温度，圧力等
）は、上記物質に応じて適宜決定される。また上記物質
は、水，エチルアルコールまたはエーテルのうちの少な
くとも一つに相溶性を有するので、エッチバック後に基
板１１や層間絶縁膜１３に付着していても、通常の洗浄
により容易に除去できる。よって上記物質が不純物とし
て基板１１や層間絶縁膜１３等に付着して残存すること
はない。
【００１４】
【発明の効果】以上、説明したように本発明によれば、
凝固現象を用いて層間絶縁膜上に平坦化膜を形成したの
で、例えば水のような低温度で凝固する物質で平坦化膜
の形成が可能になる。このため、層間絶縁膜の下に形成
された配線を高温に加熱することなく、低温度で層間絶
縁膜の表面に平坦化膜が形成できるので、配線の信頼性
の向上が図れる。
【図面の詳細な説明】
【図１】実施例における層間絶縁膜の平坦化方法の説明
図である。
【符号の説明】
１１　　基板 １３　　層間絶縁膜 １４　　水の膜 １５　　平坦化膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　上面に段差を有する層間絶縁膜の上面
    に平坦化膜を形成する第１の工程と、前記平坦化膜と前
    記層間絶縁膜の一部分とをエッチバックして、前記層間
    絶縁膜の上面を平坦化する第２の工程とによりなる層間
    絶縁膜の平坦化方法において、前記第１の工程は、平坦
    化膜を形成する物質を液相状態にして、前記液相状態に
    した物質で前記層間絶縁膜の上面にほぼ平坦な上面を有
    する膜を形成し、次いで前記膜を凝固して前記平坦化膜
    を形成することを特徴とする層間絶縁膜の平坦化方法。
JP3142584A 1991-05-17 1991-05-17 層間絶縁膜の平坦化方法 Pending JPH04342129A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3142584A JPH04342129A (ja) 1991-05-17 1991-05-17 層間絶縁膜の平坦化方法
US07/883,778 US5264074A (en) 1991-05-17 1992-05-15 Flattening method for interlayer insulating film
KR1019920008185A KR920022406A (ko) 1991-05-17 1992-05-15 층간 절연막의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3142584A JPH04342129A (ja) 1991-05-17 1991-05-17 層間絶縁膜の平坦化方法

Publications (1)

Publication Number Publication Date
JPH04342129A true JPH04342129A (ja) 1992-11-27

Family

ID=15318710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3142584A Pending JPH04342129A (ja) 1991-05-17 1991-05-17 層間絶縁膜の平坦化方法

Country Status (3)

Country Link
US (1) US5264074A (ja)
JP (1) JPH04342129A (ja)
KR (1) KR920022406A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348615A (en) * 1992-10-21 1994-09-20 Advanced Micro Devices, Inc. Selective planarization method using regelation
US5710460A (en) * 1995-04-21 1998-01-20 International Business Machines Corporation Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
KR0182006B1 (ko) * 1995-11-10 1999-04-15 김광호 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
AU2003230955A1 (en) * 2002-05-01 2003-11-17 Cryoglass Llc Cryopreservation system for liquid substances
KR20040032338A (ko) * 2002-10-09 2004-04-17 아남반도체 주식회사 반도체 소자의 평탄화방법
KR101299359B1 (ko) 2011-04-20 2013-08-22 한양대학교 산학협력단 광추출 효율이 향상된 2차원 광결정 구조체 및 이의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1211499A (en) * 1969-03-07 1970-11-04 Standard Telephones Cables Ltd A method of manufacturing semiconductor devices
JP2732838B2 (ja) * 1987-04-11 1998-03-30 ソニー株式会社 配線形成方法
US5077238A (en) * 1988-05-18 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device with a planar interlayer insulating film
NL8801945A (nl) * 1988-08-04 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een inrichting met een laag uit een oxidisch supergeleidend materiaal.

Also Published As

Publication number Publication date
US5264074A (en) 1993-11-23
KR920022406A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
JP2001521282A (ja) 有機化合物含有絶縁層の異方性エッチング
JPH04342129A (ja) 層間絶縁膜の平坦化方法
JPH0332215B2 (ja)
JP3125745B2 (ja) 半導体装置の製造方法
US6448172B1 (en) Manufacturing method of forming interconnection in semiconductor device
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
KR19980060600A (ko) 반도체소자의 금속 배선 형성 방법
JP3329290B2 (ja) 半導体装置の製造方法
JPH05129247A (ja) 半導体装置の製造方法
JP3729731B2 (ja) 半導体素子の製造方法
JPS5917853B2 (ja) 半導体装置
JPH077753B2 (ja) アルミニウム合金配線の形成方法
JPS598356A (ja) 半導体集積回路装置の製造方法
KR0138864B1 (ko) 직접회로에서의 금속배선 제조방법
JPH08181146A (ja) 半導体装置の製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
KR0172516B1 (ko) 금속배선 형성방법
JP3263481B2 (ja) 半導体装置および半導体装置の製造方法
KR970000971B1 (ko) 다층 배선의 형성 방법
JPH07111968B2 (ja) 半導体装置の製造方法
JPH10112461A (ja) 半導体製造方法
JP3495492B2 (ja) 半導体装置の製造方法
TW533542B (en) Manufacturing method of damascene copper wire
WO1996001496A1 (en) Method of manufacturing a semiconductor device with a moisture impermeable barrier layer
JP2712450B2 (ja) 半導体装置の製造方法