JPH10112461A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH10112461A JPH10112461A JP28173396A JP28173396A JPH10112461A JP H10112461 A JPH10112461 A JP H10112461A JP 28173396 A JP28173396 A JP 28173396A JP 28173396 A JP28173396 A JP 28173396A JP H10112461 A JPH10112461 A JP H10112461A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- wiring pattern
- overhang
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】本発明は積層金属配線にダメージを与えずにメ
タルのオーバーハング形状を改善してボイドの無い層間
絶縁膜を堆積する半導体製造方法を提供する。 【解決手段】半導体１は、半導体基板２上に、メタル
４、アルミニウム（Ａｌ）あるいはＡｌ合金で形成され
た配線５及び反射防止メタル６が順次積層された積層金
属配線パターン３が形成され、積層金属配線パターン３
の反射防止メタル６はオーバーハング形状となってい
る。次に、積層金属配線パターン３上にＡｒスパッタリ
ングの保護膜としてＣＶＤ法により絶縁膜７を薄く形成
し、Ａｒスパッタエッチングを行って、反射防止メタル
６のオーバーハングの形状を改善する。このエッチング
は、反射防止メタル６上の保護膜である絶縁膜７を全て
削り取らずに、かつ、反射防止メタル６のオーバーハン
グ部分を削り取るまで行う。その後、シリコン酸化膜を
全体に形成して、積層金属配線パターン３を埋め込む。
タルのオーバーハング形状を改善してボイドの無い層間
絶縁膜を堆積する半導体製造方法を提供する。 【解決手段】半導体１は、半導体基板２上に、メタル
４、アルミニウム（Ａｌ）あるいはＡｌ合金で形成され
た配線５及び反射防止メタル６が順次積層された積層金
属配線パターン３が形成され、積層金属配線パターン３
の反射防止メタル６はオーバーハング形状となってい
る。次に、積層金属配線パターン３上にＡｒスパッタリ
ングの保護膜としてＣＶＤ法により絶縁膜７を薄く形成
し、Ａｒスパッタエッチングを行って、反射防止メタル
６のオーバーハングの形状を改善する。このエッチング
は、反射防止メタル６上の保護膜である絶縁膜７を全て
削り取らずに、かつ、反射防止メタル６のオーバーハン
グ部分を削り取るまで行う。その後、シリコン酸化膜を
全体に形成して、積層金属配線パターン３を埋め込む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造方法に
関し、詳細には、積層金属配線にダメージを与えること
なく、メタルのオーバーハング形状を改善してボイドの
無い層間絶縁膜の堆積を可能とする半導体製造方法に関
する。
関し、詳細には、積層金属配線にダメージを与えること
なく、メタルのオーバーハング形状を改善してボイドの
無い層間絶縁膜の堆積を可能とする半導体製造方法に関
する。
【０００２】
【従来の技術】従来、半導体の製造方法においては、一
般に、高温スパッタ、加熱スパッタ等によりメタルを成
膜し、その後、レジストパターンをマスクして、ドライ
エッチングにて配線を形成する。
般に、高温スパッタ、加熱スパッタ等によりメタルを成
膜し、その後、レジストパターンをマスクして、ドライ
エッチングにて配線を形成する。
【０００３】この配線工程においては、ＡｌあるいはＡ
ｌ合金等の配線上にＴｉＮ、ＴｉＷ、Ｗ等の反射防止メ
タルを積層することが多く、ドライエッチングによるパ
ターン形成時にエッチング選択比の違いによりメタル断
面構造がオーバーハング形状となる。
ｌ合金等の配線上にＴｉＮ、ＴｉＷ、Ｗ等の反射防止メ
タルを積層することが多く、ドライエッチングによるパ
ターン形成時にエッチング選択比の違いによりメタル断
面構造がオーバーハング形状となる。
【０００４】このメタルのオーバーハング形状は、層間
絶縁膜を堆積させる際に、ボイドを生じさせる原因とな
るので、メタルのオーバーハング形状を改善する必要が
ある。現在、パターン形成時のエッチング方法を種々工
夫することで、メタルハング形状を改善することが試み
られているが、完全には、改善されないのが現状であ
る。
絶縁膜を堆積させる際に、ボイドを生じさせる原因とな
るので、メタルのオーバーハング形状を改善する必要が
ある。現在、パターン形成時のエッチング方法を種々工
夫することで、メタルハング形状を改善することが試み
られているが、完全には、改善されないのが現状であ
る。
【０００５】そこで、従来、この積層金属配線のオーバ
ーハング形状を改善するために、メタルハング部分を削
り取ることが考えられ、具体的には、例えば、メタルハ
ング部分をＡｒスパッタリングする方法が挙げられる。
また、シリコン酸化膜を堆積し、Ａｒスパッタによりシ
リコン酸化膜の角を取った後、オゾンＴＥＯＳ（Tetra
Ethyl OrthoSilicate ） ＣＶＤ等の表面反応を利用し
て、層間膜を形成する方法が提案されている（特開平７
−５０２９５号公報参照）。
ーハング形状を改善するために、メタルハング部分を削
り取ることが考えられ、具体的には、例えば、メタルハ
ング部分をＡｒスパッタリングする方法が挙げられる。
また、シリコン酸化膜を堆積し、Ａｒスパッタによりシ
リコン酸化膜の角を取った後、オゾンＴＥＯＳ（Tetra
Ethyl OrthoSilicate ） ＣＶＤ等の表面反応を利用し
て、層間膜を形成する方法が提案されている（特開平７
−５０２９５号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体製造方法にあっては、以下のような問
題があった。すなわち、上記従来のメタルハング部分を
削り取る方法にあっては、メタル全体を直接スパッタリ
ングするので、スパッタ堆積物によるメタル間の短絡や
スパッタリング処理によるメタルダメージにより、エレ
クトロマイグレーション耐性やストレスマイグレーショ
ン等を劣化させる要因となるという問題があった。ま
た、特開平７−５０２９５号公報記載の方法にあって
は、メタルのオーバーハングが顕著なときには、ただ単
にシリコン酸化膜の角を取るだけでは、完全にボイドを
無くすことが困難であるという問題があった。
うな従来の半導体製造方法にあっては、以下のような問
題があった。すなわち、上記従来のメタルハング部分を
削り取る方法にあっては、メタル全体を直接スパッタリ
ングするので、スパッタ堆積物によるメタル間の短絡や
スパッタリング処理によるメタルダメージにより、エレ
クトロマイグレーション耐性やストレスマイグレーショ
ン等を劣化させる要因となるという問題があった。ま
た、特開平７−５０２９５号公報記載の方法にあって
は、メタルのオーバーハングが顕著なときには、ただ単
にシリコン酸化膜の角を取るだけでは、完全にボイドを
無くすことが困難であるという問題があった。
【０００７】そこで、本発明は、積層金属配線にダメー
ジ等を与えることなく、メタルのオーバーハング形状を
改善して、完全にボイドの無い層間絶縁膜の堆積を行う
ことのできる半導体製造方法を提供することを目的とし
ている。
ジ等を与えることなく、メタルのオーバーハング形状を
改善して、完全にボイドの無い層間絶縁膜の堆積を行う
ことのできる半導体製造方法を提供することを目的とし
ている。
【０００８】すなわち、請求項１記載の発明は、スパッ
タリングにおいて金属配線を直接スパッタリングするの
ではなく、金属配線パターン形成後に、絶縁膜を所定の
薄さに堆積し、この絶縁膜の膜厚以下で、かつ、反射防
止メタルのオーバーハング部分をエッチングにより削り
取った後、絶縁膜をエッチングし、シリコン酸化膜で金
属配線パターンを埋め込むことにより、反射防止メタル
のオーバーハング部分と絶縁膜のみをエッチングして、
スパッタ堆積物によるメタル間の短絡やメタルにスパッ
タダメージが入ることで生じるエレクトロマイグレーシ
ョン等を低減し、極微細配線工程においても反射防止メ
タルのオーバーハングを完全に無くならして、従来の安
価なプロセスで完全にボイド無しに埋め込みを行うこと
のできる半導体製造方法を提供することを目的としてい
る。
タリングにおいて金属配線を直接スパッタリングするの
ではなく、金属配線パターン形成後に、絶縁膜を所定の
薄さに堆積し、この絶縁膜の膜厚以下で、かつ、反射防
止メタルのオーバーハング部分をエッチングにより削り
取った後、絶縁膜をエッチングし、シリコン酸化膜で金
属配線パターンを埋め込むことにより、反射防止メタル
のオーバーハング部分と絶縁膜のみをエッチングして、
スパッタ堆積物によるメタル間の短絡やメタルにスパッ
タダメージが入ることで生じるエレクトロマイグレーシ
ョン等を低減し、極微細配線工程においても反射防止メ
タルのオーバーハングを完全に無くならして、従来の安
価なプロセスで完全にボイド無しに埋め込みを行うこと
のできる半導体製造方法を提供することを目的としてい
る。
【０００９】請求項２記載の発明は、絶縁膜をシリコン
酸化膜で形成して、オーバーハング部分を削り取る削除
工程を行った後のエッチング工程を省くことにより、絶
縁膜をそのまま層間絶縁膜として利用し、製造工程を削
減して、より安価なプロセスで完全にボイド無しに埋め
込みを行うことのできる半導体製造方法を提供すること
を目的としている。
酸化膜で形成して、オーバーハング部分を削り取る削除
工程を行った後のエッチング工程を省くことにより、絶
縁膜をそのまま層間絶縁膜として利用し、製造工程を削
減して、より安価なプロセスで完全にボイド無しに埋め
込みを行うことのできる半導体製造方法を提供すること
を目的としている。
【００１０】請求項３記載の発明は、シリコン酸化膜に
より金属配線パターンを埋め込む被服工程において、シ
リコン酸化膜を有機シリコン化合物とオゾンを用いた反
応で形成することにより、絶縁膜をＡｒスパッタリング
していることで、ＮＳＧ膜の下地依存性を低減すること
ができ、絶縁性の高いシリコン酸化膜をより一層完全に
ボイド無しに堆積することのできる半導体製造装置を提
供することを目的としている。
より金属配線パターンを埋め込む被服工程において、シ
リコン酸化膜を有機シリコン化合物とオゾンを用いた反
応で形成することにより、絶縁膜をＡｒスパッタリング
していることで、ＮＳＧ膜の下地依存性を低減すること
ができ、絶縁性の高いシリコン酸化膜をより一層完全に
ボイド無しに堆積することのできる半導体製造装置を提
供することを目的としている。
【００１１】
【課題を解決するための手段】請求項１記載の発明の半
導体製造方法は、半導体製造工程の配線工程の金属配線
パターン形成後に、当該金属配線パターンのＡｌあるい
はＡｌ合金等の配線上の反射防止メタルがオーバーハン
グ形状となる半導体製造方法において、前記金属配線パ
ターン形成後に、ＣＶＤ法により絶縁膜を所定の薄さに
堆積する堆積工程と、エッチングにより前記絶縁膜の膜
厚以下で、かつ、前記反射防止メタルの前記オーバーハ
ング部分を削り取る削除工程と、前記絶縁膜をエッチン
グするエッチング工程と、シリコン酸化膜により前記金
属配線パターンを埋め込む被服工程と、を順次行うこと
により、上記目的を達成している。
導体製造方法は、半導体製造工程の配線工程の金属配線
パターン形成後に、当該金属配線パターンのＡｌあるい
はＡｌ合金等の配線上の反射防止メタルがオーバーハン
グ形状となる半導体製造方法において、前記金属配線パ
ターン形成後に、ＣＶＤ法により絶縁膜を所定の薄さに
堆積する堆積工程と、エッチングにより前記絶縁膜の膜
厚以下で、かつ、前記反射防止メタルの前記オーバーハ
ング部分を削り取る削除工程と、前記絶縁膜をエッチン
グするエッチング工程と、シリコン酸化膜により前記金
属配線パターンを埋め込む被服工程と、を順次行うこと
により、上記目的を達成している。
【００１２】上記構成によれば、スパッタリングにおい
て金属配線を直接スパッタリングするのではなく、金属
配線パターン形成後に、絶縁膜を所定の薄さに堆積し、
この絶縁膜の膜厚以下で、かつ、反射防止メタルのオー
バーハング部分をエッチングにより削り取った後、絶縁
膜をエッチングし、シリコン酸化膜により金属配線パタ
ーンを埋め込むので、反射防止メタルのオーバーハング
部分と絶縁膜のみをエッチングして、スパッタ堆積物に
よるメタル間の短絡やメタルにスパッタダメージが入る
ことで生じるエレクトロマイグレーション等を低減する
ことができ、極微細配線工程においても反射防止メタル
のオーバーハングを完全に無くならして、従来の安価な
プロセスで完全にボイド無しに埋め込みを行うことがで
きる。
て金属配線を直接スパッタリングするのではなく、金属
配線パターン形成後に、絶縁膜を所定の薄さに堆積し、
この絶縁膜の膜厚以下で、かつ、反射防止メタルのオー
バーハング部分をエッチングにより削り取った後、絶縁
膜をエッチングし、シリコン酸化膜により金属配線パタ
ーンを埋め込むので、反射防止メタルのオーバーハング
部分と絶縁膜のみをエッチングして、スパッタ堆積物に
よるメタル間の短絡やメタルにスパッタダメージが入る
ことで生じるエレクトロマイグレーション等を低減する
ことができ、極微細配線工程においても反射防止メタル
のオーバーハングを完全に無くならして、従来の安価な
プロセスで完全にボイド無しに埋め込みを行うことがで
きる。
【００１３】この場合、例えば、請求項２に記載するよ
うに、前記半導体製造方法は、前記堆積工程において、
前記絶縁膜をシリコン酸化膜で形成し、前記エッチング
工程を省いたものであってもよい。
うに、前記半導体製造方法は、前記堆積工程において、
前記絶縁膜をシリコン酸化膜で形成し、前記エッチング
工程を省いたものであってもよい。
【００１４】上記構成によれば、絶縁膜をシリコン酸化
膜で形成して、オーバーハング部分を削り取る削除工程
を行った後のエッチング工程を省いているので、絶縁膜
をそのまま層間絶縁膜として利用して、製造工程を削減
することができ、より安価なプロセスで完全にボイド無
しに埋め込みを行うことができる。
膜で形成して、オーバーハング部分を削り取る削除工程
を行った後のエッチング工程を省いているので、絶縁膜
をそのまま層間絶縁膜として利用して、製造工程を削減
することができ、より安価なプロセスで完全にボイド無
しに埋め込みを行うことができる。
【００１５】また、例えば、請求項３に記載するよう
に、前記半導体製造方法は、前記被服工程において、前
記シリコン酸化膜を有機シリコン化合物とオゾンを用い
た反応により形成するものであってもよい。
に、前記半導体製造方法は、前記被服工程において、前
記シリコン酸化膜を有機シリコン化合物とオゾンを用い
た反応により形成するものであってもよい。
【００１６】上記構成によれば、シリコン酸化膜により
金属配線パターンを埋め込む被服工程において、シリコ
ン酸化膜を有機シリコン化合物とオゾンを用いた反応で
形成しているので、絶縁膜をＡｒスパッタリングしてい
ることで、ＮＳＧ膜の下地依存性を低減することがで
き、絶縁性の高いシリコン酸化膜をより一層完全にボイ
ド無しに堆積することができる。
金属配線パターンを埋め込む被服工程において、シリコ
ン酸化膜を有機シリコン化合物とオゾンを用いた反応で
形成しているので、絶縁膜をＡｒスパッタリングしてい
ることで、ＮＳＧ膜の下地依存性を低減することがで
き、絶縁性の高いシリコン酸化膜をより一層完全にボイ
ド無しに堆積することができる。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
【００１８】図１〜図４は、本発明の半導体製造方法の
一実施の形態を示す図である。図１において、半導体１
は、まず、半導体基板２上に配線パターンに合わせて積
層金属配線パターン３が形成されている。積層金属配線
パターン３は、半導体基板２上に、メタル４、アルミニ
ウム（Ａｌ）あるいはＡｌ合金で形成された配線５及び
反射防止メタル６が順次積層された構造となっている。
一実施の形態を示す図である。図１において、半導体１
は、まず、半導体基板２上に配線パターンに合わせて積
層金属配線パターン３が形成されている。積層金属配線
パターン３は、半導体基板２上に、メタル４、アルミニ
ウム（Ａｌ）あるいはＡｌ合金で形成された配線５及び
反射防止メタル６が順次積層された構造となっている。
【００１９】この場合、積層金属配線パターン３の反射
防止メタル６は、図１に示すように、オーバーハング形
状となっている。
防止メタル６は、図１に示すように、オーバーハング形
状となっている。
【００２０】次に、図２に示すように、積層金属配線パ
ターン３上にＡｒスパッタリングの保護膜として、気相
成長法（ＣＶＤ法：Chemical Vapor Deposition 法）に
より絶縁膜７を薄く、例えば、２０〜２００ｎｍの厚さ
に形成する。
ターン３上にＡｒスパッタリングの保護膜として、気相
成長法（ＣＶＤ法：Chemical Vapor Deposition 法）に
より絶縁膜７を薄く、例えば、２０〜２００ｎｍの厚さ
に形成する。
【００２１】次に、図３に矢印で示すように、Ａｒスパ
ッタエッチングを行い、反射防止メタル６のオーバーハ
ングの形状を改善する。すなわち、Ａｒスパッタリング
は、垂直方向のエッチレートよりも斜め方向のエッチレ
ートの方が大きい性質を持っており、この性質を利用し
て、反射防止メタル６のハング形状を改善する。
ッタエッチングを行い、反射防止メタル６のオーバーハ
ングの形状を改善する。すなわち、Ａｒスパッタリング
は、垂直方向のエッチレートよりも斜め方向のエッチレ
ートの方が大きい性質を持っており、この性質を利用し
て、反射防止メタル６のハング形状を改善する。
【００２２】ここで、Ａｒスパッタリングによるエッチ
ングは、反射防止メタル６上の保護膜である絶縁膜７を
全て削り取らずに、かつ、反射防止メタル６のオーバー
ハング部分を削り取るまで行う。この場合のＡｒスパッ
タリングのエッチング量は、平坦な絶縁膜７を５〜１５
０ｎｍエッチングする程度であるが、反射防止メタル６
のオーバーハングの程度及び保護膜である絶縁膜７の膜
厚に応じて適宜調整する。
ングは、反射防止メタル６上の保護膜である絶縁膜７を
全て削り取らずに、かつ、反射防止メタル６のオーバー
ハング部分を削り取るまで行う。この場合のＡｒスパッ
タリングのエッチング量は、平坦な絶縁膜７を５〜１５
０ｎｍエッチングする程度であるが、反射防止メタル６
のオーバーハングの程度及び保護膜である絶縁膜７の膜
厚に応じて適宜調整する。
【００２３】その後、図４に示すように、シリコン酸化
膜８を全体に形成して、積層金属配線パターン３を埋め
込む。このとき、反射防止メタル６のオーバーハング形
状が完全に改善されているので、ボイドが形成されるこ
となく、シリコン酸化膜８を堆積することができる。
膜８を全体に形成して、積層金属配線パターン３を埋め
込む。このとき、反射防止メタル６のオーバーハング形
状が完全に改善されているので、ボイドが形成されるこ
となく、シリコン酸化膜８を堆積することができる。
【００２４】このように、本実施の形態によれば、積層
金属配線パターン３の反射防止メタル６がオーバーハン
グ形状となっている場合に、反射防止メタル６に絶縁膜
７を形成した後、Ａｒスパッタリングを行って、反射防
止メタル６のオーバーハング部分と絶縁膜７のみをエッ
チングしているので、スパッタ堆積物による反射防止メ
タル６間の短絡や反射防止メタル６にスパッタダメージ
が入ることを防止することができ、エレクトロマイグレ
ーション耐性やストレスマイグレーション等を劣化させ
ることを防止することができるとともに、極微細配線工
程においても、反射防止メタル６のオーバーハングを完
全に無くすことができ、従来の安価な半導体製造装置を
用いて、完全にボイド無しに埋め込みを行うことができ
る。
金属配線パターン３の反射防止メタル６がオーバーハン
グ形状となっている場合に、反射防止メタル６に絶縁膜
７を形成した後、Ａｒスパッタリングを行って、反射防
止メタル６のオーバーハング部分と絶縁膜７のみをエッ
チングしているので、スパッタ堆積物による反射防止メ
タル６間の短絡や反射防止メタル６にスパッタダメージ
が入ることを防止することができ、エレクトロマイグレ
ーション耐性やストレスマイグレーション等を劣化させ
ることを防止することができるとともに、極微細配線工
程においても、反射防止メタル６のオーバーハングを完
全に無くすことができ、従来の安価な半導体製造装置を
用いて、完全にボイド無しに埋め込みを行うことができ
る。
【００２５】また、絶縁膜７を、絶縁性、耐湿性、製膜
温度を考慮して、プラズマＣＶＤ法を用いたシリコン酸
化膜等で形成すると、絶縁膜７のエッチング工程を省略
して、絶縁膜７をそのまま層間絶縁膜として利用するこ
とができ、作業工程を簡略化することができる。
温度を考慮して、プラズマＣＶＤ法を用いたシリコン酸
化膜等で形成すると、絶縁膜７のエッチング工程を省略
して、絶縁膜７をそのまま層間絶縁膜として利用するこ
とができ、作業工程を簡略化することができる。
【００２６】さらに、シリコン酸化膜８を、表面反応性
の高い有機シリコン化合物とオゾンを用いたＣＶＤ法を
利用して形成すると、上述のように、反射防止メタル６
のオーバーハング形状の改善にＡｒスパッタリングを行
っているので、下地依存性のない良質なＮＳＧ膜をより
一層完全にボイド無しに埋め込むことができる。
の高い有機シリコン化合物とオゾンを用いたＣＶＤ法を
利用して形成すると、上述のように、反射防止メタル６
のオーバーハング形状の改善にＡｒスパッタリングを行
っているので、下地依存性のない良質なＮＳＧ膜をより
一層完全にボイド無しに埋め込むことができる。
【００２７】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００２８】
【発明の効果】請求項１記載の発明の半導体製造方法に
よれば、スパッタリングにおいて金属配線を直接スパッ
タリングするのではなく、金属配線パターン形成後に、
絶縁膜を所定の薄さに堆積し、この絶縁膜の膜厚以下
で、かつ、反射防止メタルのオーバーハング部分をエッ
チングにより削り取った後、絶縁膜をエッチングし、シ
リコン酸化膜により金属配線パターンを埋め込むので、
反射防止メタルのオーバーハング部分と絶縁膜のみをエ
ッチングして、スパッタ堆積物によるメタル間の短絡や
メタルにスパッタダメージが入ることで生じるエレクト
ロマイグレーション等を低減することができ、極微細配
線工程においても反射防止メタルのオーバーハングを完
全に無くならして、従来の安価なプロセスで完全にボイ
ド無しに埋め込みを行うことができる。
よれば、スパッタリングにおいて金属配線を直接スパッ
タリングするのではなく、金属配線パターン形成後に、
絶縁膜を所定の薄さに堆積し、この絶縁膜の膜厚以下
で、かつ、反射防止メタルのオーバーハング部分をエッ
チングにより削り取った後、絶縁膜をエッチングし、シ
リコン酸化膜により金属配線パターンを埋め込むので、
反射防止メタルのオーバーハング部分と絶縁膜のみをエ
ッチングして、スパッタ堆積物によるメタル間の短絡や
メタルにスパッタダメージが入ることで生じるエレクト
ロマイグレーション等を低減することができ、極微細配
線工程においても反射防止メタルのオーバーハングを完
全に無くならして、従来の安価なプロセスで完全にボイ
ド無しに埋め込みを行うことができる。
【００２９】請求項２記載の発明の半導体製造方法によ
れば、絶縁膜をシリコン酸化膜で形成して、オーバーハ
ング部分を削り取る削除工程を行った後のエッチング工
程を省いているので、絶縁膜をそのまま層間絶縁膜とし
て利用して、製造工程を削減することができ、より安価
なプロセスで完全にボイド無しに埋め込みを行うことが
できる。
れば、絶縁膜をシリコン酸化膜で形成して、オーバーハ
ング部分を削り取る削除工程を行った後のエッチング工
程を省いているので、絶縁膜をそのまま層間絶縁膜とし
て利用して、製造工程を削減することができ、より安価
なプロセスで完全にボイド無しに埋め込みを行うことが
できる。
【００３０】請求項３記載の発明の半導体製造方法によ
れば、シリコン酸化膜により金属配線パターンを埋め込
む被服工程において、シリコン酸化膜を有機シリコン化
合物とオゾンを用いた反応で形成しているので、絶縁膜
をＡｒスパッタリングしていることで、ＮＳＧ膜の下地
依存性を低減することができ、絶縁性の高いシリコン酸
化膜をより一層完全にボイド無しに堆積することができ
る。
れば、シリコン酸化膜により金属配線パターンを埋め込
む被服工程において、シリコン酸化膜を有機シリコン化
合物とオゾンを用いた反応で形成しているので、絶縁膜
をＡｒスパッタリングしていることで、ＮＳＧ膜の下地
依存性を低減することができ、絶縁性の高いシリコン酸
化膜をより一層完全にボイド無しに堆積することができ
る。
【図１】本発明の半導体製造方法の一実施の形態を適用
した半導体製造方法により基板上に層間金属配線パター
ンを形成した状態の側面断面図。
した半導体製造方法により基板上に層間金属配線パター
ンを形成した状態の側面断面図。
【図２】図１の層間金属配線パターン上に絶縁膜を形成
した状態の側面断面図。
した状態の側面断面図。
【図３】図２の状態でＡｒスパッタリングにより層間金
属配線パターンの反射防止メタルのオーバーハング部分
をエッチングした状態の側面断面図。
属配線パターンの反射防止メタルのオーバーハング部分
をエッチングした状態の側面断面図。
【図４】図３の半導体装置上にシリコン酸化膜を堆積し
た状態の側面断面図。
た状態の側面断面図。
１ 半導体装置 ２ 半導体基板 ３ 積層金属配線パターン ４ メタル ５ 配線 ６ 反射防止メタル ７ 絶縁膜 ８ シリコン酸化膜
Claims (3)
- 【請求項１】半導体製造工程の配線工程の金属配線パタ
ーン形成後に、当該金属配線パターンのＡｌあるいはＡ
ｌ合金等の配線上の反射防止メタルがオーバーハング形
状となる半導体製造方法において、前記金属配線パター
ン形成後に、ＣＶＤ法により絶縁膜を所定の薄さに堆積
する堆積工程と、エッチングにより前記絶縁膜の膜厚以
下で、かつ、前記反射防止メタルの前記オーバーハング
部分を削り取る削除工程と、前記絶縁膜をエッチングす
るエッチング工程と、シリコン酸化膜により前記金属配
線パターンを埋め込む被服工程と、を順次行うことを特
徴とする半導体製造方法。 - 【請求項２】前記半導体製造方法は、前記堆積工程にお
いて、前記絶縁膜をシリコン酸化膜で形成し、前記エッ
チング工程を省いたことを特徴とする請求項１記載の半
導体製造方法。 - 【請求項３】前記半導体製造方法は、前記被服工程にお
いて、前記シリコン酸化膜を有機シリコン化合物とオゾ
ンを用いた反応により形成することを特徴とする請求項
１または請求項２記載の半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28173396A JPH10112461A (ja) | 1996-10-03 | 1996-10-03 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28173396A JPH10112461A (ja) | 1996-10-03 | 1996-10-03 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112461A true JPH10112461A (ja) | 1998-04-28 |
Family
ID=17643234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28173396A Pending JPH10112461A (ja) | 1996-10-03 | 1996-10-03 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112461A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471411B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 플러그 심을 억제할 수 있는 반도체소자 제조방법 |
| KR100744104B1 (ko) * | 2001-06-01 | 2007-08-01 | 주식회사 하이닉스반도체 | 콘택 형성 방법 |
| KR100869357B1 (ko) * | 2002-05-17 | 2008-11-19 | 주식회사 하이닉스반도체 | 공극 발생을 최소화할 수 있는 반도체소자 제조방법 |
-
1996
- 1996-10-03 JP JP28173396A patent/JPH10112461A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744104B1 (ko) * | 2001-06-01 | 2007-08-01 | 주식회사 하이닉스반도체 | 콘택 형성 방법 |
| KR100869357B1 (ko) * | 2002-05-17 | 2008-11-19 | 주식회사 하이닉스반도체 | 공극 발생을 최소화할 수 있는 반도체소자 제조방법 |
| KR100471411B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 플러그 심을 억제할 수 있는 반도체소자 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| JPH0766942B2 (ja) | 多層相互接続導体パターン製造方法 | |
| US5985758A (en) | Method for forming metal lines of semiconductor devices | |
| JP3322305B2 (ja) | 半導体装置の製造方法 | |
| JPH10112461A (ja) | 半導体製造方法 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| US6083830A (en) | Process for manufacturing a semiconductor device | |
| US20040058525A1 (en) | Method of forming plug | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| US20060134930A1 (en) | Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH07297281A (ja) | 接続孔の製造方法 | |
| JP2002184858A (ja) | 半導体素子の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH053253A (ja) | 半導体装置の製造方法 | |
| JPH08250495A (ja) | 積層配線膜の形成方法 | |
| KR100545218B1 (ko) | 반도체 소자의 금속간 절연막의 갭 필 방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 |