JPH09115906A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09115906A JPH09115906A JP27561495A JP27561495A JPH09115906A JP H09115906 A JPH09115906 A JP H09115906A JP 27561495 A JP27561495 A JP 27561495A JP 27561495 A JP27561495 A JP 27561495A JP H09115906 A JPH09115906 A JP H09115906A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- sputtering
- wiring
- nitrogen gas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 アルミニウム系金属膜からなる配線を有する
半導体装置において、配線中におけるヒロックの発生を
防止する。 【解決手段】 半導体基板３の上に、層間絶縁膜となる
酸化膜２を堆積し、酸化膜２の上にＡｌ−１．０％Ｓｉ
金属膜１を堆積する。Ａｌ−１．０％Ｓｉ金属膜１をパ
ターニングして配線４を形成した後、窒素ガス雰囲気下
でスパッタリングを行い、配線４の表面付近の領域に窒
素原子を導入してダメージ層６を形成する。ダメージ層
６の形成によって、アルミニウム系金属配線のヒロック
密度が低減する。窒素ガスにアルゴンガスを添加した雰
囲気で行ってもよい。また、アルミニウム系金属膜を堆
積した状態でスパッタリングを行ってもよい。
半導体装置において、配線中におけるヒロックの発生を
防止する。 【解決手段】 半導体基板３の上に、層間絶縁膜となる
酸化膜２を堆積し、酸化膜２の上にＡｌ−１．０％Ｓｉ
金属膜１を堆積する。Ａｌ−１．０％Ｓｉ金属膜１をパ
ターニングして配線４を形成した後、窒素ガス雰囲気下
でスパッタリングを行い、配線４の表面付近の領域に窒
素原子を導入してダメージ層６を形成する。ダメージ層
６の形成によって、アルミニウム系金属配線のヒロック
密度が低減する。窒素ガスにアルゴンガスを添加した雰
囲気で行ってもよい。また、アルミニウム系金属膜を堆
積した状態でスパッタリングを行ってもよい。
Description
【０００１】
【発明の属する技術の分野】本発明は、アルミニウム系
金属からなる配線を有する半導体装置の製造方法に係
り、特に配線中におけるヒロックの発生を防止するため
の方法である。
金属からなる配線を有する半導体装置の製造方法に係
り、特に配線中におけるヒロックの発生を防止するため
の方法である。
【０００２】
【従来の技術】従来より、半導体集積回路装置の配線材
料として純アルミニウム又はアルミニウムに僅かのシリ
コンを含ませたＡｌ−Ｓｉ合金が広く用いられている。
半導体集積回路装置の微細化に伴い、このようなアルミ
ニウム系金属からなる配線も微細にパターン化されるよ
うになっている。その際、微細化された配線において
は、熱サイクルが加わると横方向のヒロックが発生しや
すくなり、このヒロックの発生によって相隣接する配線
間で電気的ショートが発生する虞れがある。
料として純アルミニウム又はアルミニウムに僅かのシリ
コンを含ませたＡｌ−Ｓｉ合金が広く用いられている。
半導体集積回路装置の微細化に伴い、このようなアルミ
ニウム系金属からなる配線も微細にパターン化されるよ
うになっている。その際、微細化された配線において
は、熱サイクルが加わると横方向のヒロックが発生しや
すくなり、このヒロックの発生によって相隣接する配線
間で電気的ショートが発生する虞れがある。
【０００３】そこで、従来より、アルミニウム系金属か
らなる配線のヒロックを防止するための方法として、下
記方法（１）〜（４）が一般的に知られている。
らなる配線のヒロックを防止するための方法として、下
記方法（１）〜（４）が一般的に知られている。
【０００４】方法（１）は、配線上に形成する層間絶縁
膜やパシベーション膜を低温ＣＶＤ法により形成して配
線に与えるストレスを少なくする方法である。
膜やパシベーション膜を低温ＣＶＤ法により形成して配
線に与えるストレスを少なくする方法である。
【０００５】方法（２）は、アルミニウム系金属膜上に
高融点金属膜等を積層して配線とする方法である。
高融点金属膜等を積層して配線とする方法である。
【０００６】方法（３）は、配線用導電膜にイオン注入
を施して導電膜の表面にダメージ層を形成する方法であ
る。
を施して導電膜の表面にダメージ層を形成する方法であ
る。
【０００７】方法（４）は、配線用導電膜にアルゴンガ
スを用いてスパッタリングし表面にダメージ層を形成す
る方法である。
スを用いてスパッタリングし表面にダメージ層を形成す
る方法である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記方
法（１）〜（４）では、以下に述べるような問題があっ
た。
法（１）〜（４）では、以下に述べるような問題があっ
た。
【０００９】上記方法（１）では、配線そのものの特性
を改善することができないので、ヒロックを確実に防止
することは困難である。
を改善することができないので、ヒロックを確実に防止
することは困難である。
【００１０】上記方法（２）では、配線層がアルミニウ
ム系金属膜と高融点金属膜との多層膜となりアルミニウ
ム系金属膜と高融点金属膜との密着性の確保が困難であ
ったり、電位差に起因する腐食が発生したり、多層膜を
パターニングするための適正なエッチング条件を得るこ
とが困難であるなどの問題がある。しかも、製造コスト
が増大する。
ム系金属膜と高融点金属膜との多層膜となりアルミニウ
ム系金属膜と高融点金属膜との密着性の確保が困難であ
ったり、電位差に起因する腐食が発生したり、多層膜を
パターニングするための適正なエッチング条件を得るこ
とが困難であるなどの問題がある。しかも、製造コスト
が増大する。
【００１１】上記方法（３）では、イオンの種類によっ
ては配線の信頼性が低下するという問題がある。
ては配線の信頼性が低下するという問題がある。
【００１２】上記方法（４）では、ある程度のヒロック
を抑制することはできるが、発生を完全に防止すること
が困難である。
を抑制することはできるが、発生を完全に防止すること
が困難である。
【００１３】本発明はかかる点に鑑みてなされたもので
あり、その目的は、アルミニウム系金属膜を使用するこ
とで製造コストの増大を抑制しながら、配線中のヒロッ
ク発生を完全に防止し得る半導体装置の製造方法を提供
することにある。
あり、その目的は、アルミニウム系金属膜を使用するこ
とで製造コストの増大を抑制しながら、配線中のヒロッ
ク発生を完全に防止し得る半導体装置の製造方法を提供
することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明が講じた手段は、半導体装置の製造方
法として、半導体基板上にアルミニウム系金属膜を堆積
する第１の工程と、上記金属膜をパターニングして配線
を形成する第２の工程と、少なくとも上記第１の工程を
行った後に、窒素ガスを含む雰囲気下でスパッタリング
を行って、上記金属膜に少なくとも窒素原子を導入する
第３の工程とを備えている。
に請求項１の発明が講じた手段は、半導体装置の製造方
法として、半導体基板上にアルミニウム系金属膜を堆積
する第１の工程と、上記金属膜をパターニングして配線
を形成する第２の工程と、少なくとも上記第１の工程を
行った後に、窒素ガスを含む雰囲気下でスパッタリング
を行って、上記金属膜に少なくとも窒素原子を導入する
第３の工程とを備えている。
【００１５】請求項１の方法により、配線用アルミニウ
ム系金属膜またはそれをパターニングした配線に窒素を
含む雰囲気下でスパッタリングを施すと、その金属膜表
面または、配線の表面及び側面にダメージ層が形成され
る。この時、窒素原子がアルミニウム系金属の粒界界面
に入り込み粒界の成長を抑制しヒロックの発生を効果的
に防止することができる。
ム系金属膜またはそれをパターニングした配線に窒素を
含む雰囲気下でスパッタリングを施すと、その金属膜表
面または、配線の表面及び側面にダメージ層が形成され
る。この時、窒素原子がアルミニウム系金属の粒界界面
に入り込み粒界の成長を抑制しヒロックの発生を効果的
に防止することができる。
【００１６】請求項２の発明が講じた手段は、請求項１
において、上記第３の工程では、窒素ガスとアルゴンガ
スとの混合ガス雰囲気下でスパッタリングを行う方法で
ある。
において、上記第３の工程では、窒素ガスとアルゴンガ
スとの混合ガス雰囲気下でスパッタリングを行う方法で
ある。
【００１７】請求項２の方法により、短時間のスパッタ
リングによって、配線におけるヒロックの発生を防止す
ることができる。
リングによって、配線におけるヒロックの発生を防止す
ることができる。
【００１８】請求項３の発明が講じた手段は、請求項１
又は２において、上記第３の工程では、プラズマエッチ
ング装置を用いる方法である。
又は２において、上記第３の工程では、プラズマエッチ
ング装置を用いる方法である。
【００１９】請求項３の方法により、スパッタリングに
使用する装置の選択幅が広がり、既存の装置の利用効率
が高くなる。
使用する装置の選択幅が広がり、既存の装置の利用効率
が高くなる。
【００２０】
（第１の実施形態）まず、本発明の第１の実施形態につ
いて、図１（ａ）〜図１（ｃ）を参照しながら説明す
る。図１（ａ）〜図１（ｃ）は、第１の実施形態におけ
る半導体装置の製造工程を示す断面図である。
いて、図１（ａ）〜図１（ｃ）を参照しながら説明す
る。図１（ａ）〜図１（ｃ）は、第１の実施形態におけ
る半導体装置の製造工程を示す断面図である。
【００２１】まず、図１（ａ）に示すように、トランジ
スタ等の形成された半導体基板３の上に、常圧ＣＶＤ法
により、層間絶縁膜となる膜厚９００ｎｍの酸化膜２を
堆積する。その後、スパッタリングを行って、酸化膜２
上に膜厚８００ｎｍのＡｌ−１．０％Ｓｉ金属膜１を堆
積する。
スタ等の形成された半導体基板３の上に、常圧ＣＶＤ法
により、層間絶縁膜となる膜厚９００ｎｍの酸化膜２を
堆積する。その後、スパッタリングを行って、酸化膜２
上に膜厚８００ｎｍのＡｌ−１．０％Ｓｉ金属膜１を堆
積する。
【００２２】次に、図１（ｂ）に示すように、Ａｌ−
１．０％Ｓｉ金属膜１上にレジストマスクを形成した
後、異方性エッチングを行ってＡｌ−１．０％Ｓｉ金属
膜１をパターニングして、配線４を形成する。その後、
レジストマスクをアッシングにより除去する。
１．０％Ｓｉ金属膜１上にレジストマスクを形成した
後、異方性エッチングを行ってＡｌ−１．０％Ｓｉ金属
膜１をパターニングして、配線４を形成する。その後、
レジストマスクをアッシングにより除去する。
【００２３】次に、図１（ｃ）に示すように、上記Ａｌ
−１．０％Ｓｉ金属膜１をパターニングして形成された
配線４に、窒素ガス雰囲気下でスパッタリングを施し、
配線４の表面付近の領域に窒素原子５を導入して、ダメ
ージ層６を形成する。このスパッタリング工程では、通
常の金属膜のスパッタリングと異なり基板側に高周波電
圧を印加するようにしている。
−１．０％Ｓｉ金属膜１をパターニングして形成された
配線４に、窒素ガス雰囲気下でスパッタリングを施し、
配線４の表面付近の領域に窒素原子５を導入して、ダメ
ージ層６を形成する。このスパッタリング工程では、通
常の金属膜のスパッタリングと異なり基板側に高周波電
圧を印加するようにしている。
【００２４】図３は、上記図１（ｃ）に示す工程におけ
る逆スパッタリング時間と発生するヒロック密度との関
係を示す。この図１（ｃ）に示す結果は、Ａｌ−１．０
％Ｓｉ金属膜１を用い、スパッタリングを行う雰囲気と
して、アルゴンガスと、窒素ガスと、窒素ガス−アルゴ
ンガスの混合ガスとの３種類のガスを用いた雰囲気下で
逆スパッタリングを行って、４００℃で２０分間アニー
ルした後のヒロック密度を測定したものである。その
際、窒素ガス−アルゴンガスの混合ガスの流量比は、窒
素ガス：アルゴンガス＝１：９の割合のものを使用し
た。この結果によれば、窒素ガス雰囲気下では、６０秒
間の逆スパッタリングを施すことでヒロックを防止で
き、窒素ガス−アルゴンガスの混合ガス雰囲気下では３
０秒間で防止できる。一方、従来のアルゴンガスのみの
雰囲気下における逆スパッタリングを行っても、ヒロッ
クの発生防止効果は小さい。
る逆スパッタリング時間と発生するヒロック密度との関
係を示す。この図１（ｃ）に示す結果は、Ａｌ−１．０
％Ｓｉ金属膜１を用い、スパッタリングを行う雰囲気と
して、アルゴンガスと、窒素ガスと、窒素ガス−アルゴ
ンガスの混合ガスとの３種類のガスを用いた雰囲気下で
逆スパッタリングを行って、４００℃で２０分間アニー
ルした後のヒロック密度を測定したものである。その
際、窒素ガス−アルゴンガスの混合ガスの流量比は、窒
素ガス：アルゴンガス＝１：９の割合のものを使用し
た。この結果によれば、窒素ガス雰囲気下では、６０秒
間の逆スパッタリングを施すことでヒロックを防止で
き、窒素ガス−アルゴンガスの混合ガス雰囲気下では３
０秒間で防止できる。一方、従来のアルゴンガスのみの
雰囲気下における逆スパッタリングを行っても、ヒロッ
クの発生防止効果は小さい。
【００２５】なお、適正な逆スパッタリング時間につい
て、窒素ガス−アルゴンガスの混合ガスと窒素ガスとを
比べると、窒素ガス−アルゴンガスの混合ガスを用いた
方が窒素ガス単独の場合よりも３０秒短い。しかし、窒
素ガス−アルゴンガスの混合ガスを用いると、逆スパッ
タリング時間が長くなるに従ってヒロック密度が増大す
る。これは、アルゴンガスのスパッタリングによってＡ
ｌ−１．０％Ｓｉ金属膜１の表面が粗くなり、別の応力
が発生してヒロック密度が増大するものと考えられる。
この現象は、アルゴンガス単独の雰囲気下でスパッタリ
ングを行ったときにも生じている。
て、窒素ガス−アルゴンガスの混合ガスと窒素ガスとを
比べると、窒素ガス−アルゴンガスの混合ガスを用いた
方が窒素ガス単独の場合よりも３０秒短い。しかし、窒
素ガス−アルゴンガスの混合ガスを用いると、逆スパッ
タリング時間が長くなるに従ってヒロック密度が増大す
る。これは、アルゴンガスのスパッタリングによってＡ
ｌ−１．０％Ｓｉ金属膜１の表面が粗くなり、別の応力
が発生してヒロック密度が増大するものと考えられる。
この現象は、アルゴンガス単独の雰囲気下でスパッタリ
ングを行ったときにも生じている。
【００２６】（第２の実施形態）次に、第２の実施形態
について、図２（ａ）及び図２（ｂ）を参照しながら説
明する。図２（ａ）及び図２（ｂ）は、第２の実施形態
における半導体装置の製造工程を示す断面図である。
について、図２（ａ）及び図２（ｂ）を参照しながら説
明する。図２（ａ）及び図２（ｂ）は、第２の実施形態
における半導体装置の製造工程を示す断面図である。
【００２７】まず、図２（ａ）に示すように、半導体基
板９の上に層間絶縁膜となる酸化膜８を常圧ＣＶＤ法に
より堆積し、さらに、スパッタリングにより酸化膜８の
上にＡｌ−１．０％Ｓｉ金属膜７を堆積する。
板９の上に層間絶縁膜となる酸化膜８を常圧ＣＶＤ法に
より堆積し、さらに、スパッタリングにより酸化膜８の
上にＡｌ−１．０％Ｓｉ金属膜７を堆積する。
【００２８】次に、図２（ｂ）に示すように、Ａｌ−
１．０％Ｓｉ金属膜７の上方から、実施形態１と同じ条
件によって、窒素ガス雰囲気下でスパッタリングを施
し、Ａｌ−１．０％Ｓｉ金属膜７の表面付近の領域に窒
素原子１０を導入して、ダメージ層１１を形成する。そ
の後の工程は図示を省略するが、上記第１の実施形態と
同様に、Ａｌ−１．０％Ｓｉ金属膜７のパターニングを
行う。
１．０％Ｓｉ金属膜７の上方から、実施形態１と同じ条
件によって、窒素ガス雰囲気下でスパッタリングを施
し、Ａｌ−１．０％Ｓｉ金属膜７の表面付近の領域に窒
素原子１０を導入して、ダメージ層１１を形成する。そ
の後の工程は図示を省略するが、上記第１の実施形態と
同様に、Ａｌ−１．０％Ｓｉ金属膜７のパターニングを
行う。
【００２９】本実施形態のように、Ａｌ−１．０％Ｓｉ
金属膜７のパターニングを行う前に窒素ガス等の雰囲気
下でスパッタリングを行っても、上記第１実施形態の製
造工程によって形成された配線と同様に、配線中におけ
るヒロックの発生を有効に防止できることがいうまでも
ない。
金属膜７のパターニングを行う前に窒素ガス等の雰囲気
下でスパッタリングを行っても、上記第１実施形態の製
造工程によって形成された配線と同様に、配線中におけ
るヒロックの発生を有効に防止できることがいうまでも
ない。
【００３０】なお、上記実施形態１及び２においては、
スパッタリングのときに窒素ガスを用いて、Ａｌ−１．
０％Ｓｉ金属膜の表面にダメージ相を形成したが、窒素
ガスの代わりに、窒素ガスとアルゴンガスの混合ガスを
用いることで時間を短縮することが可能である。
スパッタリングのときに窒素ガスを用いて、Ａｌ−１．
０％Ｓｉ金属膜の表面にダメージ相を形成したが、窒素
ガスの代わりに、窒素ガスとアルゴンガスの混合ガスを
用いることで時間を短縮することが可能である。
【００３１】また、上記各実施形態においては、スパッ
タリング装置を用いて金属膜配線のスパッタリングを行
ったが、プラズマエッチング装置を使用した場合でも同
等の効果が得られる。一例として、平行平板型イオンエ
ッチング装置では圧力２０ｍＴｏｒｒ、高周波電力５０
０Ｗ、窒素ガス２５ｃｃ、アルゴンガス２５ｃｃで５分
処理した結果、４００℃，２０分間のアニールを行った
後でも配線中にヒロックは発生しないことが確認され
た。
タリング装置を用いて金属膜配線のスパッタリングを行
ったが、プラズマエッチング装置を使用した場合でも同
等の効果が得られる。一例として、平行平板型イオンエ
ッチング装置では圧力２０ｍＴｏｒｒ、高周波電力５０
０Ｗ、窒素ガス２５ｃｃ、アルゴンガス２５ｃｃで５分
処理した結果、４００℃，２０分間のアニールを行った
後でも配線中にヒロックは発生しないことが確認され
た。
【００３２】
【発明の効果】以上説明したように、請求項１によれ
ば、半導体装置の製造方法として、半導体基板上にアル
ミニウム系金属膜を堆積した後、この配線をパターニン
グした後かるいはパターニングする前に、窒素ガスを含
む雰囲気下でスパッタリングを行って金属膜に少なくと
も窒素原子を導入するようにしたので、窒素ガスをアル
ミニウム系金属の粒界界面に入り込ませて粒界の成長を
抑制することでヒロックの発生を有効に防止することが
でき、よって、低コストのアルミニウム系金属配線を使
用しながら、半導体装置の微細化を図ることができる。
ば、半導体装置の製造方法として、半導体基板上にアル
ミニウム系金属膜を堆積した後、この配線をパターニン
グした後かるいはパターニングする前に、窒素ガスを含
む雰囲気下でスパッタリングを行って金属膜に少なくと
も窒素原子を導入するようにしたので、窒素ガスをアル
ミニウム系金属の粒界界面に入り込ませて粒界の成長を
抑制することでヒロックの発生を有効に防止することが
でき、よって、低コストのアルミニウム系金属配線を使
用しながら、半導体装置の微細化を図ることができる。
【００３３】請求項２によれば、請求項１において、窒
素ガスとアルゴンガスとの混合ガス雰囲気下でスパッタ
リングを行うようにしたので、さらにスパッタリング時
間の短縮を図ることができる。
素ガスとアルゴンガスとの混合ガス雰囲気下でスパッタ
リングを行うようにしたので、さらにスパッタリング時
間の短縮を図ることができる。
【００３４】請求項３によれば、請求項１又は２におい
て、プラズマエッチング装置を用いてスパッタリングを
行うようにしたので、既存の装置の利用効率の向上を図
ることができる。
て、プラズマエッチング装置を用いてスパッタリングを
行うようにしたので、既存の装置の利用効率の向上を図
ることができる。
【図１】第１実施形態における半導体装置の製造工程を
示す断面図である。
示す断面図である。
【図２】第２実施形態における半導体装置の製造工程を
示す断面図である。
示す断面図である。
【図３】第１実施形態における配線のスパッタリング時
間と発生するヒロック密度の関係を示すデータである。
間と発生するヒロック密度の関係を示すデータである。
１，７ アルミニウム系金属膜 ２，８ 酸化膜 ３，９ 半導体基板 ４ 配線 ５，１０ 窒素原子 ６，１１ ダメージ層
Claims (3)
- 【請求項１】 半導体基板上にアルミニウム系金属膜を
堆積する第１の工程と、 上記金属膜をパターニングして配線を形成する第２の工
程と、 少なくとも上記第１の工程を行った後に、窒素ガスを含
む雰囲気下でスパッタリングを行って、上記金属膜に少
なくとも窒素原子を導入する第３の工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記第３の工程では、窒素ガスとアルゴンガスとの混合
ガス雰囲気下でスパッタリングを行うことを特徴とする
半導体装置の製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、 上記第３の工程では、プラズマエッチング装置を用いる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27561495A JPH09115906A (ja) | 1995-10-24 | 1995-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27561495A JPH09115906A (ja) | 1995-10-24 | 1995-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115906A true JPH09115906A (ja) | 1997-05-02 |
Family
ID=17557913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27561495A Withdrawn JPH09115906A (ja) | 1995-10-24 | 1995-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115906A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JP2008262227A (ja) * | 2008-07-16 | 2008-10-30 | Mitsubishi Electric Corp | 表示装置 |
-
1995
- 1995-10-24 JP JP27561495A patent/JPH09115906A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JP2008262227A (ja) * | 2008-07-16 | 2008-10-30 | Mitsubishi Electric Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
| JPH08250452A (ja) | 半導体装置及びその製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP3237638B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| JP2002184858A (ja) | 半導体素子の製造方法 | |
| JPH10112461A (ja) | 半導体製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JPH08213395A (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP2000164705A (ja) | 配線形成方法及び半導体集積回路装置 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1126583A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |