JPH08213395A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08213395A JPH08213395A JP1786695A JP1786695A JPH08213395A JP H08213395 A JPH08213395 A JP H08213395A JP 1786695 A JP1786695 A JP 1786695A JP 1786695 A JP1786695 A JP 1786695A JP H08213395 A JPH08213395 A JP H08213395A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- aluminum
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アルミ配線パタ−ン上に発生するアルミヒロ
ックを防止し、同層に形成される金属配線間のショ−ト
を防止する。 【構成】 半導体基板１の上に第１絶縁膜２を形成し、
その上にアルミニウム膜３ａ及びシリコン酸化膜４ａを
順次堆積する。アルミニウム膜３ａとシリコン酸化膜と
をパターニングして、配線３と第２絶縁膜４とを形成す
る。露出した配線４の側面上に、選択ＣＶＤ法によりタ
ングステンを堆積し、サイドウォール５を形成する。第
２絶縁膜４を除去した後、露出した配線３の上面と、サ
イドウォール５の上面及び側面とに、選択ＣＶＤ法によ
りタングステンを堆積し、被覆膜６を形成する。配線４
の側部をタングステン膜で２重に保護することで、確実
にヒロックの発生を防止する。
ックを防止し、同層に形成される金属配線間のショ−ト
を防止する。 【構成】 半導体基板１の上に第１絶縁膜２を形成し、
その上にアルミニウム膜３ａ及びシリコン酸化膜４ａを
順次堆積する。アルミニウム膜３ａとシリコン酸化膜と
をパターニングして、配線３と第２絶縁膜４とを形成す
る。露出した配線４の側面上に、選択ＣＶＤ法によりタ
ングステンを堆積し、サイドウォール５を形成する。第
２絶縁膜４を除去した後、露出した配線３の上面と、サ
イドウォール５の上面及び側面とに、選択ＣＶＤ法によ
りタングステンを堆積し、被覆膜６を形成する。配線４
の側部をタングステン膜で２重に保護することで、確実
にヒロックの発生を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に導電性金属配線のヒロックの発生を防止す
る配線構造を実現するための製造方法に関する。
に係り、特に導電性金属配線のヒロックの発生を防止す
る配線構造を実現するための製造方法に関する。
【０００２】
【従来の技術】従来より、金属配線例えばアルミニウム
を配線に用いた半導体装置の製造方法では、アルミヒロ
ックを防止するために、図２（ａ），（ｂ）に示すよう
な工程を設けている。すなわち、図２（ａ）に示すよう
に、半導体基板１０１上に第１の絶縁膜１０２を介し、
アルミニウム膜１０３ａを形成し、さらにその上に珪化
モリブデン等の高融点金属シリサイド膜１０４ａ（又は
チタン等の高融点金属膜）を形成する。その後、図２
（ｂ）に示すように、アルミニウム膜１０３ａ及び高融
点金属シリサイド膜１０４ａを同時にパターニングし、
アルミニウム層１０３と高融点金属シリサイド層１０４
とからなる配線１１０を形成する。
を配線に用いた半導体装置の製造方法では、アルミヒロ
ックを防止するために、図２（ａ），（ｂ）に示すよう
な工程を設けている。すなわち、図２（ａ）に示すよう
に、半導体基板１０１上に第１の絶縁膜１０２を介し、
アルミニウム膜１０３ａを形成し、さらにその上に珪化
モリブデン等の高融点金属シリサイド膜１０４ａ（又は
チタン等の高融点金属膜）を形成する。その後、図２
（ｂ）に示すように、アルミニウム膜１０３ａ及び高融
点金属シリサイド膜１０４ａを同時にパターニングし、
アルミニウム層１０３と高融点金属シリサイド層１０４
とからなる配線１１０を形成する。
【０００３】このような積層構造を有する半導体装置で
は、アルミニウム上の高融点金属膜の存在により、アル
ミニウム等の金属上への突起物であるヒロックの発生が
防止される。
は、アルミニウム上の高融点金属膜の存在により、アル
ミニウム等の金属上への突起物であるヒロックの発生が
防止される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のような配線構造を有する半導体装置においても、な
おかつ同じ配線層間でショートが生じるという問題があ
った。すなわち、配線の側部ではアルミニウム等の金属
が露出しているので、ここからヒロックが成長して横方
向に延びると考えられる。また、アルミニウム以外の金
属例えばＰｔ，Ａｕ等の配線においても、同様の問題が
ある。
来のような配線構造を有する半導体装置においても、な
おかつ同じ配線層間でショートが生じるという問題があ
った。すなわち、配線の側部ではアルミニウム等の金属
が露出しているので、ここからヒロックが成長して横方
向に延びると考えられる。また、アルミニウム以外の金
属例えばＰｔ，Ａｕ等の配線においても、同様の問題が
ある。
【０００５】そこで、アルミニウム等の配線の上部に高
融点金属を形成する際、配線の側部にも高融点金属膜を
残すことが考えられる。例えば特開平１−３１２８５２
号公報や、特開平４−１９６１２５号公報に開示される
技術では、アルミニウム配線の上面だけでなく側面にも
チタンナイトライド膜（高融点金属膜）を形成すること
で、側部におけるヒロックの発生をも防止しようとして
いる。しかるに、その場合、チタンナイトライド膜（高
融点金属膜）をパターニングする工程が必要となるが、
マスクずれがあると側壁部の高融点金属膜の厚みが薄く
なり、信頼性を損ねる虞れがある。
融点金属を形成する際、配線の側部にも高融点金属膜を
残すことが考えられる。例えば特開平１−３１２８５２
号公報や、特開平４−１９６１２５号公報に開示される
技術では、アルミニウム配線の上面だけでなく側面にも
チタンナイトライド膜（高融点金属膜）を形成すること
で、側部におけるヒロックの発生をも防止しようとして
いる。しかるに、その場合、チタンナイトライド膜（高
融点金属膜）をパターニングする工程が必要となるが、
マスクずれがあると側壁部の高融点金属膜の厚みが薄く
なり、信頼性を損ねる虞れがある。
【０００６】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、金属配線を有する半導体装置におい
て、金属配線の上面だけでなく側面におけるヒロックの
発生を妨げる手段を講ずることにより、同層の配線間の
ショートを有効に防止することにある。
あり、その目的は、金属配線を有する半導体装置におい
て、金属配線の上面だけでなく側面におけるヒロックの
発生を妨げる手段を講ずることにより、同層の配線間の
ショートを有効に防止することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明の講じた手段は、半導体装置の製造方
法として、半導体基板の表面上に第１絶縁膜を形成する
工程と、上記第１絶縁膜の上に、第１導電膜を形成する
工程と、上記第１導電膜の上に、第２絶縁膜を形成する
工程と、上記第１導電膜と第２絶縁膜とを同時にパター
ニングする工程と、上記パターニング工程によって露出
した第１導電膜の側壁に第２導電膜を形成する工程と、
上記第２絶縁膜を除去する工程と、上記第１導電膜の上
面並びに第２導電膜の上面及び側面上に第３導電膜を形
成する工程とを設ける方法である。
に請求項１の発明の講じた手段は、半導体装置の製造方
法として、半導体基板の表面上に第１絶縁膜を形成する
工程と、上記第１絶縁膜の上に、第１導電膜を形成する
工程と、上記第１導電膜の上に、第２絶縁膜を形成する
工程と、上記第１導電膜と第２絶縁膜とを同時にパター
ニングする工程と、上記パターニング工程によって露出
した第１導電膜の側壁に第２導電膜を形成する工程と、
上記第２絶縁膜を除去する工程と、上記第１導電膜の上
面並びに第２導電膜の上面及び側面上に第３導電膜を形
成する工程とを設ける方法である。
【０００８】請求項２の発明の講じた手段は、請求項１
記載の半導体装置の製造方法において、上記第１導電膜
として、純アルミニウム膜，シリコンを含むアルミニウ
ム合金膜，銅を含むアルミニウム合金膜のうちいずれか
１つを形成する方法である。
記載の半導体装置の製造方法において、上記第１導電膜
として、純アルミニウム膜，シリコンを含むアルミニウ
ム合金膜，銅を含むアルミニウム合金膜のうちいずれか
１つを形成する方法である。
【０００９】請求項３の発明の講じた手段は、請求項１
又は２記載の半導体装置の製造方法において、上記第２
絶縁膜として、シリコン酸化膜，シリコン窒化膜のうち
いずれか一方を形成する方法である。
又は２記載の半導体装置の製造方法において、上記第２
絶縁膜として、シリコン酸化膜，シリコン窒化膜のうち
いずれか一方を形成する方法である。
【００１０】請求項４の発明の講じた手段は、請求項
１，２又は３記載の半導体装置の製造方法において、上
記第２導電膜として、選択的ＣＶＤ法により、高融点金
属膜，高融点金属シリサイド膜のうちいずれか一方を形
成する方法である。
１，２又は３記載の半導体装置の製造方法において、上
記第２導電膜として、選択的ＣＶＤ法により、高融点金
属膜，高融点金属シリサイド膜のうちいずれか一方を形
成する方法である。
【００１１】請求項５の発明の講じた手段は、請求項
１，２，３又は４記載の半導体装置の製造方法におい
て、上記第３導電膜として、選択的ＣＶＤ法により、高
融点金属膜，高融点金属シリサイド膜のうちいずれか一
方を形成する方法である。
１，２，３又は４記載の半導体装置の製造方法におい
て、上記第３導電膜として、選択的ＣＶＤ法により、高
融点金属膜，高融点金属シリサイド膜のうちいずれか一
方を形成する方法である。
【００１２】
【作用】請求項１の発明では、アルミニウム等の第１導
電膜の側部にＷ等の第２導電膜が形成され、さらにその
上からＷ等の第３導電膜で二重に被覆される。したがっ
て、配線のコーナー部や側部において、ヒロックの発生
を防止する膜の厚みが十分厚く確保される。なお、第３
導電膜をパターニングする必要がある場合でも、第１導
電膜の側壁にすでに第２導電膜が堆積されているので、
マスクずれがあっても、側部において保護膜の厚みがあ
る程度は確保され、側部におけるヒロックの防止作用が
維持される。
電膜の側部にＷ等の第２導電膜が形成され、さらにその
上からＷ等の第３導電膜で二重に被覆される。したがっ
て、配線のコーナー部や側部において、ヒロックの発生
を防止する膜の厚みが十分厚く確保される。なお、第３
導電膜をパターニングする必要がある場合でも、第１導
電膜の側壁にすでに第２導電膜が堆積されているので、
マスクずれがあっても、側部において保護膜の厚みがあ
る程度は確保され、側部におけるヒロックの防止作用が
維持される。
【００１３】請求項２の発明では、特にエレクトロマイ
グレーションによるヒロックが発生しやすいアルミニウ
ム系金属においても、ヒロックの発生が防止される。
グレーションによるヒロックが発生しやすいアルミニウ
ム系金属においても、ヒロックの発生が防止される。
【００１４】請求項３の発明では、シリコン酸化膜やシ
リコン窒化膜は、エッチングにおける各導電膜との選択
比が高いので、パターニング工程や除去工程が容易とな
る。
リコン窒化膜は、エッチングにおける各導電膜との選択
比が高いので、パターニング工程や除去工程が容易とな
る。
【００１５】請求項４の発明では、選択ＣＶＤ法によ
り、露出している第１導電膜の側面上だけに第２導電膜
が堆積される。したがって、後に異方性エッチング等を
行う工程が不要となる。
り、露出している第１導電膜の側面上だけに第２導電膜
が堆積される。したがって、後に異方性エッチング等を
行う工程が不要となる。
【００１６】請求項５の発明では、選択ＣＶＤ法によ
り、第１絶縁膜の表面上を除き、第１導電膜の上面並び
に第２導電膜の上面及び側面の上に第３導電膜が堆積さ
れる。したがって、ブランケットＣＶＤ法による場合の
ようなパターニング工程は不要となり、工程が簡略化さ
れるとともに、第１導電膜の側部では、第２導電膜と第
３導電膜との合計厚み分だけの保護膜が確保されること
になる。
り、第１絶縁膜の表面上を除き、第１導電膜の上面並び
に第２導電膜の上面及び側面の上に第３導電膜が堆積さ
れる。したがって、ブランケットＣＶＤ法による場合の
ようなパターニング工程は不要となり、工程が簡略化さ
れるとともに、第１導電膜の側部では、第２導電膜と第
３導電膜との合計厚み分だけの保護膜が確保されること
になる。
【００１７】
【実施例】以下、本発明の実施例について図１（ａ）〜
（ｅ）を参照しながら説明する。図１（ａ）〜（ｅ）
は、実施例に係る半導体装置の製造工程における構造の
変化を示す断面図である。
（ｅ）を参照しながら説明する。図１（ａ）〜（ｅ）
は、実施例に係る半導体装置の製造工程における構造の
変化を示す断面図である。
【００１８】まず、図１（ａ）に示すように、半導体基
板１の上にシリコン酸化膜からなる第１絶縁膜２を形成
し、さらにその上に、アルミニウム膜３ａ及びシリコン
酸化膜４ａを順に堆積する。
板１の上にシリコン酸化膜からなる第１絶縁膜２を形成
し、さらにその上に、アルミニウム膜３ａ及びシリコン
酸化膜４ａを順に堆積する。
【００１９】次に、図１（ｂ）に示すように、アルミニ
ウム膜３ａとシリコン酸化膜４ａとを、例えば、レジス
トマスクを用いて同時にパターニングし、配線３とその
上の保護膜である第２絶縁膜４とを形成する。
ウム膜３ａとシリコン酸化膜４ａとを、例えば、レジス
トマスクを用いて同時にパターニングし、配線３とその
上の保護膜である第２絶縁膜４とを形成する。
【００２０】次に、図１（ｃ）に示すように、選択ＣＶ
Ｄ法により、上記配線３の側壁に高融点金属であるタン
グステンのサイドウォール５を堆積する。ここで行う選
択ＣＶＤ法として、例えばＷＦ6 のＨ2 還元法を利用で
きる。
Ｄ法により、上記配線３の側壁に高融点金属であるタン
グステンのサイドウォール５を堆積する。ここで行う選
択ＣＶＤ法として、例えばＷＦ6 のＨ2 還元法を利用で
きる。
【００２１】次に、図１（ｄ）に示すように、例えばド
ライエッチングにより、上記第２絶縁膜４を除去する。
その場合、サイドウォール５を構成するタングステンは
シリコン酸化膜との選択比が高いので、ほとんどエッチ
ングされない。また、第１絶縁膜２を構成するシリコン
酸化膜は同時にエッチングされるが、第２絶縁膜４より
も十分膜厚を厚くしておくことで、問題は生じない。
ライエッチングにより、上記第２絶縁膜４を除去する。
その場合、サイドウォール５を構成するタングステンは
シリコン酸化膜との選択比が高いので、ほとんどエッチ
ングされない。また、第１絶縁膜２を構成するシリコン
酸化膜は同時にエッチングされるが、第２絶縁膜４より
も十分膜厚を厚くしておくことで、問題は生じない。
【００２２】次に、図１（ｅ）に示すように、選択ＣＶ
Ｄ法により、配線３及びサイドウォール５の表面上にタ
ングステンからなる被覆膜６を堆積する。例えばＷＦ6
のＨ2 還元法を用いた選択タングスＣＶＤ法により、ア
ルミニウム及びタングステン上にタングステンを堆積し
て、被覆膜６を形成する。
Ｄ法により、配線３及びサイドウォール５の表面上にタ
ングステンからなる被覆膜６を堆積する。例えばＷＦ6
のＨ2 還元法を用いた選択タングスＣＶＤ法により、ア
ルミニウム及びタングステン上にタングステンを堆積し
て、被覆膜６を形成する。
【００２３】上記サイドウォール５，被覆膜６を構成す
る材料は、上記実施例に示すタングステンに限定される
ものではない。他の高融点金属や高融点金属シリサイド
を使用しても、上記実施例と同様にアルミヒロックを制
御する効果が得られる。
る材料は、上記実施例に示すタングステンに限定される
ものではない。他の高融点金属や高融点金属シリサイド
を使用しても、上記実施例と同様にアルミヒロックを制
御する効果が得られる。
【００２４】また、配線３を構成する材料は、上記実施
例に示すアルミニウムに限定されるものではない。アル
ミニウム合金、例えば、アルミニウム−シリコンや、ア
ルミニウム−銅でも同様である。さらに、ＡｕやＰｔ等
のアルミニウム以外の金属からなる配線におけるヒロッ
クを防止することも可能である。
例に示すアルミニウムに限定されるものではない。アル
ミニウム合金、例えば、アルミニウム−シリコンや、ア
ルミニウム−銅でも同様である。さらに、ＡｕやＰｔ等
のアルミニウム以外の金属からなる配線におけるヒロッ
クを防止することも可能である。
【００２５】
【発明の効果】以上説明したように、請求項１〜５の発
明によれば、アルミニウム等の第１導電膜の側部にＷ等
の第２導電膜を形成し、さらにその上からＷ等の第３導
電膜で二重に被覆するようにしたので、配線のコーナー
部や側部においても、ヒロックの発生を確実に防止する
ことができる。例えばアルミニウムで形成された第１層
目配線用金属膜と第１層目上に形成された第２層目配線
用金属膜との間で第１層目のアルミヒロック発生による
配線ショ−トが防止でき、半導体装置の歩留向上を実現
することができる。また、第１層目配線のアルミヒロッ
クの発生が無い為、第１層目配線と第２層目配線の層間
絶縁膜表面をより平坦化にすることができ、上層金属配
線における凹凸をより小さくできる。
明によれば、アルミニウム等の第１導電膜の側部にＷ等
の第２導電膜を形成し、さらにその上からＷ等の第３導
電膜で二重に被覆するようにしたので、配線のコーナー
部や側部においても、ヒロックの発生を確実に防止する
ことができる。例えばアルミニウムで形成された第１層
目配線用金属膜と第１層目上に形成された第２層目配線
用金属膜との間で第１層目のアルミヒロック発生による
配線ショ−トが防止でき、半導体装置の歩留向上を実現
することができる。また、第１層目配線のアルミヒロッ
クの発生が無い為、第１層目配線と第２層目配線の層間
絶縁膜表面をより平坦化にすることができ、上層金属配
線における凹凸をより小さくできる。
【図１】実施例における配線の形成工程における半導体
装置の構造の変化を示す断面図である。
装置の構造の変化を示す断面図である。
【図２】従来の配線の形成工程における半導体装置の構
造の変化を示す断面図である。
造の変化を示す断面図である。
１ 半導体基板 ２ 第１絶縁膜 ３ 配線 ３ａ アルミニウム膜 ４ 第２絶縁膜 ４ａ シリコン酸化膜 ５ サイドウォール ６ 被覆膜
Claims (5)
- 【請求項１】 半導体基板の表面上に第１絶縁膜を形成
する工程と、 上記第１絶縁膜の上に、第１導電膜を形成する工程と、 上記第１導電膜の上に、第２絶縁膜を形成する工程と、 上記第１導電膜と第２絶縁膜とを同時にパターニングす
る工程と、 上記パターニング工程によって露出した第１導電膜の側
壁に第２導電膜を形成する工程と、 上記第２絶縁膜を除去する工程と、 上記第１導電膜の上面並びに第２導電膜の上面及び側面
上に第３導電膜を形成する工程とを備えたことを特徴と
する半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記第１導電膜として、純アルミニウム膜，シリコンを
含むアルミニウム合金膜，銅を含むアルミニウム合金膜
のうちいずれか１つを形成することを特徴とする半導体
装置の製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、 上記第２絶縁膜として、シリコン酸化膜，シリコン窒化
膜のうちいずれか一方を形成することを特徴とする半導
体装置の製造方法。 - 【請求項４】 請求項１，２又は３記載の半導体装置の
製造方法において、 上記第２導電膜として、選択的ＣＶＤ法により、高融点
金属膜，高融点金属シリサイド膜のうちいずれか一方を
形成することを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１，２，３又は４記載の半導体装
置の製造方法において、 上記第３導電膜として、選択的ＣＶＤ法により、高融点
金属膜，高融点金属シリサイド膜のうちいずれか一方を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1786695A JPH08213395A (ja) | 1995-02-06 | 1995-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1786695A JPH08213395A (ja) | 1995-02-06 | 1995-02-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213395A true JPH08213395A (ja) | 1996-08-20 |
Family
ID=11955594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1786695A Withdrawn JPH08213395A (ja) | 1995-02-06 | 1995-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213395A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913326B1 (ko) * | 2007-11-19 | 2009-08-20 | 주식회사 동부하이텍 | 이미지 센서 및 그의 제조 방법 |
-
1995
- 1995-02-06 JP JP1786695A patent/JPH08213395A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913326B1 (ko) * | 2007-11-19 | 2009-08-20 | 주식회사 동부하이텍 | 이미지 센서 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3519632B2 (ja) | 半導体装置の製造方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPS61263216A (ja) | 半導体デバイスおよびその製造方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JP3322305B2 (ja) | 半導体装置の製造方法 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JPH08213395A (ja) | 半導体装置の製造方法 | |
| JP3021683B2 (ja) | 集積回路用配線 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPS62291948A (ja) | 金属薄膜配線およびその製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08153791A (ja) | 半導体デバイス及びその製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH08250495A (ja) | 積層配線膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040319 |