JP3203926B2 - 配線形成法 - Google Patents

配線形成法

Info

Publication number
JP3203926B2
JP3203926B2 JP34616993A JP34616993A JP3203926B2 JP 3203926 B2 JP3203926 B2 JP 3203926B2 JP 34616993 A JP34616993 A JP 34616993A JP 34616993 A JP34616993 A JP 34616993A JP 3203926 B2 JP3203926 B2 JP 3203926B2
Authority
JP
Japan
Prior art keywords
connection hole
film
wiring
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34616993A
Other languages
English (en)
Other versions
JPH07183380A (ja
Inventor
三十四 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP34616993A priority Critical patent/JP3203926B2/ja
Publication of JPH07183380A publication Critical patent/JPH07183380A/ja
Application granted granted Critical
Publication of JP3203926B2 publication Critical patent/JP3203926B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、W(タングステン)
等を非選択的に堆積して接続孔を埋める工程を含む配線
形成法に関し、特に小さな接続孔及び大きな接続孔にそ
れぞれ堆積処理及び配線材被着処理を施すことにより各
接続孔毎に良好な配線が得られるようにしたものであ
る。
【0002】
【従来の技術】従来、微細な接続孔から導出される配線
を形成する方法としては、図8〜12に示すものが知ら
れている。
【0003】まず、図8の工程では、基板10の表面に
第1及び第2の被接続部を覆って形成された絶縁膜12
に該第1及び第2の被接続部にそれぞれ対応して第1及
び第2の接続孔12a及び第12bを周知のホトリソグ
ラフィ及び選択エッチング処理により形成する。
【0004】次に、図9の工程では、絶縁膜12の上に
接続孔12a,12bを覆ってブランケットCVD(ケ
ミカル・ベーパー・デポジション)法によりWを非選択
的に堆積してW膜14を形成する。
【0005】次に、図10の工程では、W膜14を接続
孔12a,12bの周辺部が露呈されるまでエッチバッ
クすることにより接続孔12aに埋込まれた形でW膜1
4の一部14Aを残存させる。このとき、接続孔12b
内にもW膜14の一部14Bが残存する。
【0006】次に、図11の工程では、絶縁膜12の上
にW膜14の残存部14A,14Bを覆ってスパッタ法
により配線材としてAl合金を被着してAl合金層16
を形成する。
【0007】この後、図12の工程では、Al合金層1
6を所望の配線パターンに従ってパターニングすること
により配線層18A,18Bを形成する。配線層18A
は、Al合金層16の残存部16Aからなり、W膜14
の残存部14Aを介して基板10の第1の被接続部に接
続される。また、配線層18Bは、Al合金層16の残
存部16Bからなり、W膜14の残存部14B及び基板
10の第2の被接続部に接続される。
【0008】
【発明が解決しようとする課題】上記した従来技術によ
ると、12bのような比較的大きい接続孔において、埋
込み不良が発生する不都合がある。すなわち、図9の工
程において、W膜14の膜厚をTとし、接続孔の側壁に
もTとほぼ同じ膜厚でW膜が堆積されるものとすれば、
直径が2T以下である12aのような小さい接続孔はW
膜14で埋め尽せるが、直径が2Tより大きい12bの
ような接続孔はW膜14では埋め尽せず、接続孔12b
内に凹部が生ずる。
【0009】W膜14の凹部は、エッチバックの際に図
10に示すように拡大される。このため、図11に示す
ようにAl合金層16が基板10の表面に直接的に接触
するようになり、基板10がシリコンからなる場合に
は、熱処理により基板10中にアロイスパイクが発生し
たり、Al合金層16の残存部16B中に過剰シリコン
塊が析出したりする不都合がある。
【0010】このような不都合をなくすためには、W膜
14の膜厚Tを接続孔12bが埋め尽される程度に大き
くすればよい。しかし、このようにすると、絶縁膜12
において、膜厚Tより曲率半径が小さい段差部には図1
0に示すようにエッチバックの際にW膜14の一部14
Cが残存する。14Cは、エッチング残りとも呼ばれ
る。このようなエッチング残り14Cは、配線層18B
とその近傍の他の配線層とを電気的に接続した状態で残
ることがあり、短絡不良を招く不都合がある。
【0011】この発明の目的は、高信頼な配線を歩留り
よく形成することができる新規な配線形成法を提供する
ことにある。
【0012】
【課題を解決するための手段】この発明に係る配線形成
法は、基板の表面に第1及び第2の被接続部を覆って形
成された絶縁膜に該第1の被接続部に対応して第1の接
続孔を形成する工程であって、該第1の接続孔が所望の
高融点金属を所望の膜厚で堆積することにより埋め尽せ
るような小さなサイズを有するものと、前記絶縁膜の上
に前記第1の接続孔を覆って前記高融点金属を前記膜厚
になるように非選択的に堆積して金属堆積膜を形成する
工程と、前記金属堆積膜を前記第1の接続孔の周辺部が
露呈されるまでエッチバックして前記第1の接続孔に埋
込まれた形で前記金属堆積膜の一部を残存させる工程
と、前記第1の接続孔よりサイズが大きい第2の接続孔
を前記第2の被接続部に対応して前記絶縁膜に形成する
工程と、前記絶縁膜の上に前記金属堆積膜の残存部及び
前記第2の接続孔を覆って配線材を被着して配線材層を
形成する工程と、前記配線材層を所望の配線パターンに
従ってパターニングして前記第1及び第2の被接続部に
つながる1又は複数の配線層を形成する工程とを含むも
のである。
【0013】
【作用】この発明の配線形成法によると、W等の高融点
金属の堆積処理が施されるのは、所望の堆積膜厚で埋め
尽せるような小サイズの第1の接続孔だけであり、第1
の接続孔より大きい第2の接続孔には、Al合金等の配
線材の被着処理が施される。従って、第2の接続孔に
は、堆積処理が施されないので、埋込み不良が発生しな
い。
【0014】
【実施例】図1〜5は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程(1)〜
(5)を順次に説明する。
【0015】(1)例えばシリコンからなる半導体基板
10の表面に第1及び第2の被接続部を覆って形成され
たシリコンオキサイド等の絶縁膜12に周知のホトリソ
グラフィ及び選択エッチング処理により該第1の被接続
部に対応して第1の接続孔12aを形成する。接続孔1
2aは、W堆積により埋め尽せる程度に小さなサイズの
ものとする。なお、絶縁膜12は、段差部Sを有するこ
とが多い。
【0016】(2)絶縁膜12の上に接続孔12aを覆
ってスパッタ法によりTiN膜13を被着した後、ブラ
ンケットCVD法によりWを非選択的に堆積してW膜1
4を形成する。
【0017】(3)TiN膜13及びW膜14の積層を
接続孔12aの周辺部が露呈されるまでエッチバックし
て接続孔12aに埋込まれた形でTiN膜13の一部1
3A及びW膜14の一部14Aを残存させる。W膜14
の膜厚を絶縁膜12の段差部Sの曲率半径以下に設定し
ておくと、段差部Sにエッチング残りが生ずるのを防止
することができる。この後、周知のホトリソグラフィ及
び選択エッチング処理により基板10の第2の被接続部
に対応して第2の接続孔12bを絶縁膜12に形成す
る。接続孔12bは、接続孔12aよりサイズが大きい
ものとする。
【0018】(4)絶縁膜12の上に残存部13A,1
4A及び接続孔12bを覆ってスパッタ法によりTiN
膜15及びAl又はAl合金層16を順次に被着する。
【0019】(5)TiN膜15及びAl又はAl合金
層16の積層を所望の配線パターンに従ってパターニン
グすることにより配線層18A,18Bを形成する。配
線層18Aは、TiN膜15の残存部15AとAl又は
Al合金層16の残存部16Aとの積層からなり、W膜
14の残存部14AとTiN膜13の残存部13Aとを
介して基板10の第1の被接続部に接続される。また、
配線層18Bは、TiN膜15の残存部15BとAl又
はAl合金層16の残存部16Bとの積層からなり、基
板10の第2の被接続部に接続される。
【0020】配線層18A及び18Bは、連続した1つ
のものであってもよい。また、TiN膜13,15は、
いわゆるバリアメタル膜として作用するもので、Mo、
Ti等の高融点金属又はW、Mo、Ti等のシリサイド
で構成することもできる。
【0021】図6は、接続孔の直径とカバレッジ率との
関係を示すものである。カバレッジ率は、図7に示すよ
うに基板10の表面を覆う絶縁膜12に設けた接続孔に
Al又はAl合金層16等の配線材層を被着した場合
に、該配線材層の最小厚さTminと最大厚さTmax
との比Tmin/Tmaxで表わされる。
【0022】図6によると、接続孔の直径が小さくなる
につれてカバレッジ率が低下することがわかる。図6に
おいて、破線ERより右側は、エッチング残りが発生し
やすい領域を示す。すなわち、直径が0.8[μm]以
上の接続孔にW堆積処理を施した場合、堆積膜厚は0.
4[μm]以上必要であり、エッチバックした際にエッ
チング残りが生じやすい。そこで、図1の接続孔12a
は、直径が0.8[μm]より小さくなるように形成す
るのが好ましい。また、カバレッジ率は、実用的観点か
ら30[%]以上あるのが望ましいから、図3の接続孔
12bは、直径が1.0[μm]以上になるように形成
するのが好ましい。
【0023】この発明の実施例によれば、接続孔12a
についてはW堆積による埋込みにより良好な配線が得ら
れると共に、接続孔12bについては通常のAl合金等
のスパッタリングにより良好な配線が得られ、配線形成
歩留りが向上する。
【0024】
【発明の効果】以上のように、この発明によれば、所望
の堆積膜厚で埋め尽せる小サイズの接続孔には堆積処理
を施すと共に該接続孔より大きい接続孔には配線材被着
処理を施すことにより埋込み不良の発生を防止するよう
にしたので、いずれの接続孔についても高信頼な配線を
歩留りよく形成可能となる効果が得られるものである。
【図面の簡単な説明】
【図1】 この発明の一実施例に係る配線形成法におけ
る接続孔形成工程を示す基板断面図である。
【図2】 図1の工程に続くTiN被着及びW堆積工程
を示す基板断面図である。
【図3】 図2の工程に続くエッチバック及び接続孔形
成工程を示す基板断面図である。
【図4】 図3の工程に続く配線材被着工程を示す基板
断面図である。
【図5】 図4の工程に続く配線パターニング工程を示
す基板断面図である。
【図6】 接続孔の直径とカバレッジ率との関係を示す
グラフである。
【図7】 カバレッジ率を説明するための基板断面図で
ある。
【図8】 従来の配線形成法における接続孔形成工程を
示す基板断面図である。
【図9】 図8の工程に続くW堆積工程を示す基板断面
図である。
【図10】 図9の工程に続くエッチバック工程を示す
基板断面図である。
【図11】 図10の工程に続く配線材被着工程を示す
基板断面図である。
【図12】 図11の工程に続く配線パターニング工程
を示す基板断面図である。
【符号の説明】
10:基板、12:絶縁膜、13,15:TiN膜、1
4:W膜、16:Al又はAl合金層、18A,18
B:配線層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板の表面に第1及び第2の被接続部を覆
    って形成された絶縁膜に該第1の被接続部に対応して第
    1の接続孔を形成する工程であって、該第1の接続孔が
    所望の高融点金属を所望の膜厚で堆積することにより埋
    め尽せるような小さなサイズを有するものと、 前記絶縁膜の上に前記第1の接続孔を覆って前記高融点
    金属を前記膜厚になるように非選択的に堆積して金属堆
    積膜を形成する工程と、 前記金属堆積膜を前記第1の接続孔の周辺部が露呈され
    るまでエッチバックして前記第1の接続孔に埋込まれた
    形で前記金属堆積膜の一部を残存させる工程と、 前記第1の接続孔よりサイズが大きい第2の接続孔を前
    記第2の被接続部に対応して前記絶縁膜に形成する工程
    と、 前記絶縁膜の上に前記金属堆積膜の残存部及び前記第2
    の接続孔を覆って配線材を被着して配線材層を形成する
    工程と、 前記配線材層を所望の配線パターンに従ってパターニン
    グして前記第1及び第2の被接続部につながる1又は複
    数の配線層を形成する工程とを含む配線形成法。
JP34616993A 1993-12-22 1993-12-22 配線形成法 Expired - Fee Related JP3203926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34616993A JP3203926B2 (ja) 1993-12-22 1993-12-22 配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34616993A JP3203926B2 (ja) 1993-12-22 1993-12-22 配線形成法

Publications (2)

Publication Number Publication Date
JPH07183380A JPH07183380A (ja) 1995-07-21
JP3203926B2 true JP3203926B2 (ja) 2001-09-04

Family

ID=18381585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34616993A Expired - Fee Related JP3203926B2 (ja) 1993-12-22 1993-12-22 配線形成法

Country Status (1)

Country Link
JP (1) JP3203926B2 (ja)

Also Published As

Publication number Publication date
JPH07183380A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
JP2947054B2 (ja) 配線形成法
JP3104534B2 (ja) 半導体装置とその製法
JPH0982804A (ja) 半導体装置及びその製造方法
JPH08321545A (ja) 配線形成法
JP3203926B2 (ja) 配線形成法
JP3132557B2 (ja) 半導体装置の製造方法
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JP2000208620A (ja) 半導体装置の製造方法
JPH11251433A (ja) 半導体装置およびその製法
JP2933766B2 (ja) 半導体装置およびその製造方法
JPH03171758A (ja) 半導体装置及びその製造方法
JPH08222629A (ja) 配線構造及び配線構造の製造方法
JP2983098B2 (ja) 半導体装置の製造方法
JP2937675B2 (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPH07240467A (ja) 配線の形成方法
JP3204164B2 (ja) 半導体装置の製造方法
JPH06104343A (ja) 半導体装置及び半導体製造方法
JPH05304216A (ja) 半導体装置
JPH08213395A (ja) 半導体装置の製造方法
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
JPH11214513A (ja) 集積回路の配線構造と配線形成法
JPS61150235A (ja) 多層配線構造体の製造方法
JPH05235179A (ja) 半導体装置
JPS63166248A (ja) 半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees