JPH05235179A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235179A JPH05235179A JP3174192A JP3174192A JPH05235179A JP H05235179 A JPH05235179 A JP H05235179A JP 3174192 A JP3174192 A JP 3174192A JP 3174192 A JP3174192 A JP 3174192A JP H05235179 A JPH05235179 A JP H05235179A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- alloy film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のバリアメタル層の材質の改良に
関し、簡単且つ容易にバリアメタル層とAl合金膜との間
にボイドが形成されるのを防止することを目的とする。 【構成】 シリコン基板１の表面の第１絶縁膜２の所定
の位置に第１コンタクトホール2aを形成し、この第１コ
ンタクトホール2aと第１絶縁膜２の表面に延在する配線
層をパターニングして第１配線層３を形成し、この第１
配線層３及び第１絶縁膜２の表面を被覆する第２絶縁膜
４を形成し、この第２絶縁膜４の所定の位置に第２コン
タクトホール4aを形成し、この第２コンタクトホール4a
と第２絶縁膜４の表面に延在するTiAl合金膜5aを形成
し、このTiAl合金膜5aの表面にAl合金膜5bを形成し、こ
のAl合金膜5b及びこのTiAl合金膜5aをパターニングして
第２配線層５を形成する半導体装置において、このTiAl
合金膜5aをアルミニウムを含有する高融点金属で構成す
る。
関し、簡単且つ容易にバリアメタル層とAl合金膜との間
にボイドが形成されるのを防止することを目的とする。 【構成】 シリコン基板１の表面の第１絶縁膜２の所定
の位置に第１コンタクトホール2aを形成し、この第１コ
ンタクトホール2aと第１絶縁膜２の表面に延在する配線
層をパターニングして第１配線層３を形成し、この第１
配線層３及び第１絶縁膜２の表面を被覆する第２絶縁膜
４を形成し、この第２絶縁膜４の所定の位置に第２コン
タクトホール4aを形成し、この第２コンタクトホール4a
と第２絶縁膜４の表面に延在するTiAl合金膜5aを形成
し、このTiAl合金膜5aの表面にAl合金膜5bを形成し、こ
のAl合金膜5b及びこのTiAl合金膜5aをパターニングして
第２配線層５を形成する半導体装置において、このTiAl
合金膜5aをアルミニウムを含有する高融点金属で構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のバリアメ
タル層の材質の改良に関するものである。近年の半導体
装置の高集積化に伴い微細化及び多層化が促進されてい
るが、このため配線層のストレスマイグレーション性及
び配線層間の良好なコンタクトを形成することが求めら
れている。
タル層の材質の改良に関するものである。近年の半導体
装置の高集積化に伴い微細化及び多層化が促進されてい
るが、このため配線層のストレスマイグレーション性及
び配線層間の良好なコンタクトを形成することが求めら
れている。
【０００２】以上のような状況から、配線層のストレス
マイグレーション性及び配線層間の良好なコンタクトを
形成することが可能な半導体装置が要望されている。
マイグレーション性及び配線層間の良好なコンタクトを
形成することが可能な半導体装置が要望されている。
【０００３】
【従来の技術】従来の半導体装置について図３〜図４に
より詳細に説明する。図３は従来の半導体装置を示す側
断面図、図４は従来の半導体装置の製造方法を工程順に
示す側断面図である。
より詳細に説明する。図３は従来の半導体装置を示す側
断面図、図４は従来の半導体装置の製造方法を工程順に
示す側断面図である。
【０００４】従来の多層配線を有する半導体装置におい
ては、図３に示すように上層の配線層がチタン，タング
ステン，モリブデン，銅，シリコン等からなるバリアメ
タル層15a とシリコン，銅等の金属とアルミニウムとの
合金からなるAl合金膜15b の二層から構成されている。
ては、図３に示すように上層の配線層がチタン，タング
ステン，モリブデン，銅，シリコン等からなるバリアメ
タル層15a とシリコン，銅等の金属とアルミニウムとの
合金からなるAl合金膜15b の二層から構成されている。
【０００５】このバリアメタル層15a は下層の第２絶縁
膜14とAl合金膜15b とが直接接触すると第２絶縁膜14の
シリコンとAl合金膜15b のアルミニウムとの反応による
障害を起こすので、これを防止するために二層構造にし
ている。
膜14とAl合金膜15b とが直接接触すると第２絶縁膜14の
シリコンとAl合金膜15b のアルミニウムとの反応による
障害を起こすので、これを防止するために二層構造にし
ている。
【０００６】このような半導体装置を製造するには、ま
ず図４(a) に示すようにシリコン基板11の表面に第１絶
縁膜12を形成し、この第１絶縁膜12の所定の位置に第１
コンタクトホール12a を形成し、この第１コンタクトホ
ール12a とこの第１絶縁膜12の表面に延在するアルミニ
ウムからなる配線層を形成し、この配線層をパターニン
グして第１配線層13を形成する。
ず図４(a) に示すようにシリコン基板11の表面に第１絶
縁膜12を形成し、この第１絶縁膜12の所定の位置に第１
コンタクトホール12a を形成し、この第１コンタクトホ
ール12a とこの第１絶縁膜12の表面に延在するアルミニ
ウムからなる配線層を形成し、この配線層をパターニン
グして第１配線層13を形成する。
【０００７】つぎに図４(b) に示すようにこの第１配線
層13及びこの第１絶縁膜12の表面を被覆する第２絶縁膜
14を形成し、この第２絶縁膜14の所定の位置に第２コン
タクトホール14a を形成する。
層13及びこの第１絶縁膜12の表面を被覆する第２絶縁膜
14を形成し、この第２絶縁膜14の所定の位置に第２コン
タクトホール14a を形成する。
【０００８】つぎに図４(c) に示すようにこの第２コン
タクトホール14a とこの第２絶縁膜14の表面に延在す
る、チタン，タングステン等の高融点金属からなるバリ
アメタル層15a を形成する。
タクトホール14a とこの第２絶縁膜14の表面に延在す
る、チタン，タングステン等の高融点金属からなるバリ
アメタル層15a を形成する。
【０００９】その後図３に示すようにこのバリアメタル
層15a の表面を被覆するシリコン，銅等の金属とアルミ
ニウムとの合金からなるAl合金膜15b を形成する。
層15a の表面を被覆するシリコン，銅等の金属とアルミ
ニウムとの合金からなるAl合金膜15b を形成する。
【００１０】
【発明が解決しようとする課題】以上説明した従来の半
導体装置においては、チタン，タングステン等の高融点
金属からなるバリア層の表面にAl合金膜をスパッタリン
グにより形成する場合や後工程において熱処理を行う場
合に、バリアメタル層を形成するチタン，タングステン
等の高融点金属とAl合金膜のアルミニウムとの合金層が
界面に形成されるが、温度が常温になると体積収縮が起
こって、バリアメタル層とAl合金膜との界面及びバリア
層中にボイドが生じ、バリア層とAl合金膜との間のコン
タクト不良が生じて半導体装置の寿命が短くなるという
問題点があった。
導体装置においては、チタン，タングステン等の高融点
金属からなるバリア層の表面にAl合金膜をスパッタリン
グにより形成する場合や後工程において熱処理を行う場
合に、バリアメタル層を形成するチタン，タングステン
等の高融点金属とAl合金膜のアルミニウムとの合金層が
界面に形成されるが、温度が常温になると体積収縮が起
こって、バリアメタル層とAl合金膜との界面及びバリア
層中にボイドが生じ、バリア層とAl合金膜との間のコン
タクト不良が生じて半導体装置の寿命が短くなるという
問題点があった。
【００１１】本発明は以上のような状況から、簡単且つ
容易にバリアメタル層とAl合金膜との間にボイドが形成
されるのを防止することが可能となる半導体装置の提供
を目的としたものである。
容易にバリアメタル層とAl合金膜との間にボイドが形成
されるのを防止することが可能となる半導体装置の提供
を目的としたものである。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
シリコン基板の表面に形成した第１絶縁膜の所定の位置
に第１コンタクトホールを形成し、この第１コンタクト
ホールとこの第１絶縁膜の表面に延在する配線層を形成
してこの配線層をパターニングして第１配線層を形成
し、この第１配線層及びこの第１絶縁膜の表面を被覆す
る第２絶縁膜を形成し、この第２絶縁膜の所定の位置に
第２コンタクトホールを形成し、この第２コンタクトホ
ールとこの第２絶縁膜の表面に延在するバリアメタル層
を形成し、このバリアメタル層の表面を被覆するAl合金
膜を形成し、このAl合金膜及びこのバリアメタル層をパ
ターニングして第２配線層を形成する半導体装置におい
て、このバリアメタル層をアルミニウムを含有する高融
点金属で構成する。
シリコン基板の表面に形成した第１絶縁膜の所定の位置
に第１コンタクトホールを形成し、この第１コンタクト
ホールとこの第１絶縁膜の表面に延在する配線層を形成
してこの配線層をパターニングして第１配線層を形成
し、この第１配線層及びこの第１絶縁膜の表面を被覆す
る第２絶縁膜を形成し、この第２絶縁膜の所定の位置に
第２コンタクトホールを形成し、この第２コンタクトホ
ールとこの第２絶縁膜の表面に延在するバリアメタル層
を形成し、このバリアメタル層の表面を被覆するAl合金
膜を形成し、このAl合金膜及びこのバリアメタル層をパ
ターニングして第２配線層を形成する半導体装置におい
て、このバリアメタル層をアルミニウムを含有する高融
点金属で構成する。
【００１３】
【作用】即ち本発明においては、予めバリア層をアルミ
ニウムを含む高融点金属で形成しているので、スパッタ
リングにより上層のAl合金膜を形成する場合や後工程に
おいて熱処理を行う場合に、このAl合金膜のアルミニウ
ムとバリア層を形成するチタン，タングステン等の高融
点金属との合金層が界面に形成されなくなり、常温にな
っても体積収縮が起こらないので、ボイドが第２コンタ
クトホール内に形成されて生じるコンタクト不良を防止
することが可能となる。
ニウムを含む高融点金属で形成しているので、スパッタ
リングにより上層のAl合金膜を形成する場合や後工程に
おいて熱処理を行う場合に、このAl合金膜のアルミニウ
ムとバリア層を形成するチタン，タングステン等の高融
点金属との合金層が界面に形成されなくなり、常温にな
っても体積収縮が起こらないので、ボイドが第２コンタ
クトホール内に形成されて生じるコンタクト不良を防止
することが可能となる。
【００１４】
【実施例】以下図１〜図２により本発明の一実施例につ
いて詳細に説明する。図１は本発明による一実施例の半
導体装置を示す側断面図、図２は本発明による一実施例
の半導体装置の製造方法を工程順に示す側断面図であ
る。
いて詳細に説明する。図１は本発明による一実施例の半
導体装置を示す側断面図、図２は本発明による一実施例
の半導体装置の製造方法を工程順に示す側断面図であ
る。
【００１５】本発明による一実施例の多層配線を有する
半導体装置においては、図１に示すように上層の第２配
線層５が、50％程度のアルミニウムを含むチタンからな
るTiAl合金膜5aと、シリコン，銅等の金属とアルミニウ
ムとの合金からなるAl合金膜5bの二層から構成されてい
る。
半導体装置においては、図１に示すように上層の第２配
線層５が、50％程度のアルミニウムを含むチタンからな
るTiAl合金膜5aと、シリコン，銅等の金属とアルミニウ
ムとの合金からなるAl合金膜5bの二層から構成されてい
る。
【００１６】このTiAl合金膜5aは下層の第２絶縁膜４と
Al合金膜5bとが直接接触すると、第２絶縁膜４のシリコ
ンとAl合金膜5bとの反応により障害を起こすので、これ
を防止するために二層構造にしている。
Al合金膜5bとが直接接触すると、第２絶縁膜４のシリコ
ンとAl合金膜5bとの反応により障害を起こすので、これ
を防止するために二層構造にしている。
【００１７】このような半導体装置を製造するには、ま
ず図２(a) に示すようにシリコン基板１の表面に第１絶
縁膜２を形成し、この第１絶縁膜２の所定の位置に第１
のコンタクトホール2aを形成し、この第１コンタクトホ
ール2aとこの第１絶縁膜２の表面に延在するアルミニウ
ムからなる配線層を形成し、この配線層をパターニング
して第１配線層３を形成する。
ず図２(a) に示すようにシリコン基板１の表面に第１絶
縁膜２を形成し、この第１絶縁膜２の所定の位置に第１
のコンタクトホール2aを形成し、この第１コンタクトホ
ール2aとこの第１絶縁膜２の表面に延在するアルミニウ
ムからなる配線層を形成し、この配線層をパターニング
して第１配線層３を形成する。
【００１８】つぎに図２(b) に示すようにこの第１配線
層３及びこの第１絶縁膜２の表面を被覆する第２絶縁膜
４を形成し、この第２絶縁膜４の所定の位置に第２コン
タクトホール4aを形成する。
層３及びこの第１絶縁膜２の表面を被覆する第２絶縁膜
４を形成し、この第２絶縁膜４の所定の位置に第２コン
タクトホール4aを形成する。
【００１９】つぎに図２(c) に示すようにこの第２コン
タクトホール4aとこの第２絶縁膜４の表面に延在する、
50％程度のアルミニウムを含むチタンからなるTiAl合金
膜5aを形成する。
タクトホール4aとこの第２絶縁膜４の表面に延在する、
50％程度のアルミニウムを含むチタンからなるTiAl合金
膜5aを形成する。
【００２０】その後図１に示すように、このTiAl合金膜
5aの表面を被覆するシリコン，銅等の金属とアルミニウ
ムとの合金からなるAl合金膜5bを形成する。本実施例に
おいては、第２配線層５を形成する下層をアルミニウム
を含むチタンからなるTiAl合金膜5aで形成するので、上
層のAl合金膜5bのアルミニウムと下層のTiAl合金膜5aを
形成するチタンとの合金層が界面に形成されなくなり、
常温になっても体積収縮が起こらないので、ボイドが第
２コンタクトホール4a内に形成されて生じるコンタクト
不良を防止することが可能となる。
5aの表面を被覆するシリコン，銅等の金属とアルミニウ
ムとの合金からなるAl合金膜5bを形成する。本実施例に
おいては、第２配線層５を形成する下層をアルミニウム
を含むチタンからなるTiAl合金膜5aで形成するので、上
層のAl合金膜5bのアルミニウムと下層のTiAl合金膜5aを
形成するチタンとの合金層が界面に形成されなくなり、
常温になっても体積収縮が起こらないので、ボイドが第
２コンタクトホール4a内に形成されて生じるコンタクト
不良を防止することが可能となる。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構造の変更により、Al合金膜とバ
リア層との界面に高融点金属とアルミニウムの合金層が
界面に形成されなくなり、常温になっても体積収縮が起
こらないので、ボイドが第２コンタクトホール内に形成
されて生じるコンタクト不良を防止することが可能とな
る利点があり、著しい経済的及び、信頼性向上の効果が
期待できる半導体装置の提供が可能である。
によれば極めて簡単な構造の変更により、Al合金膜とバ
リア層との界面に高融点金属とアルミニウムの合金層が
界面に形成されなくなり、常温になっても体積収縮が起
こらないので、ボイドが第２コンタクトホール内に形成
されて生じるコンタクト不良を防止することが可能とな
る利点があり、著しい経済的及び、信頼性向上の効果が
期待できる半導体装置の提供が可能である。
【図１】 本発明による一実施例の半導体装置を示す側
断面図、
断面図、
【図２】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図、
法を工程順に示す側断面図、
【図３】 従来の半導体装置を示す側断面図、
【図４】 従来の半導体装置の製造方法を工程順に示す
側断面図、
側断面図、
１はシリコン基板、２は第１絶縁膜、2aは第１コンタク
トホール、３は第１配線層、４は第２絶縁膜、4aは第２
コンタクトホール、５は第２配線層、5aはTiAl合金膜、
5bはAl合金膜、
トホール、３は第１配線層、４は第２絶縁膜、4aは第２
コンタクトホール、５は第２配線層、5aはTiAl合金膜、
5bはAl合金膜、
Claims (1)
- 【請求項１】 シリコン基板(1) の表面に形成した第１
絶縁膜(2) の所定の位置に第１コンタクトホール(2a)を
形成し、該第１コンタクトホール(2a)と前記第１絶縁膜
(2) の表面に延在する配線層を形成して該配線層をパタ
ーニングして第１配線層(3) を形成し、該第１配線層
(3) 及び前記第１絶縁膜(2) の表面を被覆する第２絶縁
膜(4) を形成し、該第２絶縁膜(4) の所定の位置に第２
コンタクトホール(4a)を形成し、該第２コンタクトホー
ル(4a)と前記第２絶縁膜(4) の表面に延在するバリアメ
タル層(5a)を形成し、該バリアメタル層(5a)の表面を被
覆するAl合金膜(5b)を形成し、該Al合金膜(5b)及び前記
バリアメタル層(5a)をパターニングして第２配線層(5)
を形成する半導体装置において、 前記バリアメタル層(5a)をアルミニウムを含有する高融
点金属で構成することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174192A JPH05235179A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174192A JPH05235179A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235179A true JPH05235179A (ja) | 1993-09-10 |
Family
ID=12339461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174192A Withdrawn JPH05235179A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235179A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623594B1 (ko) * | 2000-05-31 | 2006-09-12 | 주식회사 하이닉스반도체 | 고융점 금속 라이너를 이용한 반도체 소자의 알루미늄배선 형성 방법 |
-
1992
- 1992-02-19 JP JP3174192A patent/JPH05235179A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623594B1 (ko) * | 2000-05-31 | 2006-09-12 | 주식회사 하이닉스반도체 | 고융점 금속 라이너를 이용한 반도체 소자의 알루미늄배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330231A (ja) | 金属被覆構造 | |
| KR100238400B1 (ko) | 반도체장치 | |
| JPH05235179A (ja) | 半導体装置 | |
| JP2570953B2 (ja) | 半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| KR100510937B1 (ko) | 반도체 장치 | |
| KR100458588B1 (ko) | 반도체 소자 제조 방법 | |
| JPH11260967A (ja) | 半導体装置及びその製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JP2004146814A (ja) | 半導体装置およびその製造方法 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JP2021197526A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06104343A (ja) | 半導体装置及び半導体製造方法 | |
| JP2003309120A (ja) | 半導体装置 | |
| KR100407809B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH07193130A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05129446A (ja) | 半導体装置およびその製造方法 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH01143238A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |