KR100510937B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR100510937B1 KR100510937B1 KR10-2003-0030901A KR20030030901A KR100510937B1 KR 100510937 B1 KR100510937 B1 KR 100510937B1 KR 20030030901 A KR20030030901 A KR 20030030901A KR 100510937 B1 KR100510937 B1 KR 100510937B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wiring
- tin
- insulating film
- interlayer insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 171
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 64
- 229910016570 AlCu Inorganic materials 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 5
- 229910045601 alloy Inorganic materials 0.000 description 19
- 239000000956 alloy Substances 0.000 description 19
- 229910010038 TiAl Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241001130469 Tila Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
동일 기판상에 LSI 회로와 인덕터 소자가 형성된 본 발명에 따른 반도체 장치는, 상기 기판상에 형성된 층간 절연막과, 상기 층간 절연막상에 형성되고 상기 LSI 회로의 내부 배선이 되는 제 1의 적층 배선층과, 상기 층간 절연막상에 형성되고 상기 인덕터 소자를 구성하는 제 2의 적층 배선층을 포함하며, 상기 제 1 및 제 2의 적층 배선층은 서로 다르고, 상기 제 2의 적층 배선층에는, Al 합금층에 접촉하는 Ti층이 존재하지 않는 것을 특징으로 한다.
Description
발명의 배경
발명의 분야
본 발명은 반도체 장치에 관한 것으로, 특히 고주파 동작에 알맞은 인덕터 소자를 구비한 반도체 장치에 관한 것이다.
종래의 기술
종래, 고주파 동작을 위해 필수적인 인덕터 소자에서는, 그 저항치를 저감하는 것이 중요한 요소였다.
보통, LSI(집적 회로)의 회로 내부에서 사용되는 배선은 다층 배선 구조의 하층의 배선층이 사용되고, 전원 배선의 경우는 다층 배선 구조의 최상층 또는 그 부근의 배선층이 사용된다. 그리고, 이 다층 배선 구조에 있어서는, 최상층 또는 그 부근의 배선층의 쪽이, 하층의 배선층보다도 막 두께가 두껍다. 그래서, 인덕터 소자의 저항치를 저감하기 위해, 보통 LSI 회로의 내부 배선용의 배선층보다도 막 두께가 두꺼운 전원 배선층용의 최상층 또는 그 부근의 배선층을 사용하여 인덕터를 형성하는 방법이 채용된다.
도 9는 종래의 반도체 장치의 배선 구조의 한 예를 도시한 단면도이다. 층간 절연막(100)상에, Ti층(401), TiN층(402), AlCu층(403), Ti층(404), TiN층(405)이 형성되어 있다. 이 TiN/Ti/AlCu/TiN/Ti(상층으로부터 차례로 각 층의 구성 금속 종(種)을 나타낸다. 이하 같다)의 적층 구조로 이루어지는 배선층은, LSI 배선으로서 보통 사용되고 있다. 그러나, 도 9에 도시한 바와 같이, 이 LSI 배선으로서 보통 사용되는 TiN/Ti/AlCu/TiN/Ti 등의 적층 구조를 갖는 배선층에 있어서는, LSI의 제조 과정에 있어서, AlCu층(403)과 TiN층(405)과의 사이에, 고저항의 TiAl 합금(406)이 형성되는 일이 있다. 이 때문에, 최상층 또는 그 부근의 배선층을 사용하여 인덕터 소자를 형성하여도, 이 고저항의 TiAl 합금(406)이 형성된 경우에는, 인덕터 소자의 저항이 높아지고, 인덕터 소자의 저항치를 낮게 한다는 목적을 달성할 수 없다. 즉, 단순하게 최상층 또는 그 부근의 배선층을 인덕터 소자의 형성에 사용한다는 방법으로는, 저저항을 추구한 인덕터 소자의 실현이 곤란하다.
이러한 상황 하에서, 인덕터 소자를 형성하는 배선층에 관해서는, 도 10에 도시한 바와 같이, 층간 절연막(100)상에, Ti층(401), TiN층(402), AlCu층(403), TiN층(405)을 형성한 TiN/AlCu/TiN/Ti 구조의 배선층을 사용하는 일이 있다. 또는, 도 11에 도시한 바와 같이, 층간 절연막(100)상에, Ti층(401), TiN층(402), AlCu층(403)을 형성한 AlCu/TiN/Ti 구조의 배선층을 사용하는 일이 있다. 이들의 배선 구조는, 어느 것이나 TiAl 합금(406)이 형성되지 않도록 궁리한 적층 구조이다.
그리고, 예를 들면, 도 9에 도시한 TiN/Ti/AlCu/TiN/Ti 구조의 배선층에 있어서, 막 두께가 각각 TiN층이 50OÅ, Ti층이 250Å, AlCu층이 8000Å, TiN층이 500Å, Ti층이 250Å인 경우는, 그 배선층 저항치는 43mΩ/㎟ 정도이다. 이에 대해, 도 10에 도시한 TiN/AlCu/TiN/Ti 구조의 배선층에 있어서, 막 두께가 각각 TiN층이 500Å, AlCu층이 8000Å, TiN층이 500Å, Ti층이 250Å인 경우는, 그 배선층 저항치가 약 37mΩ/㎟ 정도까지 저하된다.
이 기술은, LSI 배선에 TiAl 합금(406)이 형성되지 않도록 하는 것을 목적으로 하고 있기 때문에, 배선 저항을 증가시키는 일 없이, 저저항의 인덕터 소자의 실현을 가능하게 한다는 점에 있어서 어느 정도의 효과를 이루고 있다.
그러나, 상술한 종래 기술에 있어서는, 이하에 나타내는 문제점이 있다. AlCu/TiN/Ti(도 11) 또는 TiN/AlCu/TiN/Ti(도 10)와 같이, TiAl 합금(406)이 형성되지 않는 적층 배선 구조를 채용한 경우, 일렉트로마이그레이션에 대한 내성 등의 배선 신뢰성이 열화한다는 문제점이 있다. 즉, TiAl 합금(406)의 형성은, TiAl 합금(406)이 고저항을 갖지만, 배선의 일렉트로마이그레이션에 대한 내성에 기여한다. 그러나, 이 TiAl 합금(406)이 형성되지 않음에 의해, 일렉트로마이그레이션 내성이 열화되어 버린다. 이 때문에, LSI 전체의 신뢰성이 열화된다는 다른 문제점이 생긴다. 예를 들면, 도 9에 도시한 TiN/Ti/AlCu/TiN/Ti(두께가, 각각 500/250/8000/500/250Å)의 배선 구조의 일렉트로마이그레이션 내성을 1이라고 한 경우, 도 10에 도시한 TiN/AlCu/TiN/Ti(두께가 각각 500/8000/500/250Å)의 배선 구조의 일렉트로마이그레이션 내성은 약 0.7, 도 11에 도시한 AlCu/TiN/Ti(두께가 각각 8000/500/250Å)의 배선 구조의 일렉트로마이그레이션 내성은 약 0.4배 정도로까지 열화된다고 생각된다.
전류 밀도 완화를 위해, 배선 폭을 증가시킴으로써 일렉트로마이그레이션 내성의 열화를 회피하는 것이 가능하지만, 이것은 집적도의 저하라는 문제를 야기한다. 인덕터 소자 형성 영역에서는 집적도가 완만한 경우가 많기 때문에, 배선 폭 증가를 비교적 허용할 수 있는 경우도 있지만, LSI 내부 회로의 형성 영역에서는, 배선 폭을 크게 하는 것은 설계상 허용하기 어렵다.
게다가, 도 12에 도시한 바와 같이, AlCu층(403)/TiN층(402)/Ti층(401)이라는 구조의 제 1의 배선(400)에 대해, 또한 그 상층에 새롭게 제 2의 층간 절연막(110)을 형성하고, 이 층간 절연막(110)에 접속 구멍(120)을 마련하고, 제 1의 배선(400)과 접속하는 제 2의 배선(700)을, TiN층(705)/Ti층(704)/AlCu층(703)/TiN층(702)/Ti층(701)이라는 배선 구조로 형성하는 경우가 있다. 이 경우에, 접속 구멍(120) 내에는, 저면 및 측면에 TiN층(121)이 형성됨과 함께, 상기 층(121)에 둘러쌓인 내부에 W영역(122)이 매설되어 제 1의 배선(400)과 제 2의 배선(700)을 접속하는 컨택트 홀이 형성된다.
이 경우에 있어도, 제조 프로세스 중에, 접속 구멍(120)의 TiN층(121)과 하층의 AlCu층(403)과의 계면 부분에, 고저항 물질인 질화알루미늄 합금(130)이 생성된다. 이와 같이, 접속 구멍(120)의 저면에 고저항의 질화알루미늄 합금(130)이 생성되면, 제 1의 배선(400)과 제 2의 배선(700)과의 전기적 접속이 곤란하게 되는 경우가 있을 수 있다.
또한, 도 13에 도시한 바와 같이, 제 1의 배선(400)이 TiN층(405)/AlCu층(403)/TiN층(402)/Ti층(401)이라는 구조를 갖는 경우에 있어서도, 이미 TiN층(405)과 AlCu층(403)과의 계면 부분에 질화알루미늄 합금(131)이 존재하고 있기 때문에, 제 1의 배선(400)과 제 2의 배선(700)의 전기적 접속이 곤란하게 되는 경우가 있다. 이것은 시스템 LSI의 중요한 설계 수법의 하나이기도 한 매크로 기능의 유용성을 저해하는 것으로도 연결된다.
이와 같이, 종래와 같이, 동일 적층 구조를 갖는 배선 구조를 사용하여 LSI 내부 배선과 인덕터 소자를 형성하는 방법에서는, 성능과 품질을 동시에 충족시킨다는 점에 있어서 한계가 있다고 할 수 있다.
LSI 회로와 인덕터 소자가 동일 기판에 형성되는 본 발명에 따른 반도체 장치는 상기 기판 상에 형성되는 층간 절연막과, 상기 층간 절연막 상에 형성되며 LSI 회로의 내부 배선으로 기능하는 제 1의 적층 배선층, 및 상기 층간 절연막 상에 형성되며 인덕터 소자를 구성하는 제 2의 적층 배선층을 구비하는데, 상기 제 1 및 제 2의 적층 배선층은 서로 상이하며, Al 합금층과 접촉하는 Ti층이 제 2의 적층 배선층에 존재하지 않는다.
본 발명의 상기 언급된 목적과 다른 목적, 특징 및 이점은 첨부된 도면과 연계한 하기의 상세한 설명으로부터 더욱 명확해질 것이다.
이하, 본 발명의 실시 형태에 관해, 첨부한 도면을 참조하여 구체적으로 설명한다. 도 1 내지 도 5는 본 발명의 제 1의 실시 형태에 관한 반도체 장치의 제조 방법을 공정순으로 도시한 도면(도 1, 2, 4는 단면도, 도 3, 5는 평면도)이다. 우선, 도 1에 도시한 바와 같이, 인덕터 소자가 형성되는 제 1의 층간 절연막(100)에 대해, 예를 들면, 아래쪽으로부터 차례로, 막 두께 250Å의 Ti층(401), 막 두께 500Å의 TiN층(402), 막 두께 8000Å의 AlCu층(403), 막 두께 250Å의 Ti층(404), 막 두께 500Å의 TiN층(405)으로 구성되는 적층 구조의 배선 금속막을 형성한다. 도 1에 있어서는, 보통의 LSI 내부 회로 영역(200)과 인덕터 소자 영역(300)이 인접하고 있다.
다음에, 도 2 및 도 3에 도시한 바와 같이, 보통의 배선 프로세스와 마찬가지로 포토레지스트(500)를 LSI 내부 회로 영역(200)상에 선택적으로 형성하고, 이 포토레지스트(500)를 사용한 포토리소그래피와 배선 가공 기술에 의해, 인덕터 소자 영역(300)에서의 AlCu층(403)의 위의 TiN층(405)과 Ti층(404)을 제거한다. 이로 인해, 인덕터 소자 영역(300)에서는, AlCu층(403)이 노출된다. 그 후, 포토레지스트(500)를 제거한다.
최후로, 도 4 및 도 5에 도시한 바와 같이, 포토리소그래피 및 에칭 가공 등의 보통의 배선 형성 프로세스를 사용하여, 보통의 LSI 회로에서 이용되는 배선 패턴과 인덕터 소자 패턴을 동시에 형성한다. 이 경우에, 인덕터 소자를 구성하는 배선층은, 도 2에 도시한 공정에서 TiN층(405) 및 Ti층(404)이 제거되어 있기 때문에, 고저항의 TiAl 합금(406)이 형성되는 일은 없고, 저저항 배선으로 인덕터 소자를 형성할 수 있다.
다음에 도 6을 참조하여 본 발명의 제 2의 실시 형태에 관해 설명한다. 본 실시 형태에 있어서는, 도 2에 도시한 바와 같이, 인덕터 소자 영역(300)에서, TiN층(405) 및 Ti층(404)을 제거한 후, 도 6에 도시한 바와 같이, 전체면에 예를 들면 막 두께가 500Å의 TiN막(407)을 형성한다. 그 후, 도 3 내지 도 5에 도시한 공정과 마찬가지로 하여, LSI 내부 회로 영역(200) 및 인덕터 소자 영역(300)에서, 포토리소그래피 및 에칭 가공 등의 보통의 배선 형성 프로세스를 사용하여, 보통의 LSI 회로에서 이용되는 배선 패턴과 인덕터 소자 패턴을 동시에 형성한다.
상술한 바와 같이 구성된 본 실시 형태에 있어서는, 인덕터 소자 영역(300)의 배선 구조가 TiN/AlCu/TiN/Ti로 되기 때문에, 제 1의 실시 형태와 마찬가지로, 고저항의 TiAl 합금의 형성을 방지할 수 있음과 함께, 또한, TiN막(407)에 의해, 인덕터 소자의 일렉트로마이그레이션 내성의 열화를 방지할 수 있다. 따라서, 인덕터 소자에도, 배선 폭을 좁게 할 수 있고, 저저항이며 일렉트로마이그레이션 내성이 높은 인덕터 소자를 형성할 수 있다.
도 7은 본 발명의 제 3의 실시 형태에 관한 반도체 장치의 제조 방법을 도시한 단면도이다. 이 도 7에 도시한 바와 같이, LSI 내부 회로 영역(200)에서는, Ti층(401), TiN층(402), AlCu층(403), Ti층(404) 및 TiN층(405)의 5층 적층 배선층이 형성되어 있지만, 인덕터 소자 영역(300)에서는, AlCu층(403)의 하층의 Ti층(404) 및 TiN층(405)를 생략하고, 이 인덕터 소자 영역(300)의 인덕터 소자는, AlCu층(403)만에 의해 형성하여도 좋다.
도 8은 본 발명의 제 4 실시 형태에 관한 반도체 장치의 제조 방법을 도시한 단면도이다. 이 도 8에 도시한 바와 같이, 도 7의 제 3의 실시 형태에 있어서, 전체면에 TiN막(407)을 형성하고, 인덕터 소자 영역(300)을 AlCu층(403)과 그 상층의 TiN막(407)에 의해 구성하여도 좋다.
또한, 도 7 및 도 8에 도시한 실시 형태에 있어도, 그 후, 도 4 및 도 5와 마찬가지로, LSI 내부 회로의 배선 및 인덕터 소자의 형상으로 패터닝 되는 것이다.
또한, 본 발명에 있어도, LSI 내부 회로 영역(200)용의 적층 배선층(제 1의 적층 배선층)과 인덕터 소자 영역(300)용의 적층 배선층(제 2의 적층 배선층) 위에, 도 12 및 도 13과 마찬가지로, 제 2의 (다른) 층간 절연막을 형성하고, 또한 그 위에 다른 배선층(제 2의 배선(700) : 도 12, 13 참조)을 형성하고, 상기 제 1의 적층 배선층과 상기 제 2의 적층 배선층을 컨택트 홀(접속 구멍(120))에 의해 접속하여, 다층 배선 구조를 형성할 수도 있다. 이 경우에, 본 실시 형태에 있어서는, 제 1의 적층 배선층의 최상층으로서, TiN층(405)이 형성되기 때문에, 도 12에 도시한 바와 같이, 컨택트 홀의 저면의 TiN층(121)과의 사이에서 질화알루미늄 합금(130)이 형성되는 일은 없다. 또한, 본 실시 형태에 있어서는, 제 1의 적층 배선층이 최상층의 TiN층(405)과 AlCu층(403)과의 사이에 Ti층(404)을 갖기 때문에, 도 13에 도시한 바와 같이, 질화알루미늄 합금(131)이 형성되는 일도 없다. 또한, 상기 언급된 다른 배선층은 제 2의 배선(700)(도 12, 13 참조)과 같이 적층 배선층으로 하지 않고, 단층의 배선층이라도 좋다.
또한, 상기 실시 형태에 있어서는, 본 발명의 제 1의 적층 배선층 및 제 2의 적층 배선층이 기판상의 층간 절연막(100)상에 형성되어 있지만, 상기 제 1 및 제 2의 적층 배선층을 다층 배선 구조에서의 보다 상층의 배선층으로서 형성하는 것도 가능하다.
이상 상세히 기술한 바와 같이, 본 발명에 의하면, 보통의 LSI 회로와, 고주파 장치에 필수적인 인덕터 소자를 동일 기판상에 형성한 반도체 장치에 있어서, 인덕터 소자에 사용하는 제 2의 적층 배선층을 LSI 내부 회로에 사용하는 배선용의 제 1의 적층 배선층과 다른 구성으로 하고, 상기 제 2의 적층 배선층은 TiAl 합금이 형성되지 않는 것으로 하였기 때문에, 인덕터 소자의 저항을 저감할 수 있음과 함께, 일렉트로마이그레이션 내성도 충분히 높게 할 수 있다. 이 때문에, 본 발명에 의해, 고주파 동작에 대응 가능한 시스템 LSI에 알맞은 반도체 장치를 얻을 수 있다.
특정예를 참조로 본 발명이 설명되었지만, 이는 제한적인 의미로 이해되어서는 안된다. 본 발명의 상기 실시예의 여러 다른 수정예가 본 발명이 속하는 기술분야의 당업자에게는 자명할 것이다. 따라서, 하기의 특허청구범위는 본 발명의 진정한 영역 내에 있는 모든 수정예나 변형예를 포괄하는 것으로 이해되어져야 한다.
도 1은 본 발명의 제 1의 실시 형태에 관한 반도체 장치의 제조 방법의 한 공정을 도시한 단면도.
도 2는 도 1의 다음 공정을 도시한 단면도로서, 도 3의 A-A선에 의한 단면도.
도 3은 도 1의 다음 공정을 도시한 평면도.
도 4는 도 2 및 도 3의 다음 공정을 도시한 단면도로서, 도 5의 B-B선에 의한 단면도.
도 5는 도 2 및 도 3의 다음 공정을 도시한 평면도.
도 6은 본 발명의 제 2의 실시 형태를 도시한 단면도.
도 7은 본 발명의 제 3의 실시 형태를 도시한 단면도.
도 8은 본 발명의 제 4의 실시 형태를 도시한 단면도.
도 9는 종래의 반도체 장치의 제조 방법을 도시한 단면도.
도 10은 종래의 반도체 장치의 제조 방법을 도시한 단면도.
도 11은 종래의 반도체 장치의 제조 방법을 도시한 단면도.
도 12는 종래 기술의 문제점을 도시한 단면도.
도 13은 종래 기술의 문제점을 도시한 단면도.
♠도면의 주요 부분에 대한 부호의 설명♠
100 : 제 1의 층간 절연막 110 : 제 2의 층간 절연막
120 : 접속 구멍 121 : TiN층
122 : 매설 텅스텐 영역 130 : 질화알루미늄 합금
131 : 질화알루미늄 합금 200 : LSI 내부 회로 영역
300 : 인덕터 소자 영역 400 : 제 1의 배선
401 : Ti층 402 : TiN층
403 : AlCu층 404 : Ti층
405 : TiN층 406 : TiAl 합금
407 : TiN막 500 : 포토레지스트
700 : 제 2의 배선 701 : Ti층
702 : TiN층 703 : AlCu층
704 : Ti층 705 : TiN층
Claims (6)
- 동일 기판상에 LSI 회로와 인덕터 소자가 형성된 반도체 장치에 있어서,상기 기판상에 형성된 층간 절연막과;상기 층간 절연막상에 형성되고 상기 LSI 회로의 내부 배선이 되는 제 1의 적층 배선층과;상기 층간 절연막상에 형성되고 상기 인덕터 소자를 구성하는 제 2의 적층 배선층을 포함하며,상기 제 1의 적층 배선층은,제 1의 Al 합금층과; 제 1의 배리어층(barrier layer)과; 상기 제 1의 Al 합금층과 상기 제 1의 배리어층(barrier layer)의 사이에 삽입된 Ti층을 포함하며,상기 제 2의 적층 배선층은,제 2의 Al 합금층과; 상기 제 2의 Al 합금층과 직접 접하여 형성된 제 2의 배리어층(barrier layerr)을 포함하는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 제 1 및 제 2의 적층 배선층은 각각 AlCu층으로 이루어지며,상기 제 1 및 제 2의 배리어층(barrier layer)은 각각 TiN으로 이루어진 것을 특징으로 하는 반도체 장치.
- 제 2에 있어서,상기 제 2의 TiN층은,상기 제 2의 Al 합금층의 위에서 그와 직접 접하여 형성되는 것을 특징으로 하는 반도체 장치.
- 제 2항에 있어서,상기 제 2의 TiN층은,상기 제 2의 Al 합금층의 아래에서 그와 직접 접하여 형성되는 것을 특징으로 하는 반도체 장치.
- 제 2항에 있어서,상기 제 1의 적층 배선층의 위에 형성된 다른 층간 절연막과;상기 다른 층간 절연막상에 형성된 다른 배선층과;상기 다른 층간 절연막에 형성되고, 상기 제 1의 적층 배선층과 상기 다른 배선층을 접속하는 컨택트 홀을 더 포함하며,상기 컨택트 홀은,상기 층간 절연막에 선택적으로 형성된 접속 구멍과; 상기 접속 구멍의 저면 및 측면에 형성된 TiN층과; 상기 접속 구멍 내에 매설된 매설 금속 영역을 갖는 것을 특징으로 하는 반도체 장치.
- 제 2항에 있어서,상기 제 2의 적층 배선층은,제 2의 Ti층을 더 포함하며,상기 제 2의 TiN층은,상기 제 2의 Al 합금층과 상기 제 2의 Ti층의 사이에 삽입된 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143895A JP3886413B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置及びその製造方法 |
| JPJP-P-2002-00143895 | 2002-05-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089475A KR20030089475A (ko) | 2003-11-21 |
| KR100510937B1 true KR100510937B1 (ko) | 2005-08-30 |
Family
ID=29417056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0030901A KR100510937B1 (ko) | 2002-05-17 | 2003-05-15 | 반도체 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030214015A1 (ko) |
| JP (1) | JP3886413B2 (ko) |
| KR (1) | KR100510937B1 (ko) |
| TW (1) | TWI231569B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818994B1 (ko) | 2006-01-24 | 2008-04-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN103022000B (zh) * | 2011-09-27 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 平面电感器及其制造方法、半导体器件及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416356A (en) * | 1993-09-03 | 1995-05-16 | Motorola, Inc. | Integrated circuit having passive circuit elements |
| US5872489A (en) * | 1997-04-28 | 1999-02-16 | Rockwell Science Center, Llc | Integrated tunable inductance network and method |
| US6296780B1 (en) * | 1997-12-08 | 2001-10-02 | Applied Materials Inc. | System and method for etching organic anti-reflective coating from a substrate |
| JP3722610B2 (ja) * | 1998-01-14 | 2005-11-30 | 株式会社リコー | 半導体装置の製造方法 |
| US6235633B1 (en) * | 1999-04-12 | 2001-05-22 | Taiwan Semiconductor Manufacturing Company | Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process |
| JP2002543591A (ja) * | 1999-04-23 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 本体がソフトフェライト材料を有する動作周波数が５０ＭＨｚより高い半導体装置 |
| US6080657A (en) * | 1999-07-16 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method of reducing AlCu hillocks |
| EP1170797A3 (en) * | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| JP2002164512A (ja) * | 2000-11-28 | 2002-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6635550B2 (en) * | 2000-12-20 | 2003-10-21 | Texas Instruments Incorporated | Semiconductor on insulator device architecture and method of construction |
| JP3793020B2 (ja) * | 2000-12-26 | 2006-07-05 | 松下電器産業株式会社 | ドライエッチング方法 |
| US6373121B1 (en) * | 2001-03-23 | 2002-04-16 | United Microelectronics Corp. | Silicon chip built-in inductor structure |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
-
2002
- 2002-05-17 JP JP2002143895A patent/JP3886413B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-30 US US10/425,616 patent/US20030214015A1/en not_active Abandoned
- 2003-05-13 TW TW092112877A patent/TWI231569B/zh not_active IP Right Cessation
- 2003-05-15 KR KR10-2003-0030901A patent/KR100510937B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030214015A1 (en) | 2003-11-20 |
| TW200405517A (en) | 2004-04-01 |
| KR20030089475A (ko) | 2003-11-21 |
| JP2003338547A (ja) | 2003-11-28 |
| JP3886413B2 (ja) | 2007-02-28 |
| TWI231569B (en) | 2005-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494867B2 (en) | Semiconductor device having MIM capacitive elements and manufacturing method for the same | |
| JP2001274340A (ja) | 半導体装置及びその製造方法 | |
| JP2004063667A (ja) | 多層配線層内に形成されたキャパシタを有する半導体装置 | |
| US6849920B2 (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
| US20100244254A1 (en) | Semiconductor device | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| KR100510937B1 (ko) | 반도체 장치 | |
| KR20040019833A (ko) | 캐패시터 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| KR20010017503A (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| KR100270962B1 (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| JPH1012722A (ja) | 半導体装置 | |
| KR100750550B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100590978B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100246102B1 (ko) | 반도체장치의 상부배선층 형성방법 | |
| KR100734144B1 (ko) | Ｍｉｍ 커패시터 형성 방법 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 | |
| KR100846993B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| KR980011851A (ko) | 홀 비아(Hole Via)를 이용한 다층 금속 배선의 금속층간 접속 구조 및 본딩 패드 | |
| KR980011998A (ko) | 스텝 커버리지(step coverage) 개선을 위한 다단계 에칭 방법 | |
| JPH05235179A (ja) | 半導体装置 | |
| KR19990061318A (ko) | 반도체 소자 제조방법 | |
| JPH1093022A (ja) | 半導体装置及びその製造方法 | |
| JP2005285796A (ja) | 半導体集積回路装置の製造方法、および半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090807 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |