JPH1093022A

JPH1093022A - 半導体装置及びその製造方法

Info

Publication number: JPH1093022A
Application number: JP8246669A
Authority: JP
Inventors: Shigeru Kataoka; 岡茂片
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-18
Filing date: 1996-09-18
Publication date: 1998-04-10

Abstract

(57)【要約】（修正有）【課題】キャパシタの大容量化を図ると共に、配線間
の短絡及びサージ耐電圧の低下を防止しうる半導体装置
を提供する。【解決手段】キャパシタの絶縁膜が１層で、上層配線
と下層配線との間の絶縁膜が２層で形成される。第１の
金属配線膜１１を形成し、第１の配線１１ｂ及びキャパ
シタの第１の電極１１ａを形成する。第１の絶縁膜１２
を形成し、第１の電極１１ａ上の第１の絶縁膜１２をエ
ッチングにより除去する。第２の絶縁膜１３を形成し、
絶縁膜１３上に第２の金属配線膜１４を形成する。第２
の金属配線膜１４をパターニングして、第２の配線１４
ｂ及びキャパシタ１００の第２の電極１４ａを形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特に
ＭＩＭ（ＭｅｔａｌＩｓｏｌａｔｉｏｎＭｅｔａ
ｌ）キャパシタ構造を有する半導体装置に関する。

【０００２】

【従来の技術】従来の回路要素としてのキャパシタはダ
イナミックＲＡＭや各種回路において不可欠なものであ
り、集積回路中に形成する必要がある。

【０００３】ここで従来の技術による、キャパシタを有
する半導体装置の構造を図１０及び図１１を参照して説
明する。図１０は従来技術による半導体装置のキャパシ
タ形成部分を示す断面図であり、図１１は図１０に対応
する部分を示すキャパシタ部１００と配線交差部２００
を示す平面図である。

【０００４】このようなキャパシタを有する２層配線構
造は次のようにして得られる。

【０００５】まず、半導体基板２０上に、配線間コンタ
クト用電極１０３ｃ、配線１０２ｂ、及びＭＩＭキャパ
シタ１００の第１の金属電極１０１ａを形成する。その
後、全面に、例えば酸化膜あるいは窒化膜である誘電膜
１５０を形成し、配線間コンタクト用電極１０３ｃ上の
誘電膜１５０の一部をエッチングにより除去し、スルー
ホール１７０を形成する。次に、金属配線２０１を形成
して、ＭＩＭキャパシタ１００の第２の金属電極２０１
ａ及び第２の金属電極２０１ａと配線間コンタクト用電
極１０３ｃとを接続する配線間コンタクト用配線２０１
ｂ，２０１ｃを形成する。

【０００６】このように、ＭＩＭキャパシタ１００の２
つの金属電極１０１ａ、２０１ａ間の絶縁膜１５０ａ
と、配線１０２ｂ及び配線間コンタクト用配線２０１ｂ
の間の配線間層間膜１５０ｂとは、１つの誘電膜１５０
により同時に形成される。そのため、両者の膜の厚さが
同一となる。

【０００７】

【発明が解決しようとする課題】この場合、ＭＩＭキャ
パシタの容量を大きくしようとすると、以下のような問
題点が生じる。

【０００８】ＭＩＭキャパシタの容量を大きくするため
には、同じ材料、すなわち誘電率が同じ膜を使用するの
であれば、ＭＩＭキャパシタの電極間の面積を大きくす
るか又は膜の厚さを薄くする必要がある。前者の電極間
の面積を大きくする方法では、チップサイズが大きくな
り、高密度化高集積化の要求に反するという欠点があ
る。そこで、後者の膜の厚さを小さくする方法が考えら
れれる。

【０００９】しかし、ＭＩＭキャパシタの電極間の絶縁
膜と、配線及び配線間コンタクト用配線の間の層間膜と
を同一に形成する場合、ＭＩＭキャパシタの電極間の絶
縁膜を薄く形成することは、配線及び配線間コンタクト
用配線の間の層間膜も薄く形成することになる。このよ
うに層間膜を薄くすれば、配線とコンタクト用配線とが
短絡するおそれが生じ、更に、配線とコンタクト用配線
とのサージ耐電圧が低下し、信頼性、歩留りを低下させ
る。

【００１０】このように、ＭＩＭキャパシタの容量を大
きくすることと、配線間の短絡及びサージ耐電圧の低下
を防止することは相反する。

【００１１】そこで本発明の目的は、キャパシタの大容
量化を図ると共に、配線間の短絡及びサージ耐電圧の低
下を防止しうる半導体装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に選択的に形成されたキャパシタの第１の
電極及び下層配線の上に絶縁膜を介してキャパシタの第
２の電極及び上層配線が形成されたものであって、キャ
パシタの第１及び第２の電極間の絶縁膜が１層で形成さ
れ、上層配線と下層配線との間の絶縁膜が２層で形成さ
れていることを特徴とする。

【００１３】このように、配線層間の絶縁膜を２層で形
成し、キャパシタの電極間の絶縁膜を１層で形成するた
め、キャパシタの大容量化を図ると共に、配線間の短絡
及びサージ耐電圧の低下を防止できる。

【００１４】本発明の半導体装置は、半導体基板上に形
成されたキャパシタの第１の電極及び第１の配線と、そ
の第１の配線及び半導体基板上に形成された第１の絶縁
膜と、第１の電極及び第１の絶縁膜上に形成された第２
の絶縁膜と、その第２の絶縁膜上に一体に形成されたキ
ャパシタの第２の電極及び第２の配線とを有するもので
ある。

【００１５】このように、配線層間に第１及び第２の絶
縁膜を形成し、キャパシタの電極間に第２の絶縁膜を形
成するため、キャパシタの大容量化を図ると共に、配線
間の短絡及びサージ耐電圧の低下を防止できる。

【００１６】本発明の半導体装置は、半導体基板上に形
成されたキャパシタの第１の電極、第１の配線、及びコ
ンタクト電極と、その第１の配線及び半導体基板上に形
成された第１の絶縁膜と、第１の電極及び第１の絶縁膜
上に形成された第２の絶縁膜と、その第２の絶縁膜及び
コンタクト電極上に一体に形成されたキャパシタの第２
の電極及び第２の配線とを有するものである。

【００１７】このように、配線層間に第１及び第２の絶
縁膜を形成し、キャパシタの電極間に第２の絶縁膜を形
成するため、キャパシタの大容量化を図ると共に、配線
間の短絡及びサージ耐電圧の低下を防止できる。

【００１８】本発明の半導体装置は、第１の絶縁膜が前
記第２の絶縁膜より膜厚が厚いものであることを特徴と
する。

【００１９】このように、配線層間の絶縁膜をキャパシ
タの電極間の絶縁膜より厚く形成することにより、キャ
パシタの大容量化を図ると共に、配線間の短絡及びサー
ジ耐電圧の低下を防止できる。

【００２０】本発明の半導体装置は、第１の絶縁膜は酸
化膜であり、第２の絶縁膜は窒化膜であることを特徴と
する。

【００２１】このように、キャパシタの電極間の絶縁膜
を誘電率の高い窒化膜とすることにより、大きな容量を
得ることができる。

【００２２】本発明の半導体装置の製造方法は、半導体
基板表面に第１の金属配線膜を形成し、その第１の金属
配線膜をパターニングして、第１の配線及びキャパシタ
の第１の電極を形成するステップと、半導体基板表面に
第１の絶縁膜を形成し、その第１の絶縁膜をパターニン
グして、第１の電極上の第１の絶縁膜をエッチングによ
り除去するステップと、半導体基板表面に第２の絶縁膜
を形成するステップと、その第２の絶縁膜上に第２の金
属配線膜を形成するステップと、その第２の金属配線膜
をパターニングして、第２の配線及びキャパシタの第２
の電極を形成するステップとを有する。

【００２３】このように、配線層間に第１及び第２の絶
縁膜を形成し、キャパシタの電極間に第２の絶縁膜を形
成するため、キャパシタの大容量化を図ると共に、配線
間の短絡及びサージ耐電圧の低下を防止できる。

【００２４】本発明の半導体装置の製造方法は、半導体
基板上に、第１の金属配線膜を形成するステップと、そ
の第１の金属配線膜をパターニングして、第１の配線、
キャパシタの第１の電極、及びコンタクト用電極を形成
するステップと、半導体基板上に、第１の絶縁膜を形成
し、その第１の絶縁膜をパターニングして、第１の電極
上の第１の絶縁膜をエッチングにより除去するステップ
と、半導体基板上に第２の絶縁膜を形成するステップ
と、第２の絶縁膜をパターニングして、コンタクト用電
極上の第１及び第２の絶縁膜をエッチングにより除去
し、スルーホールを形成するステップと、半導体基板上
に、第２の金属配線膜を形成するステップと、第２の金
属配線膜をパターニングして、第２の配線及びキャパシ
タの第２の電極を形成するステップとを有する。

【００２５】このように、配線層間に第１及び第２の絶
縁膜を形成し、キャパシタの電極間に第２の絶縁膜を形
成するため、キャパシタの大容量化を図ると共に、配線
間の短絡及びサージ耐電圧の低下を防止できる。

【００２６】本発明の半導体装置の製造方法は、半導体
基板上に、第１の金属配線膜を形成し、その第１の金属
配線膜をパターニングして、第１の配線、キャパシタの
第１の電極、及びコンタクト用電極を形成するステップ
と、半導体基板上に、第１の絶縁膜を形成し、その第１
の絶縁膜をパターニングして、第１の電極及びコンタク
ト用電極上の第１の絶縁膜をエッチングにより除去する
ステップと、半導体基板上に第２の絶縁膜を形成するス
テップと、第２の絶縁膜をパターニングして、コンタク
ト用電極上の第２の絶縁膜をエッチングにより除去し、
スルーホールを形成するステップと、半導体基板上に、
第２の金属配線膜を形成するステップと、第２の金属配
線膜をパターニングして、第２の配線及びキャパシタの
第２の電極を形成するステップとを有する。

【００２７】このように、第１の絶縁膜と第２の絶縁膜
のエッチングを別々に行うことにより、スルーホールの
側壁の形状が階段状になるため、２層目の金属配線の段
切れを防止できる。

【００２８】本発明の半導体装置の製造方法は、第１の
絶縁膜が第２の絶縁膜より膜厚が厚いものであることを
特徴とする。

【００２９】このように、配線層間の絶縁膜をキャパシ
タの電極間の絶縁膜より厚く形成することにより、キャ
パシタの大容量化を図ると共に、配線間の短絡及びサー
ジ耐電圧の低下を防止できる。

【００３０】本発明の半導体装置の製造方法は、第１の
絶縁膜が酸化膜であり、第２の絶縁膜は窒化膜であるこ
とを特徴とする。

【００３１】このように、キャパシタの電極間の絶縁膜
を誘電率の高い窒化膜とすることにより、大きな容量を
得ることができる。

【００３２】

【発明の実施の形態】本発明に係る半導体装置の製造方
法の第１の実施の形態を、図１〜５の各工程毎の断面図
を参照して説明する。

【００３３】まず図２に示すように、半導体基板１０上
に、１層目の金属配線膜１１を形成し、その１層目の金
属配線膜１１をパターニングして、１層目の配線１１
ｂ、ＭＩＭキャパシタの１層目の電極１１ａ、及びコン
タクト用電極１１ｃを形成し、その後、例えば酸化膜１
２を厚さ４０００オングストロームで形成する。

【００３４】次に、レジストを塗布し、フォトリソグラ
フィ技術によりこれをパターニングし、そのパターンニ
ングされたレジストをエッチングマスクとして、ＭＩＭ
キャパシタの１層目の電極１１ａ上の酸化膜１２をエッ
チングにより除去する（図３）。

【００３５】次に、酸化膜１２上に、例えば窒化膜１３
を厚さ２０００オングストロームで形成する（図４）。

【００３６】次に、窒化膜１３をパターニングして、コ
ンタクト用電極１１ｃ上の酸化膜１２及び窒化膜１３を
エッチングより除去する。これにより、コンタクト用電
極１１ｃにはスルーホール１７が形成される（図５参
照）。

【００３７】次に、窒化膜１３上に２層目の金属配線膜
１４を形成し、その金属配線膜１４をパターニングし
て、２層目の配線１４ｂ及びＭＩＭキャパシタ１００の
２層目に電極１４ａを形成する（図１）。

【００３８】このように、ＭＩＭキャパシタの電極間の
膜を１層構造とし、配線間の膜を２層構造とすることに
より、ＭＩＭキャパシタの電極間の膜を従来通り薄く形
成する一方で、各層の配線間の膜を厚くすることができ
る。

【００３９】これによって、キャパシタの大容量化を図
ると共に、配線間の短絡及びサージ耐電圧の低下を防止
しうる。

【００４０】本発明に係る半導体装置の製造方法の第２
の実施の形態を、図６〜図９、図１の各工程毎の断面図
を参照して説明する。

【００４１】まず図６に示すように、半導体基板１０上
に、１層目の金属配線膜１１を形成し、その１層目の金
属配線膜１１をパターニングして、１層目の配線１１
ｂ、ＭＩＭキャパシタの１層目の電極１１ａ、及びコン
タクト用電極１１ｃを形成し、その後、例えば酸化膜１
２を厚さ４０００オングストロームで形成する。

【００４２】次に、パターニングされたレジストを塗布
して、フォトリソグラフィ技術によりパターニングし
て、そのパターニングされたレジストをエッチングマス
クとして、ＭＩＭキャパシタの１層目の電極１１ａ及び
コンタクト用電極１１ｃ上の酸化膜１２をエッチングに
より除去する（図７）。

【００４３】次に、酸化膜１２上に、例えば窒化膜１３
を厚さ２０００オングストロームで形成する（図８）。

【００４４】次に、窒化膜１３をパターニングして、コ
ンタクト用電極１１ｃ上の窒化膜１３をエッチングより
除去する。これにより、コンタクト用電極１１ｃにはス
ルーホール１７が形成される（図９参照）。

【００４５】次に、窒化膜１３上に２層目の金属配線膜
１４を形成し、その金属配線膜１４をパターニングし
て、２層目の配線１４ｂ及びＭＩＭキャパシタの２層目
の電極１４ａを形成する（図１）。

【００４６】この形態によれば、上述した第１の実施の
形態による効果に加えて、スルーホールの側壁形状が、
第１の実施の形態に比較して段階的になるため（図９の
部分３００参照）、２層目の金属配線の段切れを防止す
ることができる。

【００４７】なお、上述した第１及び第２の実施の形態
では、ＭＩＭキャパシタの電極間の膜を比較的誘電率の
高い窒化膜としたが、酸化膜を使用してもかまわない。

【００４８】

【発明の効果】本発明により、キャパシタの大容量化を
図ると共に、配線間の短絡及びサージ耐電圧の低下を防
止しうる半導体装置を提供できる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法の第１及び
第２の実施の形態を示す断面図。

【図２】本発明に係る半導体装置の製造方法の第１の実
施の形態の工程を説明する断面図。

【図３】本発明に係る半導体装置の製造方法の第１の実
施の形態の工程を説明する断面図。

【図４】本発明に係る半導体装置の製造方法の第１の実
施の形態の工程を説明する断面図。

【図５】本発明に係る半導体装置の製造方法の第１の実
施の形態の工程を説明する断面図。

【図６】本発明に係る半導体装置の製造方法の第２の実
施の形態の工程を説明する断面図。

【図７】本発明に係る半導体装置の製造方法の第２の実
施の形態の工程を説明する断面図。

【図８】本発明に係る半導体装置の製造方法の第２の実
施の形態の工程を説明する断面図。

【図９】本発明に係る半導体装置の製造方法の第２の実
施の形態の工程を説明する断面図。

【図１０】従来技術による半導体装置を示す断面図。

【図１１】従来技術による半導体装置を示す平面図。

【符号の説明】

１０半導体基板１１ａＭＩＭキャパシタの１層目の電極１１ｂ１層目の配線１１ｃコンタクト用電極１２酸化膜１３窒化膜１４ａＭＩＭキャパシタの２層目の電極１４ｂ２層目の配線１７スルーホール１００ＭＩＭキャパシタ

Claims

【特許請求の範囲】

【請求項１】半導体基板上に選択的に形成されたキャパ
シタの第１の電極及び下層配線の上に絶縁膜を介して前
記キャパシタの第２の電極及び上層配線が形成された半
導体装置において、前記キャパシタの第１及び第２の電極間の絶縁膜が１層
で形成され、前記上層配線と前記下層配線との間の絶縁
膜が２層で形成されていることを特徴とする半導体装
置。
【請求項２】半導体基板上に選択的に形成されたキャパ
シタの第１の電極及び第１の配線と、その第１の配線及
び前記半導体基板上に形成された第１の絶縁膜と、前記
第１の電極及び前記第１の絶縁膜上に形成された第２の
絶縁膜と、その第２の絶縁膜上に一体に形成された前記
キャパシタの第２の電極及び第２の配線とを有する半導
体装置。
【請求項３】半導体基板上に選択的に形成されたキャパ
シタの第１の電極、第１の配線、及びコンタクト電極
と、その第１の配線及び前記半導体基板上に形成された
第１の絶縁膜と、前記第１の電極及び前記第１の絶縁膜
上に形成された第２の絶縁膜と、その第２の絶縁膜及び
前記コンタクト電極上に一体に形成された前記キャパシ
タの第２の電極及び第２の配線とを有する半導体装置。
【請求項４】前記第１の絶縁膜は前記第２の絶縁膜より
膜厚が厚いものであることを特徴とする請求項２又は請
求項３に記載の半導体装置。
【請求項５】前記第１の絶縁膜は酸化膜であり、前記第
２の絶縁膜は窒化膜であることを特徴とする請求項２〜
４のいずれかに記載の半導体装置。
【請求項６】半導体基板表面に第１の金属配線膜を形成
し、その第１の金属配線膜をパターニングして、第１の
配線及びキャパシタの第１の電極を形成するステップ
と、前記半導体基板表面に第１の絶縁膜を形成し、その第１
の絶縁膜をパターニングして、前記第１の電極上の前記
第１の絶縁膜をエッチングにより除去するステップと、前記半導体基板表面に第２の絶縁膜を形成するステップ
と、その第２の絶縁膜上に第２の金属配線膜を形成するステ
ップと、その第２の金属配線膜をパターニングして、第２の配線
及び前記キャパシタの第２の電極を形成するステップと
を有する半導体装置の製造方法。
【請求項７】半導体基板上に、第１の金属配線膜を形成
するステップと、その第１の金属配線膜をパターニングして、第１の配
線、キャパシタの第１の電極、及びコンタクト用電極を
形成するステップと、前記半導体基板上に、第１の絶縁膜を形成し、その第１
の絶縁膜をパターニングして、前記第１の電極上の前記
第１の絶縁膜をエッチングにより除去するステップと、前記半導体基板上に第２の絶縁膜を形成するステップ
と、前記第２の絶縁膜をパターニングして、前記コンタクト
用電極上の前記第１及び第２の絶縁膜をエッチングによ
り除去し、スルーホールを形成するステップと、前記半導体基板上に、第２の金属配線膜を形成するステ
ップと、前記第２の金属配線膜をパターニングして、第２の配線
及び前記キャパシタの第２の電極を形成するステップと
を有する半導体装置の製造方法。
【請求項８】半導体基板上に、第１の金属配線膜を形成
し、その第１の金属配線膜をパターニングして、第１の
配線、キャパシタの第１の電極、及びコンタクト用電極
を形成するステップと、前記半導体基板上に、第１の絶縁膜を形成し、その第１
の絶縁膜をパターニングして、前記第１の電極及び前記
コンタクト用電極上の前記第１の絶縁膜をエッチングに
より除去するステップと、前記半導体基板上に第２の絶縁膜を形成するステップ
と、前記第２の絶縁膜をパターニングして、前記コンタクト
用電極上の前記第２の絶縁膜をエッチングにより除去
し、スルーホールを形成するステップと、前記半導体基板上に、第２の金属配線膜を形成するステ
ップと、前記第２の金属配線膜をパターニングして、第２の配線
及び前記キャパシタの第２の電極を形成するステップと
を有する半導体装置の製造方法。
【請求項９】前記第１の絶縁膜は前記第２の絶縁膜より
膜厚が厚いものであることを特徴とする請求項６〜８の
いずれかに記載の半導体装置の製造方法。
【請求項１０】前記第１の絶縁膜は酸化膜であり、前記
第２の絶縁膜は窒化膜であることを特徴とする請求項６
〜９のいずれかに記載の半導体装置の製造方法。