JPH07193130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07193130A JPH07193130A JP11860094A JP11860094A JPH07193130A JP H07193130 A JPH07193130 A JP H07193130A JP 11860094 A JP11860094 A JP 11860094A JP 11860094 A JP11860094 A JP 11860094A JP H07193130 A JPH07193130 A JP H07193130A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- forming
- wiring
- alloy wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 半導体基板の絶縁膜上に第１のアルミニウム
合金配線を形成する工程と、この第１のアルミニウム合
金配線の表面に金属被覆膜３３を選択的に形成する工程
と、第１のアルミニウム合金配線上の層間絶縁膜にスル
ーホール２３を形成する工程と、スルーホール内に選択
的に選択金属膜２３を形成する工程と、この選択金属膜
上に第２のアルミニウム合金配線２５を形成する工程と
を有する。 【効果】 第１のアルミニウム合金配線の表面に選択的
に第１のアルミニウム合金配線材料と異なる金属被覆を
形成することで第１のアルミニウム合金配線表面に発生
するヒロックを防止し、第１のアルミニウム合金配線
間、第１のアルミニウム合金配線と第２のアルミニウム
合金配線間のショートによる不良の発生を無くし、信頼
性の高い多層配線を有する半導体装置を得ることができ
る。
合金配線を形成する工程と、この第１のアルミニウム合
金配線の表面に金属被覆膜３３を選択的に形成する工程
と、第１のアルミニウム合金配線上の層間絶縁膜にスル
ーホール２３を形成する工程と、スルーホール内に選択
的に選択金属膜２３を形成する工程と、この選択金属膜
上に第２のアルミニウム合金配線２５を形成する工程と
を有する。 【効果】 第１のアルミニウム合金配線の表面に選択的
に第１のアルミニウム合金配線材料と異なる金属被覆を
形成することで第１のアルミニウム合金配線表面に発生
するヒロックを防止し、第１のアルミニウム合金配線
間、第１のアルミニウム合金配線と第２のアルミニウム
合金配線間のショートによる不良の発生を無くし、信頼
性の高い多層配線を有する半導体装置を得ることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくに層間絶縁膜を介して多層にアルミニウム合
金膜を形成する多層配線を有する半導体装置の製造方法
に関する。
関し、とくに層間絶縁膜を介して多層にアルミニウム合
金膜を形成する多層配線を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来技術における多層配線技術を図面を
用いて説明する。図１３から図１７は従来の多層配線の
形成方法を工程順に示す断面図である。
用いて説明する。図１３から図１７は従来の多層配線の
形成方法を工程順に示す断面図である。
【０００３】まず、図１３に示すように、半導体基板１
１上に絶縁膜１３を化学的気相成長法（以下ＣＶＤ法と
記載する）を用いて形成する。
１上に絶縁膜１３を化学的気相成長法（以下ＣＶＤ法と
記載する）を用いて形成する。
【０００４】その後、絶縁膜１３上にスパッタリング法
を用いてアルミニウムを主成分とする金属膜１５を８０
０ｎｍ〜１０００ｎｍの膜厚で形成する。
を用いてアルミニウムを主成分とする金属膜１５を８０
０ｎｍ〜１０００ｎｍの膜厚で形成する。
【０００５】さらに、スパッタリング法を用いて窒化チ
タニウム（以下ＴｉＮと記載する）膜からなるキャッピ
ング膜１７を数十〜数百ｎｍ程度の膜厚で形成する。
タニウム（以下ＴｉＮと記載する）膜からなるキャッピ
ング膜１７を数十〜数百ｎｍ程度の膜厚で形成する。
【０００６】つぎに、図１４に示すようにパターニング
したホトレジスト（図示せず）をエッチングマスクとし
て、塩素系ガスを主成分としたエッチングガスを用いた
ドライエッチング法で、キャッピング膜１７と金属膜１
５とをパターニングする。
したホトレジスト（図示せず）をエッチングマスクとし
て、塩素系ガスを主成分としたエッチングガスを用いた
ドライエッチング法で、キャッピング膜１７と金属膜１
５とをパターニングする。
【０００７】この結果、絶縁膜１３上に金属膜１５とキ
ャッピング膜１７からなる下層アルミニウム配線１９を
形成する。
ャッピング膜１７からなる下層アルミニウム配線１９を
形成する。
【０００８】つぎに、図１５示すように全面に層間絶縁
膜２１を形成する。その後、パターニングしたホトレジ
スト（図示せず）をエッチングマスクとして、四フッ化
炭素を主成分としたエッチングガスを用いたドライエッ
チング法で、層間絶縁膜２１をエッチングしてスルーホ
ール２３を形成する。
膜２１を形成する。その後、パターニングしたホトレジ
スト（図示せず）をエッチングマスクとして、四フッ化
炭素を主成分としたエッチングガスを用いたドライエッ
チング法で、層間絶縁膜２１をエッチングしてスルーホ
ール２３を形成する。
【０００９】つぎに、図１６に示すように、スルーホー
ル２３内を高周波を用いた逆スパッタリングエッチング
法（以下ＲＦエッチング法と記載する）にてエッチング
を行って、スルーホール２３の底部に露出した下層アル
ミニウム配線１９上の酸化物を除去する。
ル２３内を高周波を用いた逆スパッタリングエッチング
法（以下ＲＦエッチング法と記載する）にてエッチング
を行って、スルーホール２３の底部に露出した下層アル
ミニウム配線１９上の酸化物を除去する。
【００１０】その後、選択的な化学的気相成長法（以下
選択ＣＶＤ法と記載する）を用いてスルーホール２３内
に選択的に選択金属膜２５を成長させる。この選択ＣＶ
Ｄ法により選択金属膜２５をスルーホール２３内に埋め
込む。
選択ＣＶＤ法と記載する）を用いてスルーホール２３内
に選択的に選択金属膜２５を成長させる。この選択ＣＶ
Ｄ法により選択金属膜２５をスルーホール２３内に埋め
込む。
【００１１】さらに、図１７に示すように、選択金属膜
２５表面の酸化膜をＲＦエッチング法を用いて除去した
後、アルミニウムを主成分とする合金膜をスパッタリン
グ法を用いて全面に形成する。
２５表面の酸化膜をＲＦエッチング法を用いて除去した
後、アルミニウムを主成分とする合金膜をスパッタリン
グ法を用いて全面に形成する。
【００１２】その後、パターニングしたホトレジスト
（図示せず）をエッチングマスクとして、塩素系ガスを
主成分としたエッチングガスを用いてドライエッチング
法により上層アルミニウム配線２７を形成する。
（図示せず）をエッチングマスクとして、塩素系ガスを
主成分としたエッチングガスを用いてドライエッチング
法により上層アルミニウム配線２７を形成する。
【００１３】
【発明が解決しようとする課題】アルミニウム配線で
は、電気的なストレスや、力学的なストレスや、熱的な
ストレスなどによりアルミニウム配線内のアルミニウム
の粒界面において、アルミニウム原子の移動が起こる。
は、電気的なストレスや、力学的なストレスや、熱的な
ストレスなどによりアルミニウム配線内のアルミニウム
の粒界面において、アルミニウム原子の移動が起こる。
【００１４】このときアルミニウム配線内で発生するス
トレスを緩和するため、アルミニウムからなる突起物
（以下ヒロックと記載する）が発生する。
トレスを緩和するため、アルミニウムからなる突起物
（以下ヒロックと記載する）が発生する。
【００１５】従来技術では下層アルミニウム配線１９の
上部に発生するヒロックを防止するために、図１３から
図１７を用いて説明したように、アルミニウムを主成分
とする金属膜１５の上部にＴｉＮ膜からなるキャッピン
グ膜１７を形成している。そして、ヒロックによる下層
アルミニウム配線１９と上層アルミニウム配線２７との
ショートの発生を減少させている。
上部に発生するヒロックを防止するために、図１３から
図１７を用いて説明したように、アルミニウムを主成分
とする金属膜１５の上部にＴｉＮ膜からなるキャッピン
グ膜１７を形成している。そして、ヒロックによる下層
アルミニウム配線１９と上層アルミニウム配線２７との
ショートの発生を減少させている。
【００１６】しかし、下層アルミニウム配線１９の側壁
領域にはキャッピング膜１７が形成されていないため、
図１８に示すように、ヒロック２９は下層アルミニウム
配線１９の側壁領域に発生する。
領域にはキャッピング膜１７が形成されていないため、
図１８に示すように、ヒロック２９は下層アルミニウム
配線１９の側壁領域に発生する。
【００１７】この結果、隣接する下層アルミニウム配線
１９間でショートが発生し、半導体装置の信頼性の低下
や、歩留りが低下する問題点が発生する。
１９間でショートが発生し、半導体装置の信頼性の低下
や、歩留りが低下する問題点が発生する。
【００１８】また、下層アルミニウム配線１９の側壁領
域のヒロック２９を防止する方法として、たとえば特開
平２−２７１６２８号公報に示されているように、Ｔｉ
Ｎ膜を下層アルミニウム配線の側壁部に選択的に形成す
る方法がある。
域のヒロック２９を防止する方法として、たとえば特開
平２−２７１６２８号公報に示されているように、Ｔｉ
Ｎ膜を下層アルミニウム配線の側壁部に選択的に形成す
る方法がある。
【００１９】しかしながら、この公報に記載の方法では
下層アルミニウム配線の上部に発生するヒロックに対し
ては防止できない。このため、多層配線のように金属配
線を幾層にも重ねて形成するような半導体装置において
は、下層アルミニウム配線上にヒロックが発生した場
合、下層アルミニウム配線と上層アルミニウム配線間で
ショートが発生する。
下層アルミニウム配線の上部に発生するヒロックに対し
ては防止できない。このため、多層配線のように金属配
線を幾層にも重ねて形成するような半導体装置において
は、下層アルミニウム配線上にヒロックが発生した場
合、下層アルミニウム配線と上層アルミニウム配線間で
ショートが発生する。
【００２０】本発明の目的は、上記のような課題点を解
決して、多層配線を有する半導体装置の信頼性を向上さ
せることが可能な半導体装置の製造方法を提供すること
である。
決して、多層配線を有する半導体装置の信頼性を向上さ
せることが可能な半導体装置の製造方法を提供すること
である。
【００２１】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置の製造方法においては、下記記載の
製造工程を採用する。
本発明の半導体装置の製造方法においては、下記記載の
製造工程を採用する。
【００２２】本発明における半導体装置の製造方法は、
半導体基板上に絶縁膜を形成する工程と、その絶縁膜上
にアルミニウムを主成分とする合金膜を形成し、この合
金膜上にパターニングされたホトレジストを形成し、こ
のホトレジストをマスクとしてエッチング法により第１
のアルミニウム合金配線を形成する工程と、この第１の
アルミニウム合金配線の表面に第１のアルミニウム合金
配線の材料と異なる金属被覆膜を選択的に形成する工程
と、第１のアルミニウム合金配線上に層間絶縁膜を形成
し、その層間絶縁膜上にパターニングされたホトレジス
トを形成し、このホトレジストをマスクとしてエッチン
グ法によりスルーホールを形成する工程と、スルーホー
ル内に選択的に選択金属膜を形成する工程と、この選択
金属膜上に第２のアルミニウム合金配線を形成する工程
とを有することを特徴とする。
半導体基板上に絶縁膜を形成する工程と、その絶縁膜上
にアルミニウムを主成分とする合金膜を形成し、この合
金膜上にパターニングされたホトレジストを形成し、こ
のホトレジストをマスクとしてエッチング法により第１
のアルミニウム合金配線を形成する工程と、この第１の
アルミニウム合金配線の表面に第１のアルミニウム合金
配線の材料と異なる金属被覆膜を選択的に形成する工程
と、第１のアルミニウム合金配線上に層間絶縁膜を形成
し、その層間絶縁膜上にパターニングされたホトレジス
トを形成し、このホトレジストをマスクとしてエッチン
グ法によりスルーホールを形成する工程と、スルーホー
ル内に選択的に選択金属膜を形成する工程と、この選択
金属膜上に第２のアルミニウム合金配線を形成する工程
とを有することを特徴とする。
【００２３】本発明における半導体装置の製造方法は、
半導体基板上に絶縁膜を形成する工程と、その絶縁膜上
にアルミニウムを主成分とする合金膜を形成し、この金
属膜上にパターニングされたホトレジストを形成し、こ
のホトレジストをマスクとしてエッチング法により第１
のアルミニウム合金配線を形成する工程と、この第１の
アルミニウム合金配線上に第１のアルミニウム合金配線
の材料と異なる金属被覆膜を形成する工程と、この金属
被覆膜上に塗布ガラスを塗布し、熱処理後エッチングバ
ックにより第１のアルミニウム合金配線によりできた凹
部の平坦化処理を行う工程と、第１のアルミニウム合金
配線上にホトレジストをパターニングする工程と、この
ホトレジストをマスクとしてエッチング法により凹部内
の塗布ガラスと凹部底部の金属被覆膜を除去する工程
と、このホトレジストを除去する工程と、層間絶縁膜を
形成し、その層間絶縁膜上にパターニングされたホトレ
ジストを形成し、このホトレジストをマスクとしてエッ
チング法によりスルーホールを形成する工程と、スルー
ホール内に選択的に選択金属膜を形成する工程と、この
選択金属膜上に第２のアルミニウム合金配線を形成する
工程とを有することを特徴とする。
半導体基板上に絶縁膜を形成する工程と、その絶縁膜上
にアルミニウムを主成分とする合金膜を形成し、この金
属膜上にパターニングされたホトレジストを形成し、こ
のホトレジストをマスクとしてエッチング法により第１
のアルミニウム合金配線を形成する工程と、この第１の
アルミニウム合金配線上に第１のアルミニウム合金配線
の材料と異なる金属被覆膜を形成する工程と、この金属
被覆膜上に塗布ガラスを塗布し、熱処理後エッチングバ
ックにより第１のアルミニウム合金配線によりできた凹
部の平坦化処理を行う工程と、第１のアルミニウム合金
配線上にホトレジストをパターニングする工程と、この
ホトレジストをマスクとしてエッチング法により凹部内
の塗布ガラスと凹部底部の金属被覆膜を除去する工程
と、このホトレジストを除去する工程と、層間絶縁膜を
形成し、その層間絶縁膜上にパターニングされたホトレ
ジストを形成し、このホトレジストをマスクとしてエッ
チング法によりスルーホールを形成する工程と、スルー
ホール内に選択的に選択金属膜を形成する工程と、この
選択金属膜上に第２のアルミニウム合金配線を形成する
工程とを有することを特徴とする。
【００２４】
【作用】本発明における半導体装置の製造方法は、第１
のアルミニウム合金配線の上部と側壁部とに、この第１
のアルミニウム合金配線と異なる金属材料で構成する選
択金属膜を形成する。
のアルミニウム合金配線の上部と側壁部とに、この第１
のアルミニウム合金配線と異なる金属材料で構成する選
択金属膜を形成する。
【００２５】この選択金属膜を形成することによって第
１のアルミニウム合金配線の上部、および側壁部に発生
するヒロックの発生をする。
１のアルミニウム合金配線の上部、および側壁部に発生
するヒロックの発生をする。
【００２６】これによって、第１のアルミニウム合金配
線と第１のアルミニウム合金配線との間と、第１のアル
ミニウム合金配線と第２のアルミニウム合金配線間との
ショートを防止することができる。
線と第１のアルミニウム合金配線との間と、第１のアル
ミニウム合金配線と第２のアルミニウム合金配線間との
ショートを防止することができる。
【００２７】さらに、第１のアルミニウム合金配線を選
択金属膜で覆うことにより、エレクトロンマイグレーシ
ョンやストレスマイグレーションに対して耐久性のある
配線となり、従来の技術に比べ信頼性の高い半導体装置
を得ることができる。
択金属膜で覆うことにより、エレクトロンマイグレーシ
ョンやストレスマイグレーションに対して耐久性のある
配線となり、従来の技術に比べ信頼性の高い半導体装置
を得ることができる。
【００２８】
【実施例】以下本発明の実施例における多層配線を有す
る半導体装置の製造方法を図面を用いて説明する。
る半導体装置の製造方法を図面を用いて説明する。
【００２９】図１から図５は本発明の第１の実施例にお
ける半導体装置の製造方法を工程順に示す断面図であ
る。
ける半導体装置の製造方法を工程順に示す断面図であ
る。
【００３０】まず、図１に示すように、半導体基板１１
上に絶縁膜１３を、ＣＶＤ法を用いて形成する。その
後、絶縁膜１３上にスパッタリング法を用いて、シリコ
ンと銅とを含むアルミニウムからなる合金膜を８００ｎ
ｍ〜１０００ｎｍの膜厚で、全面に形成する。
上に絶縁膜１３を、ＣＶＤ法を用いて形成する。その
後、絶縁膜１３上にスパッタリング法を用いて、シリコ
ンと銅とを含むアルミニウムからなる合金膜を８００ｎ
ｍ〜１０００ｎｍの膜厚で、全面に形成する。
【００３１】その後、合金膜上の全面にホトレジスト
（図示せず）を、回転塗布法により形成する。その後、
所定のホトマスクを用いて露光処理と、現像処理とを行
い、このホトレジストをパターニングする。
（図示せず）を、回転塗布法により形成する。その後、
所定のホトマスクを用いて露光処理と、現像処理とを行
い、このホトレジストをパターニングする。
【００３２】その後、このパターニングしたホトレジス
トをエッチングマスクとして、塩素系ガスを主成分とし
たエッチングガスを用いて合金膜をドライエッチング法
でパターニングして、第１のアルミニウム合金配線３１
を形成する。
トをエッチングマスクとして、塩素系ガスを主成分とし
たエッチングガスを用いて合金膜をドライエッチング法
でパターニングして、第１のアルミニウム合金配線３１
を形成する。
【００３３】つぎに図２に示すように、六フッ化タング
ステンを原料ガスとし、水素を還元ガスとした選択ＣＶ
Ｄ法により、選択的に第１のアルミニウム合金配線３１
の表面にタングステン金属膜からなる金属被覆膜３３を
数十ｎｍ〜数百ｎｍの膜厚で形成する。
ステンを原料ガスとし、水素を還元ガスとした選択ＣＶ
Ｄ法により、選択的に第１のアルミニウム合金配線３１
の表面にタングステン金属膜からなる金属被覆膜３３を
数十ｎｍ〜数百ｎｍの膜厚で形成する。
【００３４】つぎに図３に示すように、ＣＶＤ法によ
り、酸化シリコン膜からなる層間絶縁膜２１を形成す
る。
り、酸化シリコン膜からなる層間絶縁膜２１を形成す
る。
【００３５】その後、層間絶縁膜２１上の全面にホトレ
ジスト（図示せず）を、回転塗布法により形成する。そ
の後、所定のホトマスクを用いて露光処理と、現像処理
とを行い、このホトレジストをパターニングする。
ジスト（図示せず）を、回転塗布法により形成する。そ
の後、所定のホトマスクを用いて露光処理と、現像処理
とを行い、このホトレジストをパターニングする。
【００３６】その後、このパターニングしたホトレジス
トをエッチングマスクとして、四フッ化炭素を主成分と
したエッチングガスを用いて層間絶縁膜２１をドライエ
ッチング法でパターニングして、スルーホール２３を形
成する。
トをエッチングマスクとして、四フッ化炭素を主成分と
したエッチングガスを用いて層間絶縁膜２１をドライエ
ッチング法でパターニングして、スルーホール２３を形
成する。
【００３７】つぎに図４に示すようにスルーホール２３
内を高周波を用いたＲＦエッチング法にてエッチングを
行い、スルーホール２３の底部に露出する金属被覆膜３
３上面の酸化物を除去する。
内を高周波を用いたＲＦエッチング法にてエッチングを
行い、スルーホール２３の底部に露出する金属被覆膜３
３上面の酸化物を除去する。
【００３８】その後、選択ＣＶＤ法を用いてスルーホー
ル２３内に選択的に、タングステンやモリブデンからな
る選択金属膜２５を成長させる。この選択ＣＶＤ法によ
り、選択金属膜２５をスルーホール２３内に埋め込む。
ル２３内に選択的に、タングステンやモリブデンからな
る選択金属膜２５を成長させる。この選択ＣＶＤ法によ
り、選択金属膜２５をスルーホール２３内に埋め込む。
【００３９】つぎに図５に示すように、選択金属膜２５
表面の酸化膜を、ＲＦエッチング法を用いて除去する。
その後、シリコンと銅とを添加したアルミニウムからな
る合金膜をスパッタリング法を用いて全面に形成する。
表面の酸化膜を、ＲＦエッチング法を用いて除去する。
その後、シリコンと銅とを添加したアルミニウムからな
る合金膜をスパッタリング法を用いて全面に形成する。
【００４０】その後、合金膜上の全面にホトレジスト
（図示せず）を、回転塗布法により形成する。その後、
所定のホトマスクを用いて露光処理と、現像処理とを行
い、このホトレジストをパターニングする。
（図示せず）を、回転塗布法により形成する。その後、
所定のホトマスクを用いて露光処理と、現像処理とを行
い、このホトレジストをパターニングする。
【００４１】その後、パターニングしたホトレジストを
エッチングマスクとして、塩素系ガスを主成分としたエ
ッチングガスを用いたドライエッチング法により合金膜
をパターニングして、第２のアルミニウム合金配線３５
を形成する。
エッチングマスクとして、塩素系ガスを主成分としたエ
ッチングガスを用いたドライエッチング法により合金膜
をパターニングして、第２のアルミニウム合金配線３５
を形成する。
【００４２】図１から図５を用いて説明した本発明の実
施例においては、第１のアルミニウム合金配線３１の表
面に形成する金属被覆膜３３として選択ＣＶＤ法で形成
したタングステン膜を用いて説明した。しかしながら、
金属被覆膜３３としては、選択ＣＶＤ法で形成すること
ができるすべての金属膜で、本発明は実施することがで
きる。
施例においては、第１のアルミニウム合金配線３１の表
面に形成する金属被覆膜３３として選択ＣＶＤ法で形成
したタングステン膜を用いて説明した。しかしながら、
金属被覆膜３３としては、選択ＣＶＤ法で形成すること
ができるすべての金属膜で、本発明は実施することがで
きる。
【００４３】図６から図１２は本発明の他の実施例にお
ける半導体装置の製造方法を工程順に示す断面図であ
る。
ける半導体装置の製造方法を工程順に示す断面図であ
る。
【００４４】まず、図６に示すように、半導体基板１１
上に絶縁膜１３を、ＣＶＤ法を用いて形成する。その
後、絶縁膜１３上にスパッタリング法を用いてシリコン
と銅とを含むアルミニウムからなる合金膜を８００ｎｍ
から１０００ｎｍの膜厚で形成する。
上に絶縁膜１３を、ＣＶＤ法を用いて形成する。その
後、絶縁膜１３上にスパッタリング法を用いてシリコン
と銅とを含むアルミニウムからなる合金膜を８００ｎｍ
から１０００ｎｍの膜厚で形成する。
【００４５】その後、合金膜上に形成したホトレジスト
（図示せず）をエッチングマスクとして、塩素系ガスを
主成分としたエッチングガスを用いて合金膜をドライエ
ッチング法でパターニングし、第１のアルミニウム合金
配線３１を形成する。
（図示せず）をエッチングマスクとして、塩素系ガスを
主成分としたエッチングガスを用いて合金膜をドライエ
ッチング法でパターニングし、第１のアルミニウム合金
配線３１を形成する。
【００４６】つぎに図７に示すように、スパッタリング
法を用いて第１のアルミニウム合金配線３１を含む全面
に、ＴｉＮ膜からなる金属被覆膜３３を数十ｎｍ〜数百
ｎｍの膜厚で形成する。
法を用いて第１のアルミニウム合金配線３１を含む全面
に、ＴｉＮ膜からなる金属被覆膜３３を数十ｎｍ〜数百
ｎｍの膜厚で形成する。
【００４７】つぎに図８に示すように、塗布ガラス３５
を回転塗布法によって全面に形成する。その後、温度３
５０℃の熱処理を時間３０分から６０分間行う。
を回転塗布法によって全面に形成する。その後、温度３
５０℃の熱処理を時間３０分から６０分間行う。
【００４８】さらに、四フッ化炭素を主成分としたエッ
チングガスにより、金属被覆膜３３が露出するまで塗布
ガラス３７のエッチングバック処理を行う。
チングガスにより、金属被覆膜３３が露出するまで塗布
ガラス３７のエッチングバック処理を行う。
【００４９】この結果、図８に示すように、第１のアル
ミニウム合金配線３１によりできた凹部は、塗布ガラス
３５により埋め込まれて、表面平坦化を実現することが
できる。
ミニウム合金配線３１によりできた凹部は、塗布ガラス
３５により埋め込まれて、表面平坦化を実現することが
できる。
【００５０】さらにその後、全面にホトレジスト３７
を、回転塗布法により形成する。その後、所定のホトマ
スクを用いて露光処理と、現像処理とを行い、このホト
レジスト３７を露出した金属被覆膜３３上にパターニン
グするように形成する。
を、回転塗布法により形成する。その後、所定のホトマ
スクを用いて露光処理と、現像処理とを行い、このホト
レジスト３７を露出した金属被覆膜３３上にパターニン
グするように形成する。
【００５１】つぎに図９に示すように、このパターニン
グしたホトレジスト３７をエッチングマスクとして、四
フッ化炭素を主成分としたドライエッチング法で凹部内
の塗布ガラス３５を除去する。
グしたホトレジスト３７をエッチングマスクとして、四
フッ化炭素を主成分としたドライエッチング法で凹部内
の塗布ガラス３５を除去する。
【００５２】その後、異方性の強いエッチング法によ
り、塩素系ガスを主成分とするエッチングガスを用い
て、凹部底部の金属被覆膜３３も除去する。
り、塩素系ガスを主成分とするエッチングガスを用い
て、凹部底部の金属被覆膜３３も除去する。
【００５３】このエッチング処理によって、第１のアル
ミニウム合金配線３１の上部および側壁部に金属被覆膜
３３を、選択的に形成することができる。
ミニウム合金配線３１の上部および側壁部に金属被覆膜
３３を、選択的に形成することができる。
【００５４】つぎに図１０に示すように、全面に酸化シ
リコン膜からなる層間絶縁膜２１を形成する。
リコン膜からなる層間絶縁膜２１を形成する。
【００５５】その後、スルーホール２３に対応する開口
を形成するようにパターニングしたホトレジスト（図示
せず）をエッチングマスクとして、四フッ化炭素を主成
分としたエッチングガスを用いたドライエッチング法で
層間絶縁膜２１をパターニングし、スルーホール２３を
形成する。
を形成するようにパターニングしたホトレジスト（図示
せず）をエッチングマスクとして、四フッ化炭素を主成
分としたエッチングガスを用いたドライエッチング法で
層間絶縁膜２１をパターニングし、スルーホール２３を
形成する。
【００５６】つぎに図１１に示すように、スルーホール
２３内を高周波を用いたＲＦエッチング法にてエッチン
グを行って、スルーホール２３の底部に露出した金属被
覆膜３３の上面の酸化物を除去する。
２３内を高周波を用いたＲＦエッチング法にてエッチン
グを行って、スルーホール２３の底部に露出した金属被
覆膜３３の上面の酸化物を除去する。
【００５７】その後、選択ＣＶＤ法を用いてスルーホー
ル２３内に選択的に選択金属膜２５を成長させる。この
選択ＣＶＤ法により選択金属膜２５をスルーホール２３
内に埋め込む。
ル２３内に選択的に選択金属膜２５を成長させる。この
選択ＣＶＤ法により選択金属膜２５をスルーホール２３
内に埋め込む。
【００５８】さらに、図１２に示すように、選択金属膜
２５表面の酸化膜をＲＦエッチング法を用いて除去す
る。その後、シリコンと銅とを添加したアルミニウムか
らなる合金膜をスパッタリング法を用いて、全面に形成
する。
２５表面の酸化膜をＲＦエッチング法を用いて除去す
る。その後、シリコンと銅とを添加したアルミニウムか
らなる合金膜をスパッタリング法を用いて、全面に形成
する。
【００５９】その後、合金膜上に形成したホトレジスト
（図示せず）をエッチングマスクとして、塩素系ガスを
主成分としたエッチングガスを用いて合金膜をドライエ
ッチング法によりパターニングし、第２のアルミニウム
合金配線３９を形成する。
（図示せず）をエッチングマスクとして、塩素系ガスを
主成分としたエッチングガスを用いて合金膜をドライエ
ッチング法によりパターニングし、第２のアルミニウム
合金配線３９を形成する。
【００６０】以上図６から図１２を用いて説明した説明
した本発明の実施例においては、第１のアルミニウム合
金配線３１の表面をＴｉＮ膜からなる金属被覆膜３３で
覆ったが、金属被覆膜３３としては、スパッタリング法
または金属ＣＶＤ法で形成することができるすべての金
属膜を適用することができる。
した本発明の実施例においては、第１のアルミニウム合
金配線３１の表面をＴｉＮ膜からなる金属被覆膜３３で
覆ったが、金属被覆膜３３としては、スパッタリング法
または金属ＣＶＤ法で形成することができるすべての金
属膜を適用することができる。
【００６１】
【発明の効果】以上の説明で明らかなように、本発明の
製造方法においては、第１のアルミニウム合金配線の表
面に、この第１のアルミニウム合金配線材料と異なる金
属被覆膜を形成する。
製造方法においては、第１のアルミニウム合金配線の表
面に、この第１のアルミニウム合金配線材料と異なる金
属被覆膜を形成する。
【００６２】このことで第１のアルミニウム合金配線表
面に発生するヒロックを防止し、第１のアルミニウム合
金配線間と、第１のアルミニウム合金配線と第２のアル
ミニウム合金配線間とのショートによる不良の発生を無
くし、信頼性の高い多層配線を有する半導体装置を得る
ことができる。
面に発生するヒロックを防止し、第１のアルミニウム合
金配線間と、第１のアルミニウム合金配線と第２のアル
ミニウム合金配線間とのショートによる不良の発生を無
くし、信頼性の高い多層配線を有する半導体装置を得る
ことができる。
【００６３】またさらに、第１のアルミニウム合金配線
を、第１のアルミニウム合金配線の配線材料と異なる金
属で覆うことにより、エレクトロンマイグレーションや
ストレスマイグレーションに対しても耐久性のある配線
となり、信頼性の高い配線が得られる。
を、第１のアルミニウム合金配線の配線材料と異なる金
属で覆うことにより、エレクトロンマイグレーションや
ストレスマイグレーションに対しても耐久性のある配線
となり、信頼性の高い配線が得られる。
【図１】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図２】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図３】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図４】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図５】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図６】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図７】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図８】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図９】本発明の実施例における半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図１０】本発明の実施例における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図１１】本発明の実施例における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図１２】本発明の実施例における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図１３】従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図１４】従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図１５】従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図１６】従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図１７】従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図１８】従来の半導体装置を示す断面図である。
１１ 半導体基板 ２３ スルーホール ２５ 選択金属膜 ２９ ヒロック ３１ 第１のアルミニウム合金配線 ３３ 金属被覆膜 ３５ 第２のアルミニウム合金配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (4)
- 【請求項１】 半導体基板上に絶縁膜を形成し、その絶
縁膜上にアルミニウムを主成分とする合金膜を形成し、
この合金膜上にパターニングしたホトレジストを形成
し、このホトレジストをエッチングマスクとして合金膜
をエッチングして第１のアルミニウム合金配線を形成す
る工程と、第１のアルミニウム合金配線の表面にこの第
１のアルミニウム合金配線の材料と異なる金属被覆膜を
形成する工程と、第１のアルミニウム合金配線上に層間
絶縁膜を形成し、その層間絶縁膜上にパターニングした
ホトレジストを形成し、このホトレジストをエッチング
マスクとして層間絶縁膜をエッチング法してスルーホー
ルを形成する工程と、スルーホール内に選択的に選択金
属膜を形成する工程と、この選択金属膜上に第２のアル
ミニウム合金配線を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に絶縁膜を形成し、その絶
縁膜上にアルミニウムを主成分とする合金膜を形成し、
この合金膜上にパターニングしたホトレジストを形成
し、このホトレジストをエッチングマスクとして合金膜
をエッチングして第１のアルミニウム合金配線を形成す
る工程と、第１のアルミニウム合金配線の表面にこの第
１のアルミニウム合金配線の材料と異なる金属被覆膜を
選択的化学気相成長法により形成する工程と、第１のア
ルミニウム合金配線上に層間絶縁膜を形成し、層間絶縁
膜上にパターニングしたホトレジストを形成し、このホ
トレジストをエッチングマスクとして層間絶縁膜をエッ
チング法してスルーホールを形成する工程と、スルーホ
ール内に選択的に選択金属膜を形成する工程と、この選
択金属膜上に第２のアルミニウム合金配線を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に絶縁膜を形成し、その絶
縁膜上にアルミニウムを主成分とする合金膜を形成し、
この金属膜上にパターニングしたホトレジストを形成
し、このホトレジストをエッチングマスクとして合金膜
をエッチングして第１のアルミニウム合金配線を形成す
る工程と、第１のアルミニウム合金配線上にこの第１の
アルミニウム合金配線の材料と異なる金属被覆膜を形成
する工程と、第１のアルミニウム合金配線によりできた
凹部に塗布ガラスを形成し、第１のアルミニウム合金配
線上にホトレジストをパターニングする工程と、このホ
トレジストをエッチングマスクとしてエッチング法によ
り凹部内の塗布ガラスと凹部底部の金属被覆膜を除去す
る工程と、このホトレジストを除去する工程と、層間絶
縁膜を全面に形成し、その層間絶縁膜上にパターニング
したホトレジストを形成し、このホトレジストをエッチ
ングマスクとして層間絶縁膜をエッチングしてスルーホ
ールを形成する工程と、スルーホール内に選択的に選択
金属膜を形成する工程と、この選択金属膜上に第２のア
ルミニウム合金配線を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板上に絶縁膜を形成し、その絶
縁膜上にアルミニウムを主成分とする合金膜を形成し、
この金属膜上にパターニングしたホトレジストを形成
し、このホトレジストをエッチングマスクとして合金膜
をエッチングして第１のアルミニウム合金配線を形成す
る工程と、この第１のアルミニウム合金配線上に第１の
アルミニウム合金配線の材料と異なる金属被覆膜を形成
する工程と、塗布ガラスを全面に形成し、塗布ガラスを
エッチングバックすることにより第１のアルミニウム合
金配線によりできた凹部に塗布ガラスを埋め込む工程
と、第１のアルミニウム合金配線上にホトレジストをパ
ターニングする工程と、このホトレジストをマスクとし
てエッチング法により凹部内の塗布ガラスと凹部底部の
金属被覆膜を除去する工程と、このホトレジストを除去
する工程と、層間絶縁膜を形成し、その層間絶縁膜上に
パターニングされたホトレジストを形成し、このホトレ
ジストをマスクとしてエッチング法によりスルーホール
を形成する工程と、スルーホール内に選択的に選択金属
膜を形成する工程と、この選択金属膜上に第２のアルミ
ニウム合金配線を形成する工程とを有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11860094A JPH07193130A (ja) | 1993-11-19 | 1994-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-290324 | 1993-11-19 | ||
| JP29032093 | 1993-11-19 | ||
| JP5-290320 | 1993-11-19 | ||
| JP29032493 | 1993-11-19 | ||
| JP11860094A JPH07193130A (ja) | 1993-11-19 | 1994-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193130A true JPH07193130A (ja) | 1995-07-28 |
Family
ID=27313620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11860094A Pending JPH07193130A (ja) | 1993-11-19 | 1994-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999054088A1 (en) * | 1998-04-22 | 1999-10-28 | Applied Materials, Inc. | A method of chemical mechanical polishing a metal layer |
-
1994
- 1994-05-31 JP JP11860094A patent/JPH07193130A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999054088A1 (en) * | 1998-04-22 | 1999-10-28 | Applied Materials, Inc. | A method of chemical mechanical polishing a metal layer |
| US6218306B1 (en) | 1998-04-22 | 2001-04-17 | Applied Materials, Inc. | Method of chemical mechanical polishing a metal layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834369A (en) | Method of preventing diffusion between interconnect and plug | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| JPH07193130A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100303796B1 (ko) | 반도체장치의금속배선형성방법 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR100240268B1 (ko) | 반도체 장치의 알루미늄 합금 배선 형성방법 | |
| JPH11214506A (ja) | 半導体装置及びその製造方法 | |
| JPH0629409A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05283533A (ja) | 半導体装置の製造方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JPH06342790A (ja) | 半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPH05206142A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10270553A (ja) | 半導体装置の製造方法 | |
| JPH05299518A (ja) | 半導体装置の製造方法 | |
| JPH05136085A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH0621233A (ja) | 半導体装置およびその製造方法 |