JPH05206142A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH05206142A
JPH05206142A JP4034329A JP3432992A JPH05206142A JP H05206142 A JPH05206142 A JP H05206142A JP 4034329 A JP4034329 A JP 4034329A JP 3432992 A JP3432992 A JP 3432992A JP H05206142 A JPH05206142 A JP H05206142A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring
metal wiring
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4034329A
Other languages
English (en)
Inventor
Takio Ono
多喜夫 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4034329A priority Critical patent/JPH05206142A/ja
Publication of JPH05206142A publication Critical patent/JPH05206142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ヒロックの成長を防止することによって、安
定したボンディングパッド構造を得ることにより、信頼
性の高い半導体集積回路装置およびその製造方法を得る
こと。 【構成】 第１アルミ配線３の表面から所定の深さに、
かつ、ボンディングパッド部に相当する部位にのみイオ
ン注入法により不純物イオンを選択的に導入する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体集積回路装置お
よびその製造方法に関し、特に、アルミ配線のボンディ
ングパッド部の構造に付随するデバイスの特性劣化を防
止した半導体集積回路装置の構造およびその製造方法に
関するものである。
【０００２】
【従来の技術】図４は従来の２層アルミ配線を備えた半
導体集積回路装置のボンディングパッド部周辺の構造を
示す断面図であり、また、図５は図４に示した半導体集
積回路装置を上部より見た構造を示す平面図である。こ
れら、図４，図５において、１は該半導体集積回路装置
の基板であるシリコン基板、２はシリコン基板１上に配
置された絶縁膜、３は第１アルミ配線層であり、チップ
内部の信号を装置外部へ引き出すためのリードが接続さ
れる部位であるボンディングパッド部を構成するボンデ
ィングパッド部３ｂと、内部信号を伝える信号配線部３
ｃとを形成している。ボンディングパッド部３ｂはここ
でリードと接続されるため、通常の信号配線部３ｃより
大きな面積になっている。４は層間絶縁膜、５は前記層
間絶縁膜４上に設けられ、ワイヤボンディング用の接続
孔となるスルーホール、６は第１アルミ配線層３および
層間絶縁膜４の一部分を覆うように配置された第２アル
ミ配線層、７は層間絶縁膜４および第２アルミ配線層６
の一部を覆うように形成され、チップを保護するための
チップ保護膜、８は該チップ保護膜７に設けられたワイ
ヤボンディング用の接続孔であり、該接続孔８を通して
ボンディングパッド部に装置外部のリードを接続する。
【０００３】近年の半導体集積回路装置などの高集積
化，高機能化に伴い、配線の微細化に付随する装置特性
の劣化が問題となっている。その対策として、配線を多
層構造にすることが行われており、上記図４，図５に示
す半導体集積回路装置では配線を２層アルミ配線とし
て、装置の高集積化を可能とし、レイアウトの可能性な
ども広げられるものとしている。
【０００４】また、近年の半導体集積回路装置などの高
集積化，高機能化に伴い、外部電極端子の多ピン化に適
した実装技術も要求されている。これに対して、例え
ば、ＴＡＢ（Tape Automatic Bonding：フィルムキャリ
ア方式) 技術が実用化されている。ＴＡＢ技術は、チッ
プのボンディングパッド部に金属パッド（金属バンプ）
を形成し、該金属バンプとリードあるいはリードパター
ンの形成されたフィルム状のテープ（テープキャリア）
とを接続するもので、この技術では操作上、隣り合うボ
ンディングパッド間の距離を小さくすることが可能なの
で、多ピン化に適しており、また、操作の自動化も可能
である。
【０００５】このＴＡＢ技術を行う際には、チップに形
成した従来のボンディングパッド構造に加えて、金属バ
ンプ（以下、突起電極と称す）の形成が必要である。図
６は従来の半導体集積回路装置のボンディングパッド部
に突起電極を形成する工程を説明するための工程フロー
図であり、図中、図４と同一符号は同一または相当部分
を示す。なお、ここでは、アルミ配線が１層の場合の半
導体装置について示している。図６において、９は真空
蒸着あるいはスパッタリング法などにより形成した１層
以上の金属膜で、例えばＴｉＷ−Ａｕ，Ｃｒ−Ｃｕ−Ａ
ｕ，Ｔｉ−Ｐｔ−Ａｕ等からなり、これは突起電極１１
とアルミ配線３とを接続するためのものであり、かつ、
メッキにより突起電極１１を形成する際にメッキ電極と
しても働く。１０は金属膜９をエッチング除去する際の
フォトレジスト、１１はＡｕなどで形成され、ＴＡＢ技
術の際の金属バンプとしてはたらく突起電極である。
【０００６】以下、突起電極１１の形成工程を図６につ
いて説明する。まず、図６(a) に示すように、第１のア
ルミ配線層３およびチップ保護膜７上に、真空蒸着ある
いはスパッタリング法などにより、例えばＴｉＷ−Ａ
ｕ，Ｃｒ−Ｃｕ−Ａｕ，Ｔｉ−Ｐｔ−Ａｕ等からなる１
層以上で構成する金属膜９を形成する。次に、通常のリ
ソグラフィー技術を用いて、後の工程で突起電極１１を
形成する部分が開孔するようなパターンに、フォトレジ
スト１０を塗布しパターニングする。そして、前記金属
膜９を陰極として、メッキ液中で突起電極１１となる例
えばＡｕなどの金属を析出させて金属膜９上に電気メッ
キを行い、図６(b) に示すように、金属膜９とフォトレ
ジスト１０とで囲まれる領域内に突起電極１１を形成す
る。その後、フォトレジスト１０を除去し、露出してい
る金属膜９を除去すれば、図６(c)に示すように、ボン
ディングパッド上に突起電極１１が形成される。
【０００７】上記のようにして突起電極１１を形成し、
ＴＡＢ技術を用いてボンディングを行う。なお、このボ
ンディングパッド部のアルミ配線層（第１アルミ配線層
３ｂあるいは第２アルミ配線層６）は、通常、半導体集
積回路装置の中でも最も幅の太いものの１つで、例え
ば、図５に示した平面図では第１アルミ配線層のボンデ
ィングパッド部３ｂ（第２アルミ配線層６）のその一辺
は１００μｍ程度もある。
【０００８】ところで、通常のウエハプロセスでは、ア
ルミ配線とシリコン基板とのオーミックな接続を形成す
るためや、ＭＯＳトランジスタの界面準位密度を制御す
るため、シンターなどの熱処理が必要である。また、多
層アルミ配線を有する半導体集積回路装置においてはそ
の層間絶縁膜４の平坦化技術としてＳＯＧ（ Spin onGl
ass：塗布ガラス）技術が多用されており、これは、Ｓ
ｉＯ2 からなる層間絶縁膜４を形成しようとする基板表
面に段差があるような場合、ケイ素化合物を含むＳＯＧ
溶液を基板表面に回転塗布することにより該基板上にＳ
ｉＯ2 膜を形成するものであり、これにより、基板表面
の段差凸部には薄く、凹部には厚く層間絶縁膜４が形成
されることとなって、表面段差を緩和するものである
が、この技術の中でも酸化膜を形成するための熱処理が
必要である。これらの熱処理は通常４００〜４５０℃で
行われるが、該熱処理により、アルミ配線表面にアルミ
の突起物（以下、ヒロックと称す）が成長する。ヒロッ
クは、熱処理によってアルミ配線とその下の基板との間
に熱膨張率の差が生じることにより成長すると考えられ
ている。
【０００９】図７は、従来の半導体集積回路装置の製造
過程においてＳＯＧ技術を用いた際に生ずるヒロックを
説明するための図であり、図において、図４，図６と同
一符号は同一または相当部分を示し、ここでは半導体基
板上に形成した第１アルミ配線３上に層間絶縁膜４を形
成し、その後、第２アルミ配線６を形成する場合につい
て示している。図７において、３ｄは第１アルミ配線３
上に生じたヒロック、４ａはＣＶＤ装置にて形成された
プラズマ酸化膜である第１酸化膜、４ｂはケイ素化合物
を含むＳＯＧ溶液を第１酸化膜４ａ表面に回転塗布する
ことにより該第１酸化膜４ａ上に形成されたＳＯＧ膜、
４ｃはＣＶＤ装置によりＳＯＧ膜４ｂ上に形成された第
２酸化膜であり、これら第１酸化膜４ａ，ＳＯＧ膜４
ｂ，第２酸化膜４ｃより層間絶縁膜４は形成される。ま
た、４ｄはスルーホール５を開口するために層間絶縁膜
４をエッチングした際、エッチングされずに残ったエッ
チング残渣、５ａはスルーホール５のためのレジストパ
ターン、１２は層間絶縁膜をエッチングする際のレジス
トである。
【００１０】例えば、絶縁膜２上に第１アルミ配線３を
形成する際、該第１アルミ配線３の形成後、絶縁膜２と
第１アルミ配線３との間のオーミックコンタクトを得る
ためにシンターなどの熱処理を施すと、該第１アルミ配
線３にヒロック３ｄが成長することがある。その後、該
ヒロック３ｄの形成された第１アルミ配線３上に、ＣＶ
Ｄ装置によりプラズマ酸化膜４ａを形成し、続いて、ヒ
ロック３ｄなどに起因する表面の凸凹を緩和するため
に、ＳＯＧ技術により層間絶縁膜４を塗布した場合、図
７(a) に示すように、隣接する２つのヒロック３ｄによ
り形成される凹部にＳＯＧ溶液が厚く溜まるため、局所
的に層間絶縁膜４が厚くなる。従って、その後スルーホ
ール５を開口するために層間絶縁膜４の所望の部位をエ
ッチングすると、図７(b) に示すように層間絶縁膜４が
厚く形成されたヒロック３ｄとヒロック３ｄとの間、お
よびその外側にエッチング残渣４ｄが生じやすい傾向に
ある。
【００１１】一般に、上記のようなヒロックにおいて、
その大きさ，密度はアルミ配線のパターン幅に比例す
る。従って、従来の半導体集積回路装置ではアルミ配線
の幅が太く、ヒロックが成長しやすかった。特にボンデ
ィングパッド部はその面積が通常の配線部よりも大きく
なっているので、さらにヒロックが成長しやすくなって
いた。さらに、ボンディングパッド部ではないアルミ配
線部（例えば、信号配線部３ｃ）は絶縁膜に覆われてい
るのでヒロックの生成を抑止する力が働くが、ボンディ
ングパッド部３ｂではスルーホール５を形成しているの
で、該部位のアルミ配線上には絶縁膜がなく、よりヒロ
ックが成長しやすい原因となっていた。以上のことか
ら、ボンディングパッド部は多数のヒロックが成長しや
すい環境にあると言える。なお、ヒロックは他にエレク
トロマイグレーションによっても生ずる。
【００１２】
【発明が解決しようとする課題】従来の半導体集積回路
装置およびその製造方法は以上のように構成されている
ので、例えば、上記図７(b) に示す工程の後、該処理面
上に第２アルミ配線６を形成すると、第１アルミ配線３
上のヒロック３ｄに起因するエッチング残渣４ｄによる
凸部のため、スルーホール５内での第１，第２アルミ配
線３，６界面における密着性を劣化させたり、最上配線
層となる第２アルミ配線６の表面モホロジーを劣化させ
てボンディングの強度を低下させることになるという問
題点があった。そこで、エッチング残渣４ｄをなくすた
めに、スルーホール５の形成の際のエッチングにおい
て、オーバーエッチング量を増加させればよいが、この
場合、レジスト１２とエッチングガスとの生成物（ポリ
マー）が増大して、第２アルミ配線６の表面に変質層が
形成され、ボンディング強度を低下させるなどの新たな
問題が発生するなどの問題点があった。
【００１３】また、最上層のアルミ配線上に成長するヒ
ロックは、その後、ＳＯＧ技術を用いる際に形成する突
起電極１１に対しても問題を引き起こす。図８はヒロッ
クが成長したアルミ配線上に突起電極を配線した場合の
状態を説明するための断面図であり、図中、図６と同符
号は同一または相当部分を示す。図において、１３はボ
イドであり、突起電極中に金属の不足により発生する空
隙である。図８(a) に示すように、ヒロック３ｄが存在
する第１アルミ配線３が形成されたボンディングパッド
上に、ＳＯＧ技術のための金属膜９を堆積したとき、ヒ
ロック３ｄの凸部により、金属膜９のステップカバレッ
ジが悪化し、場合によってはヒロック３ｄは金属膜９を
貫通してしまう。すると、この後、該金属膜９を陰電極
としてメッキ処理を行う際、金属膜９はヒロック３ｄに
より貫通されていることにより一部断線してしまう。ま
た、ヒロック３ｄが金属膜９を貫通しないまでも、該金
属膜９の膜厚を不均一にしてしまう。さらに、このよう
な状態で金属膜９を陰極としてメッキ液中で電気メッキ
すると、陰極側の電位が局所的に不均一なため、部位に
より析出させる金属の成長速度に差が生じ、結果とし
て、ヒロック３ｄによりその膜厚が薄くなっている金属
膜９上では金属が不足して、その部位の突起電極１１中
には、図８(b) に示すようなボイドが生じることとな
り、突起電極１１とアルミ配線３との密着性を低下さ
せ、さらに、装置の信頼性も低下させてしまうなどの問
題があった。
【００１４】この発明は上記のような問題点を解消する
ためになされたもので、ヒロックの成長を防止すること
によって、安定したボンディングパッド構造を得ること
ができ、高い信頼性を得ることのできる半導体集積回路
装置を得ることを目的とし、さらに、この装置に適した
製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、絶縁膜を隔てて基板上に形成された１層
以上の金属配線を備えた半導体集積回路装置において、
各金属配線の表面から所定の深さに、かつ、ボンディン
グパッド部に相当する部位にのみ不純物イオンを選択的
に導入してなるものである。
【００１６】また、この発明に係る半導体集積回路装置
の製造方法は、絶縁膜を隔てて基板上に１層の金属配線
を備えた半導体集積回路装置の製造方法において、金属
配線の表面から所定の深さに、かつ、ボンディングパッ
ド部に相当する部位にのみイオン注入法により不純物イ
オンを選択的に導入するものである。
【００１７】さらに、この発明に係る半導体集積回路装
置の製造方法は、絶縁膜を隔てて基板上に第１，第２金
属配線を備えた半導体集積回路装置の製造方法におい
て、第１金属配線の表面から所定の深さに、かつ、ボン
ディングパッド部に相当する部位にのみイオン注入法に
より不純物イオンを選択的に導入して第１金属配線不純
物層を形成し、該第１金属配線不純物層および第１金属
配線上にＣＶＤ法による第１酸化膜とＳＯＧ膜とＣＶＤ
法による第２酸化膜とからなる層間絶縁膜を形成し、続
いて、該層間絶縁膜をエッチングして第１金属配線不純
物層の所定の部位を露出した後、第２酸化膜および露出
した第１金属配線不純物層上に第２金属配線を形成する
工程と、該第２金属配線の表面から所定の深さに、か
つ、ボンディングパッド部に相当する部位にのみイオン
注入法により不純物イオンを選択的に導入して第２金属
配線不純物層を形成するものである。
【００１８】
【作用】この発明における半導体集積回路装置は、アル
ミ配線のボンディングパッド部に相当する部分の表面に
のみ不純物を導入したことにより、アルミの粒径を小さ
くしてヒロックの成長を抑制し、これによりホンディン
グパッド強度を向上でき、また、この不純物は内部の信
号配線には導入されないことから、不純物導入による信
号配線部のエレクトロマイグレーション耐量の劣化を考
慮することなく、半導体集積回路装置として高品質のも
のが得られる。
【００１９】さらに、この発明における半導体集積回路
装置の製造方法は、アルミ配線のボンディングパッド部
に相当する部分の表面にのみ不純物を導入したことによ
り、アルミ配線にヒロックが成長することを抑制したの
で、ボンディングパッド部の配線表面の凹凸を防ぐこと
ができ、また、最上配線層の表面モホロジーを劣化させ
ることを防ぐことができるので、多層配線の場合でもア
ルミ−アルミ界面やボンディングパッド強度が安定し、
また、ボンディングの強度を向上することが可能とな
る。さらに、配線と基板とのオーミックな接続の形成や
ＭＯＳトランジスタの界面準位密度を制御するために行
うその後の熱処理においても、配線にヒロックが生じる
ことを防ぐことができるので、信頼性の高い良品質の半
導体集積回路装置が得られる。
【００２０】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体集積回路
装置のボンディングパッド部の周辺の構造を示す断面図
であり、図中、図４と同一符号は同一または相当部分を
示す。図１において、３ａは第１アルミ配線３の上層部
に不純物を導入することによって得られた第１アルミ配
線不純物領域である。
【００２１】第１アルミ配線不純物領域３ａは、第１ア
ルミ配線３の上層部の所定の深さに、かつ、ボンディン
グパッド部に相当する部分にＡｓ+ ，Ｓｂ+ ，Ｐ+ ，Ａ
ｒ+，Ａｌ+ 等の不純物をイオン注入法を用いて選択的
に導入して形成している。本実施例では第１アルミ配線
３を層厚５０００オングストローム程度に形成してお
り、該配線３の表面から約数１０００オングストローム
の深さまで不純物を導入している。不純物を導入する際
のイオン注入によって、第１アルミ配線３を構成するア
ルミの粒子塊は、物理的な衝撃を受けて破壊（分解）さ
れ、小さくなる。このように、配線表面のアルミの粒径
を小さくすることにより、ヒロックの成長は抑制され
る。
【００２２】また、本実施例では不純物の導入は、ボン
ディングパッド部のアルミ配線にのみ、かつ、配線の表
面にのみ導入する。これは、イオン注入の際の衝撃によ
り、配線の他の部位のイオン粒子までが破壊されると、
内部の信号配線においてエレクトロマイグレーション耐
量が低下し、装置の信頼性が低くなってしまうからであ
る。なお、不純物の導入は接続孔８部のみに導入しても
同様の効果が得られる。
【００２３】図２は２層アルミ配線構造に応用した場合
の本発明の他の実施例による半導体集積回路装置の構造
を示す断面図であり、図中、図１，図４と同符号は同一
または相当部分を示す。図２において、６ａは第２アル
ミ配線６の上層部に不純物を導入することによって得ら
れた第２アルミ配線不純物領域である。
【００２４】次にこの２層アルミ配線構造の半導体集積
回路装置の製造方法について説明する。第１のアルミ配
線３上に第１のアルミ配線不純物領域３ａを上記第１の
実施例と同様の方法で形成した後、該第１のアルミ配線
３および第１のアルミ配線不純物領域３ａ上にＣＶＤ法
により第１の酸化膜を形成する。その後、ＳＯＧ溶液を
該第１の酸化膜上に回転塗布してＳＯＧ膜を形成する。
続いて、ＳＯＧ膜上にＣＶＤ法により第２の酸化膜を形
成する。これら第１の酸化膜，ＳＯＧ膜，第２の酸化膜
で層間絶縁膜４を構成している。次に、第２の酸化膜上
にレジストを塗布しパターンニングし、層間絶縁膜４の
所望の部位をエッチング除去してスルーホール５を形成
する。該スルーホール５部に相当する部分でその表面を
露出した第１アルミ配線不純物領域３ａおよび層間絶縁
膜４上に、第２のアルミ配線６を形成する。その後、該
第２のアルミ配線６の表面から所定の深さに、かつ、ボ
ンディングパッド部に相当する部位にのみ、第１のアル
ミ配線不純物領域３ａの場合と同様にイオン注入法によ
り不純物イオンを選択的に導入し、第２のアルミ配線不
純物領域６ａを形成する。
【００２５】上記のように、２層以上のアルミ配線層を
備えた半導体集積回路装置では、最表面のアルミ配線層
にのみ不純物を導入してもよいが、図２に示すように、
各アルミ配線層毎に不純物を導入した方がヒロックの成
長を防ぐためにはより効果的である。
【００２６】図３は上記第１の実施例による半導体集積
回路装置のボンディングパッド部にＴＡＢ技術のための
突起電極を形成した場合の構造を示す図であり、図１，
図６と同一符号は同一または相当部分を示す。本実施例
を用いてヒロックの成長を防いだアルミ配線上に形成さ
れた金属膜９は、表面が平らで膜厚均一性も向上するの
で、続く電気メッキ処理においても、金属の析出速度は
金属膜９上全面において均一であるから、ボイドを生ず
ることもなく金属を安定に析出させて均一な突起電極１
１を得ることができる。
【００２７】なお、本実施例は金属配線にアルミニウム
を用いたが、代わりにアルミニウム合金などを用いた場
合でも同様の効果を示す。
【００２８】
【発明の効果】以上のように、この発明に係る半導体集
積回路装置によれば、アルミ配線のボンディングパッド
部に相当する部分の表面にのみ不純物をイオン注入によ
り導入して、アルミのイオン粒径の小さなアルミ配線不
純物領域を形成したことにより、ボンディングパッド部
でのヒロックの成長を抑制し、配線部の表面を平坦にし
たので、ボンディングパッド内部でのアルミ−アルミ界
面の安定化，ボンディング強度の安定化，突起電極形成
の安定化が達成できる効果がある。また、ヒロックの成
長を抑制するための不純物はボンディングパッド部にの
み選択的に導入されるので、ボンディングパッド部以外
の通常のアルミ配線部におけるエレクトロマイグレーシ
ョン耐量の劣化もなく、信頼性の高い半導体集積回路装
置が得られる効果がある。
【００２９】また、この発明に係る半導体集積回路装置
の製造方法によれば、アルミ配線のボンディングパッド
部に相当する部分の表面にのみ不純物を導入したことに
より、アルミ配線にヒロックが成長することを抑制した
ので、ボンディングパッド部の配線表面の凹凸を防ぐこ
とができ、また、最上配線層の表面モホロジーを劣化さ
せることを防ぐことができるので、多層配線の場合でも
アルミ−アルミ界面やボンディングパッド強度が安定
し、また、ボンディングの強度を向上することが可能と
なる。さらに、配線と基板とのオーミックな接続の形成
やＭＯＳトランジスタの界面準位密度を制御するために
行うその後の熱処理においても、配線にヒロックが生じ
ることを防ぐことができるので、信頼性の高い良品質の
半導体集積回路装置が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体集積回路装置
のボンディングパッド部の周辺の構造を示す断面図であ
る。
【図２】この発明の他の実施例による半導体集積回路装
置において２層アルミ配線構造を備えたボンディングパ
ッド部周辺の構造を示す断面図である。
【図３】この発明の一実施例による半導体集積回路装置
に突起電極を形成した場合のボンディングパッド部の周
辺の構造を示す断面図である。
【図４】従来の半導体集積回路装置のボンディングパッ
ド部の周辺の構造を示す断面図である。
【図５】図４に示す半導体集積回路装置を上部より見た
構造を示す平面図である。
【図６】従来の半導体集積回路装置のボンディングパッ
ド部に突起電極を形成する工程を説明するための工程フ
ロー図である。
【図７】従来の半導体集積回路装置の製造工程において
ＳＯＧ技術を用いた際に生ずるヒロックを説明するため
の図である。
【図８】従来の半導体集積回路装置においてヒロックが
成長したアルミ配線上に突起電極を配線した場合の状態
を説明するための断面図である。
【符号の説明】
１ シリコン基板 ２ 絶縁膜 ３ 第１アルミ配線 ３ａ 第１アルミ配線不純物領域 ３ｂ ボンディングパッド部の第１アルミ配線 ３ｃ 信号配線部の第１アルミ配線 ３ｄ ヒロック ４ 層間絶縁膜 ４ａ 第１酸化膜 ４ｂ ＳＯＧ層 ４ｃ 第２酸化膜 ４ｄ エッチング残渣 ５ スルーホール ６ 第２アルミ配線 ６ａ 第２アルミ配線不純物領域 ７ チップ保護膜 ８ 接続孔 ９ 金属膜 １０ フォトレジスト １１ 突起電極 １２ フォトレジスト １３ ボイド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 ３１１ Ｑ 6918−4Ｍ 21/3205 7735−4Ｍ Ｈ０１Ｌ 21/88 Ｎ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜を隔てて基板上に形成された１層
    以上の金属配線を備えた半導体集積回路装置において、 前記各金属配線の表面から所定の深さに、かつ、ボンデ
    ィングパッド部に相当する部位にのみ不純物イオンを選
    択的に導入してなることを特徴とする半導体集積回路装
    置。
  2. 【請求項２】 絶縁膜を隔てて基板上に１層の金属配線
    を備えた半導体集積回路装置の製造方法において、 前記金属配線の表面から所定の深さに、かつ、ボンディ
    ングパッド部に相当する部位にのみイオン注入法により
    不純物イオンを選択的に導入する工程を備えたことを特
    徴とする半導体集積回路装置の製造方法。
  3. 【請求項３】 絶縁膜を隔てて基板上に第１，第２金属
    配線を備えた半導体集積回路装置の製造方法において、 前記第１金属配線の表面から所定の深さに、かつ、ボン
    ディングパッド部に相当する部位にのみイオン注入法に
    より不純物イオンを選択的に導入して第１金属配線不純
    物層を形成する工程と、 前記第１金属配線不純物層および第１金属配線上にＣＶ
    Ｄ法による第１酸化膜と、ＳＯＧ膜と、ＣＶＤ法による
    第２酸化膜とからなる層間絶縁膜を形成する工程と、 前記層間絶縁膜をエッチングし、前記第１金属配線不純
    物層の所定の部位を露出する工程と、 前記第２酸化膜および露出した第１金属配線不純物層上
    に第２金属配線を形成する工程と、 前記第２金属配線の表面から所定の深さに、かつ、ボン
    ディングパッド部に相当する部位にのみイオン注入法に
    より不純物イオンを選択的に導入して第２金属配線不純
    物層を形成する工程とを備えたことを特徴とする半導体
    集積回路装置の製造方法。
JP4034329A 1992-01-23 1992-01-23 半導体集積回路装置およびその製造方法 Pending JPH05206142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4034329A JPH05206142A (ja) 1992-01-23 1992-01-23 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4034329A JPH05206142A (ja) 1992-01-23 1992-01-23 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05206142A true JPH05206142A (ja) 1993-08-13

Family

ID=12411118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4034329A Pending JPH05206142A (ja) 1992-01-23 1992-01-23 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH05206142A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870093A (zh) * 2016-05-25 2016-08-17 武汉光谷创元电子有限公司 导体柱及其制造方法、封装芯片的方法和芯片倒装产品
CN107022747A (zh) * 2017-04-05 2017-08-08 武汉光谷创元电子有限公司 微波介质部件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870093A (zh) * 2016-05-25 2016-08-17 武汉光谷创元电子有限公司 导体柱及其制造方法、封装芯片的方法和芯片倒装产品
WO2017202037A1 (zh) * 2016-05-25 2017-11-30 武汉光谷创元电子有限公司 导体柱及其制造方法、封装芯片的方法和芯片倒装产品
CN105870093B (zh) * 2016-05-25 2021-02-02 武汉光谷创元电子有限公司 导体柱及其制造方法、封装芯片的方法和芯片倒装产品
CN107022747A (zh) * 2017-04-05 2017-08-08 武汉光谷创元电子有限公司 微波介质部件及其制造方法
CN107022747B (zh) * 2017-04-05 2019-12-31 武汉光谷创元电子有限公司 微波介质部件及其制造方法
US11552617B2 (en) 2017-04-05 2023-01-10 Richview Electronics Co., Ltd. Microwave dielectric component and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6150725A (en) Semiconductor devices with means to reduce contamination
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US6531783B1 (en) Method of via formation for multilevel interconnect integrated circuits
US4937652A (en) Semiconductor device and method of manufacturing the same
US6025265A (en) Method of forming a landing pad structure in an integrated circuit
US7557029B2 (en) Semiconductor device and fabrication process thereof
US20050070085A1 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
JPH0391930A (ja) 半導体装置の製造方法
EP0534631B1 (en) Method of forming vias structure obtained
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US6033984A (en) Dual damascene with bond pads
US6455412B1 (en) Semiconductor contact via structure and method
EP0908945A2 (en) Dual damascene with self aligned via interconnects
US6998338B2 (en) Method of producing an integrated circuit configuration
US6200890B1 (en) Method of fabricating copper damascene
JPH05206142A (ja) 半導体集積回路装置およびその製造方法
US6686269B2 (en) Semiconductor device having improved contact hole structure, and method of manufacturing the same
KR100361601B1 (ko) 반도체 장치
EP0415526A2 (en) Semiconductor device having wiring layers
JP3087692B2 (ja) 半導体装置の製造方法
US20050136664A1 (en) Novel process for improved hot carrier injection
JPH07135252A (ja) 半導体集積回路装置の製造方法
KR100237671B1 (ko) 반도체 장치 제조방법
JPH0786209A (ja) 半導体装置の製造方法
KR20020068132A (ko) 구리 배선용 장벽층 형성 방법