KR100240268B1 - 반도체 장치의 알루미늄 합금 배선 형성방법 - Google Patents

반도체 장치의 알루미늄 합금 배선 형성방법 Download PDF

Info

Publication number
KR100240268B1
KR100240268B1 KR1019960012738A KR19960012738A KR100240268B1 KR 100240268 B1 KR100240268 B1 KR 100240268B1 KR 1019960012738 A KR1019960012738 A KR 1019960012738A KR 19960012738 A KR19960012738 A KR 19960012738A KR 100240268 B1 KR100240268 B1 KR 100240268B1
Authority
KR
South Korea
Prior art keywords
film
forming
aluminum alloy
semiconductor device
heat treatment
Prior art date
Application number
KR1019960012738A
Other languages
English (en)
Other versions
KR970072322A (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960012738A priority Critical patent/KR100240268B1/ko
Publication of KR970072322A publication Critical patent/KR970072322A/ko
Application granted granted Critical
Publication of KR100240268B1 publication Critical patent/KR100240268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 알루미늄 합금배선 형성방법에 관한 것으로써, 특히 반도체 장치의 집적도가 향상됨에 따라 에스펙트 비가 증대됨에 따른 알루미늄 합금 배선의 낮은 층덮힘(Step Coverage)을 개선하기 위하여 배선을 3차례에 걸쳐 저온에서 고온으로 다단계 증착하고, 열처리하는 반도체 장치의 알루미늄 합금배선 형성방법에 관한 것이다. 이러한 본 발명은 도전 영역을 포함하는 반도체 기판상의 절연용 산화막을 형성하고, 도전 영역이 노출되도록 상기 절연용 산화막을 식각하여 콘택홀을 형성하는 단계; 콘택홀 내부 및 절연용 산화막 상부에 장벽금속막을 형성한 후, 열처리하는 단계; 장벽금속막위에 1차 알루미늄 합금막을 형성한 후, 열처리하는 단계; 1차 알루미늄 합금막위에 2차 알루미늄 합금막을 형성한 후, 열처리하는 단계; 2차 알루미늄 합금막위에 3차 알루미늄 합금막을 형성하고 그위에 비반사용 TiN막을 형성한 후, 열처리하는 단계; 및 비반사용 TiN막, 3차, 2차, 1차 알루미늄 합금막 및 장벽 금속막을 소정 부분 패터닝하여, 합금 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 장치의 알루미늄 합금배선 형성방법
제1도는 일반적인 반도체 장치의 알루미늄 합금배선 형성방법을 설명하기 위한 요부 단면도.
제2도 내지 제7도는 본 발명에 의한 반도체 장치의 알루미늄 합금 배선방법을 설명하기 위한 요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 불순물 영역
13 : 절연용 산화막 14 : 콘택홀
15 : Ti/TiN막 16 : 1차 알루미늄 합금막
17 : 2차 알루미늄 합금막 18 : 3차 알루미늄 합금막
19 : TiN 막
[발명의 분야]
본 발명은 반도체 장치의 알루미늄 합금배선 형성방법에 관한 것으로써, 보다 구체적으로는 알루미늄 합금 배선을 3차례에 걸쳐 저온에서 고온으로 다단계 증착하고 열처리하는 반도체 장치의 알루미늄 합금배선 형성방법에 관한 것이다.
[종래 기술]
최근 반도체 소자의 고집적화 경향으로 배선 설계가 자유롭고 용이하며 배선저항 및 전류용량등의 설정을 여유있게 할 수 있는 다층 배선 기술에 관한 연구가 활발히 진행되고 있다.
상기와 같은 다층 금속 배선 기술에서 금속배선 재료로 알루미늄 및 그의 합금이 주로 이용되고 있으며, 현재, 0.25㎛의 디자인 룰을 갖는 반도체 장치가 개발 완료되어 양산될 상황에서도, 상기 반도체 장치의 금속배선으로 전도도가 높고 경제성이 있는 알루미늄 합금배선이 주로 사용되고 있음은 주지의 사실이다.
종래 반도체 장치의 알루미늄 합금배선 형성방법에 대하여 살펴보면, 제1도에 도시된 바와 같이, 반도체 기판(1)상에 소정의 고농도 불순물 영역(2) 및 절연용 산화막(3)이 형성된 상태에서 사진식각법으로 콘택홀(도시되지 않음)을 형성한 후, 상기 콘택홀에 텅스텐을 매립하여 텅스텐-플러그(4)를 형성한다. 그런 다음, 텅스텐-플러그(4)가 형성된 기판의 전체구조 상부에 알루미늄 합금막(5)을 증착하고 이 알루미늄 합금막(5)을 식각하여 하부의 절연용 산화막(3)의 일부를 노출시켜 소정의 알루미늄 합금배선을 형성한다.
[발명이 이루고자 하는 과제]
그러나, 상기와 같은 종래의 알루미늄 합금배선 형성방법에 있어서는, 텅스텐의 높은 산화특성으로 인하여 알루미늄 합금막(5)의 형성전 노출된 텅스텐-플러그 표면에 얇은 자연 산화막이 형성됨으로써 텅스텐-플러그(4)와 알루미늄 합금막(5)의 접촉저항을 증대시켜 반도체 장치의 전기적 특성을 떨어 뜨리는 윈인을 제공하는 문제가 있었다.
또한, 상기와 같은 문제를 해결하기 위하여 알루미늄 합금막을 형성하기 전에 Ar 스퍼터링을 실시하여 자연 산화막의 형성을 피하고 있으나, 이와 같은 방법은 Ar 스퍼터링의 부산물인 텅스텐 잔류물이 알루미늄 증착 장비를 오염시키는 문제가 발생되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 텅스텐-플러그의 형성없이, 알루미늄 합금배선을 3차례에 걸쳐 저온에서 고온으로 다단계 증착하고, 열처리함으로써 알루미늄 합금배선의 낮은 층덮힘 특성을 개선할 수 있는 반도체 장치의 알루미늄 합금배선 형성 방법을 제공하는데 그 목적이 있다.
[발명의 구성 및 작용]
상기된 바와 같은 목적을 달성하기 위한 본 발명의 반도체 장치의 알루미늄 합금배선 형성방법은, 반도체 기판상의 절연용 산화막을 식각하여 하부의 고농도 불순물 영역에 접하는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함하는 전체 구조의 상부에 장벽금속막을 형성한 후, 열처리하는 단계; 상기 장벽금속막위에 1차 알루미늄 합금막을 형성한 후, 열처리하는 단계; 상기 1차 알루미늄 합금막위에 2차 알루미늄 형성한 후, 열처리하는 단계; 상기 2차 알루미늄 합금막위에 3차 알루미늄 합금막을 형성하고 그위에 비반사용 TiN막을 형성한 후, 열처리하는 단계; 및 상기 전체 구조의 막을 식각하여 하부의 절연용 산화막의 일부를 노출시키는 단계를 포함하는 것을 특징으로 한다.
[실시예]
이하, 본 발명의 실시예를 첨부한 도면에 의거하여 자세히 설명하기로 한다.
제2도 내지 제7도는 본 발명의 실시예에 따른 반도체 장치의 알루미늄 합금배선을 설명하기 위한 공정도로서, 도시된 바와 같이 본 발명에 의한 반도체 장치의 알루미늄 합금배선 형성방법은 먼저, 제2도에 도시된 바와 같이, 반도체 기판(11)에 소정의 고농도 불순물 영역(12) 및 절연용 산화막(13)이 형성된 상태에서, 사진식각법으로 등방성식각 및 비등방성 식각을 하여 상단 부분의 반경이 하단 부분의 반경보다 적은 폭을 지닌 소정의 콘택홀(14)을 형성한다. 다음으로, 제3도에 도시된 바와 같이, 콘택홀(14)이 형성된 전체구조의 상부를 NF3가스로 10~30초간 플라즈마 처리하여 식각 잔재물을 제거하고, 지체없이 장벽금속막인 Ti/TiN막(15)을, Ti막은 300Å 내외, TiN막은 600Å내외로 증착한 다음, 단일막으로 만들기 위해 750 ~ 850℃에서 10 ~ 30초간 급속열처리를 실시한다.
다음으로 Ti/TiN막(15)을 형성한 전체구조의 상부에 제4도에 도시된 바와 같이 Al-1%Si-0.5%Cu로 구성된 1차 Al합금막(16)을 약 150 ~ 200℃에서 약 1,000 ~ 2,000Å 정도로 형성한 다음, 열처리를 실시한다. 이때, 1차 Al합금막(16)의 형성전에 상기 장벽 금속막(15)상에 약 300 ~ 600Å의 Ti막(도시되지않음)을 형성할 수도 있다. 또한, Ti막의 열처리는 400 ~ 500℃로 약 2 ~4분간 실시한다.
그 다음에, 제5도에 도시된 바와 같이, 1차 Al 합금막(16)이 형성된 전체구조의 상부에 Al-0.5%Cu로 구성된 2차 Al합금막(17)을 약 400 ~ 500℃에서 약 4,000 ~ 8,000Å정도로 형성한 다음, 2차 열처리를 500 ~ 550℃에서 약 3 ~ 5분간 실시한다.
다음으로, 2차 Al합금막이 형성된 전체구조의 상부에 제6도에 도시된 바와 같이, Al-1%Si로 구성된 3차 Al합금막(18)을 약 300 ~ 400℃에서 약 1,000 ~ 2,000Å 정도로 형성하고, 형성된 3차 Al 합금막의 상부에 노광시 빛의 반사로 인한 식각의 불량을 막기위해 약 200 ~ 400Å의 비반사용 TiN막(19)을 형성한 다음, 약 750 ~ 850℃, 10 ~ 30초간 3차 열처리를 실시한다.
마지막으로, 제7도를 도시된 바와 같이, 사진식각법으로 절연용 산화막(13)의 일부를 노출시켜 소정의 알루미늄 합금배선을 형성한다.
[발명의 효과]
이상에서 자세히 설명한 바와 같이, 본 발명은 텅스텐-플러그를 형성하지 않고, Al 합금막을 온도를 상승시키면서 다단계로 증착하므로써, Al합금배선의 낮은 층덮힘특성을 개선할 수 있으며, Al-Si로 구성된 3차 Al합금막의 형성으로 Cu에 의한 산화를 억제할 수 있고, 따라서 배선의 신뢰성을 높일 수 있다.

Claims (8)

  1. 도전 영역을 포함하는 반도체 기판상의 절연용 산화막을 형성하고, 상기 도전 영역이 노출되도록 상기 절연용 산화막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 절연용 산화막 상부에 장벽금속막을 형성한 후, 열처리하는 단계; 상기 장벽금속막위에 1차 알루미늄 합금막을 형성한 후, 열처리하는 단계; 상기 1차 알루미늄 합금막위에 2차 알루미늄 합금막을 형성한 후, 열처리하는 단계; 상기 2차 알루미늄 합금막위에 3차 알루미늄 합금막을 형성하고 그위에 비반사용 TiN막을 형성한 후, 열처리하는 단계; 및 상기 비반사용 TiN막, 3차, 2차, 1차 알루미늄 합금막 및 장벽 금속막을 소정 부분 패터닝하여, 합금 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  2. 제1항에 있어서, 상기 콘택홀을 형성하는 단계와, 장벽금속막의 형성하는 단계 사이에 절연용 산화막의 상부를 NF3가스를 이용, 플라즈마 처리하여 식각 잔재물을 제거하는 단계를 추가로 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 장벽 금속막을 형성하는 단계와, 1차 알루미늄 합금막을 형성하는 단계 사이에, 형성전에 Ti막을 형성하는 단계를 추가로 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  4. 제3항에 있어서, 상기 Ti막은 300Å ~ 600Å의 두께로 형성되는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  5. 제1항에 있어서, 상기 장벽금속막은 Ti/TiN막으로 형성되고, Ti막은 300Å내외, TiN막은 600Å내외로 증착하는 것에 의하여 형성되고, 장벽 금속막의 열처리 조건은 750 ~ 850℃의 온도로 10 ~ 30초간 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  6. 제1항에 있어서, 상기 1차 알루미늄 합금막은 Al-1%Si-0.5%Cu의 합금을 150 ~ 200℃의 온도에서 1,000 ~ 2,000Å의 두께로 증착하는 것에 의하여 형성되고, 이 알루미늄 합금막의 열처리 조건은 400 ~ 500℃의 온도로 2 ~ 4분간 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  7. 제1항에 있어서, 상기 2차 Al합금막은 Al-0.5%Cu의 합금을 400 ~ 500℃의 온도에서 4,000 ~ 8,000Å의 두께로 증착하는 것에 의하여 형성되고, 이 2차 알루미늄 합금막의 열처리 조건은 500 ~ 550℃의 온도로 3 ~ 5분간 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 형성방법.
  8. 제1항에 있어서, 상기 3차 알루미늄 합금막은 Al-0.1%Si의 합금을 30 ~ 400℃의 온도로 1,000 ~ 2,000Å정도의 두께로 증착하는 것에 의하여 형성되고, 이 3차 알루미늄의 열처리 조건은 750 ~850℃의 온도로 10 ~ 30초간 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 합금배선 제조방법.
KR1019960012738A 1996-04-24 1996-04-24 반도체 장치의 알루미늄 합금 배선 형성방법 KR100240268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012738A KR100240268B1 (ko) 1996-04-24 1996-04-24 반도체 장치의 알루미늄 합금 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012738A KR100240268B1 (ko) 1996-04-24 1996-04-24 반도체 장치의 알루미늄 합금 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970072322A KR970072322A (ko) 1997-11-07
KR100240268B1 true KR100240268B1 (ko) 2000-01-15

Family

ID=19456606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012738A KR100240268B1 (ko) 1996-04-24 1996-04-24 반도체 장치의 알루미늄 합금 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100240268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881491B1 (ko) 2007-06-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 금속배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881491B1 (ko) 2007-06-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR970072322A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
JP3057054B2 (ja) 銅線の多層相互接続を形成する方法
US5475267A (en) Multilayer interconnection structure for a semiconductor device
EP0499433A2 (en) Semiconductor device with improved reliability wiring and method of its fabrication
KR100303221B1 (ko) 반도체 장치
US5266519A (en) Method for forming a metal conductor in semiconductor device
US4816895A (en) Integrated circuit device with an improved interconnection line
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
KR100257481B1 (ko) 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
KR20050069103A (ko) 반도체 제조 방법
JP4207113B2 (ja) 配線構造の形成方法
JPH05299418A (ja) 半導体装置の製造方法
JP3014887B2 (ja) 半導体装置およびその製造方法
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100303796B1 (ko) 반도체장치의금속배선형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
JP2557281B2 (ja) 半導体装置
JP2998454B2 (ja) 半導体装置の製造方法
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법
JP3329148B2 (ja) 配線形成方法
KR101005739B1 (ko) 반도체 소자의 금속배선 형성 방법
KR19990070032A (ko) 반도체 소자의 금속배선 형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05283533A (ja) 半導体装置の製造方法
JPH07193130A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee