JP2937675B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2937675B2 JP2937675B2 JP5014792A JP1479293A JP2937675B2 JP 2937675 B2 JP2937675 B2 JP 2937675B2 JP 5014792 A JP5014792 A JP 5014792A JP 1479293 A JP1479293 A JP 1479293A JP 2937675 B2 JP2937675 B2 JP 2937675B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- forming
- wiring
- mask material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、特に多層配線を有す
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、集積回路の素子間の電気的接続
は、シリコン基板の表面内部の不純物拡散層、酸化膜上
にドープしたポリシリコン、Ａｌ合金配線によって行わ
れる。
は、シリコン基板の表面内部の不純物拡散層、酸化膜上
にドープしたポリシリコン、Ａｌ合金配線によって行わ
れる。
【０００３】しかしながら、集積回路の集積度が上がる
に従って、各素子間を結線するＡｌ合金配線がパターン
状で引き回され、配線領域だけで全パターンエリアのか
なりの場所を占めてしまう。一方、配線パターン幅を縮
小しようとすると、電流容量や配線抵抗に限界がある。
従って、配線を積層構造にする多層配線技術が効果的で
ある。
に従って、各素子間を結線するＡｌ合金配線がパターン
状で引き回され、配線領域だけで全パターンエリアのか
なりの場所を占めてしまう。一方、配線パターン幅を縮
小しようとすると、電流容量や配線抵抗に限界がある。
従って、配線を積層構造にする多層配線技術が効果的で
ある。
【０００４】しかしながら、この多層配線技術にあって
も、配線層を積層した場合に装置の表面の形状に凹凸が
生じ製品の歩留まりや、信頼性に影響を与える。このた
め、各配線層の表面形状を平坦化することが重要であ
る。
も、配線層を積層した場合に装置の表面の形状に凹凸が
生じ製品の歩留まりや、信頼性に影響を与える。このた
め、各配線層の表面形状を平坦化することが重要であ
る。
【０００５】ところで、ポリシリコン配線の表面の平坦
化は、ポリシリコンが高融点のため、９００℃程度のＢ
ＰＳＧメルト工程などの高温平坦化工程が使えるが、各
Ａｌ配線層の表面の平坦化工程には高温条件は適応でき
ないため、いわゆる、エッチバック法が用いられてい
る。図９乃至図１６は、従来の多層配線の製造工程にお
いてレジストエッチバック法を用いた例を示す。
化は、ポリシリコンが高融点のため、９００℃程度のＢ
ＰＳＧメルト工程などの高温平坦化工程が使えるが、各
Ａｌ配線層の表面の平坦化工程には高温条件は適応でき
ないため、いわゆる、エッチバック法が用いられてい
る。図９乃至図１６は、従来の多層配線の製造工程にお
いてレジストエッチバック法を用いた例を示す。
【０００６】図９に示すように、半導体基板１上に下地
絶縁膜２を介して第一の電極材料３、例えば、Ａｌ合金
膜を被着し、この第一の電極材料３上に選択的に基板表
面を平坦化するため流動性を有する有機物質、例えばレ
ジスト４を形成させる。更に、前記レジスト４をマスク
にして、第一の電極材料３をパターニング後、レジスト
４を剥離して、第一のＡｌ配線３−１を形成する（図１
０）。
絶縁膜２を介して第一の電極材料３、例えば、Ａｌ合金
膜を被着し、この第一の電極材料３上に選択的に基板表
面を平坦化するため流動性を有する有機物質、例えばレ
ジスト４を形成させる。更に、前記レジスト４をマスク
にして、第一の電極材料３をパターニング後、レジスト
４を剥離して、第一のＡｌ配線３−１を形成する（図１
０）。
【０００７】次に、下地絶縁膜２を有する第一のＡＬ配
線３−１上に、例えば、Ｐ−ＣＶＤ法により第一の絶縁
膜５を被覆する（図１１）。即ち、溝部を有する第一の
絶縁膜５が形成されることとなる。続いて、再びレジス
ト６を第一の絶縁膜５上に塗布した後、その表面を平坦
化する（図１２）。
線３−１上に、例えば、Ｐ−ＣＶＤ法により第一の絶縁
膜５を被覆する（図１１）。即ち、溝部を有する第一の
絶縁膜５が形成されることとなる。続いて、再びレジス
ト６を第一の絶縁膜５上に塗布した後、その表面を平坦
化する（図１２）。
【０００８】レジスト６と第一の絶縁膜５を、両者のエ
ッチング速度が等しくなるようなエッチング条件、例え
ばＡｌ配線３−１が露出しない程度まで、エッチング
（エッチバック）を行い、第一の絶縁膜５の溝部に残っ
た僅かなレジスト６を剥離する（図１３）（図１４）。
このようにすることによって、図１１のときに比べて図
１４では、第一の絶縁膜５は凹凸が少ない。更に、第一
の絶縁膜５上に、第二の絶縁膜７を被覆し、第一のＡｌ
配線３−１上にある第一の絶縁膜５及び第二の絶縁膜７
に導通孔８を選択的に開孔する。更に、この導通孔８の
内部に第二のＡｌ配線９を形成し、第一のＡｌ配線３−
１と接触させる。（図１５）（図１６）。このように多
層配線を形成すれば、凹凸の少ない層間の絶縁膜を形成
することができる。
ッチング速度が等しくなるようなエッチング条件、例え
ばＡｌ配線３−１が露出しない程度まで、エッチング
（エッチバック）を行い、第一の絶縁膜５の溝部に残っ
た僅かなレジスト６を剥離する（図１３）（図１４）。
このようにすることによって、図１１のときに比べて図
１４では、第一の絶縁膜５は凹凸が少ない。更に、第一
の絶縁膜５上に、第二の絶縁膜７を被覆し、第一のＡｌ
配線３−１上にある第一の絶縁膜５及び第二の絶縁膜７
に導通孔８を選択的に開孔する。更に、この導通孔８の
内部に第二のＡｌ配線９を形成し、第一のＡｌ配線３−
１と接触させる。（図１５）（図１６）。このように多
層配線を形成すれば、凹凸の少ない層間の絶縁膜を形成
することができる。
【０００９】しかしながら上述した従来の層間の絶縁膜
の平坦化は、多くの工程を必要とし、多層配線を形成す
るためのコストを高めるという問題があった。又、図１
２に示すように、レジスト６と第一の絶縁膜５をエッチ
ングしていく際、このエッチングが第一の絶縁膜５に達
するとエッチング速度が変化してしまうため、エッチン
グ条件を途中で変える必要がある。そのためプロセスを
複雑にしていた。
の平坦化は、多くの工程を必要とし、多層配線を形成す
るためのコストを高めるという問題があった。又、図１
２に示すように、レジスト６と第一の絶縁膜５をエッチ
ングしていく際、このエッチングが第一の絶縁膜５に達
するとエッチング速度が変化してしまうため、エッチン
グ条件を途中で変える必要がある。そのためプロセスを
複雑にしていた。
【００１０】又、第一のＡｌ配線３−１間のスペースが
狭いと第一の絶縁膜５を形成する際に、巣と呼ばれる絶
縁膜中に形成される空洞が発生することがあって、この
ことが、平坦化が達成できない原因となることもある。
狭いと第一の絶縁膜５を形成する際に、巣と呼ばれる絶
縁膜中に形成される空洞が発生することがあって、この
ことが、平坦化が達成できない原因となることもある。
【００１１】このように、従来、半導体装置に用いられ
る絶縁膜、特に集積度の向上に伴って採用されるように
なってきた多層配線構造における層間絶縁膜では、その
表面の平坦化が要求されるようになってきた。
る絶縁膜、特に集積度の向上に伴って採用されるように
なってきた多層配線構造における層間絶縁膜では、その
表面の平坦化が要求されるようになってきた。
【００１２】
【発明が解決しようとする課題】そこで、この発明は、
多層配線の層間絶縁膜の平坦化工程を簡略化し、信頼性
の高い半導体装置の製造方法を提供することを目的とす
る。
多層配線の層間絶縁膜の平坦化工程を簡略化し、信頼性
の高い半導体装置の製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、素子が形成された半導体基板上に下地絶縁
膜を介して電極材料を被着する工程と、
製造方法は、素子が形成された半導体基板上に下地絶縁
膜を介して電極材料を被着する工程と、
【００１４】前記電極材料上に、マスク材を選択的に形
成し、このマスク材をマスクとして用いて、前記電極材
料を選択的に除去し、このマスク材の下に、第一の電極
配線を形成する工程と、前記マスク材及び前記下地絶縁
膜上に第一の絶縁膜を形成する工程と、前記第一の絶縁
膜及び前記マスク材を前記第一の電極配線の表面或いは
近傍に至るまで研磨する工程と、前記第一の電極配線を
有する前記第一の絶縁膜上に第二の絶縁膜を被着形成す
る工程と、
成し、このマスク材をマスクとして用いて、前記電極材
料を選択的に除去し、このマスク材の下に、第一の電極
配線を形成する工程と、前記マスク材及び前記下地絶縁
膜上に第一の絶縁膜を形成する工程と、前記第一の絶縁
膜及び前記マスク材を前記第一の電極配線の表面或いは
近傍に至るまで研磨する工程と、前記第一の電極配線を
有する前記第一の絶縁膜上に第二の絶縁膜を被着形成す
る工程と、
【００１５】前記第二の絶縁膜の所定の位置に導通孔を
設け、この導通孔を介して前記第一の電極配線と接触す
るように第二の電極配線を被着形成する工程と、を具備
することを特徴とする。更に、この発明の半導体装置の
製造方法は、素子が形成された半導体基板上に下地絶縁
膜を介して第一の電極材料を被着する工程と、前記第一
の電極材料上に、研磨ストッパ材を形成する工程と、
設け、この導通孔を介して前記第一の電極配線と接触す
るように第二の電極配線を被着形成する工程と、を具備
することを特徴とする。更に、この発明の半導体装置の
製造方法は、素子が形成された半導体基板上に下地絶縁
膜を介して第一の電極材料を被着する工程と、前記第一
の電極材料上に、研磨ストッパ材を形成する工程と、
【００１６】前記研磨ストッパ材上にマスク材を選択的
に形成し、このマスク材をマスクとして用いて、前記研
磨ストッパ材及び前記第一の電極材料を選択的に除去
し、このマスク材の下に第一の電極配線を形成する工程
と、前記マスク材及び前記下地絶縁膜上に第一の絶縁膜
を形成する工程と、第一の絶縁膜及びマスク材を、前記
研磨ストッパ材をストッパとして、研磨する工程と、前
記研磨ストッパ材を有する前記第一の絶縁膜上に、第二
の絶縁膜を被着形成する工程と、
に形成し、このマスク材をマスクとして用いて、前記研
磨ストッパ材及び前記第一の電極材料を選択的に除去
し、このマスク材の下に第一の電極配線を形成する工程
と、前記マスク材及び前記下地絶縁膜上に第一の絶縁膜
を形成する工程と、第一の絶縁膜及びマスク材を、前記
研磨ストッパ材をストッパとして、研磨する工程と、前
記研磨ストッパ材を有する前記第一の絶縁膜上に、第二
の絶縁膜を被着形成する工程と、
【００１７】前記第二の絶縁膜の所定の位置に導通孔を
設け、この導通孔を介して前記第一の電極配線と接触す
るように第二の電極配線を被着形成する工程と、を具備
することを特徴とする。
設け、この導通孔を介して前記第一の電極配線と接触す
るように第二の電極配線を被着形成する工程と、を具備
することを特徴とする。
【００１８】
【作用】半導体基板上に、下地絶縁膜を介して被着され
た電極材料上に選択的に形成されたマスク材をマスクと
して前記電極材料を選択的に除去してマスク材の下に、
第一の電極配線を形成する。
た電極材料上に選択的に形成されたマスク材をマスクと
して前記電極材料を選択的に除去してマスク材の下に、
第一の電極配線を形成する。
【００１９】マスク材及び下地絶縁膜上に形成された第
一の絶縁膜は研磨によって、第一の電極配線が露出する
まで、或いは前記第一の電極配線の表面近傍まで、除去
され平坦化加工される。
一の絶縁膜は研磨によって、第一の電極配線が露出する
まで、或いは前記第一の電極配線の表面近傍まで、除去
され平坦化加工される。
【００２０】このように、別個のマスク材の剥離工程を
省き、更に、平坦化塗布剤を塗布した後の全面エッチバ
ック工程及び平坦化に伴う剥離工程に代えて上記研磨工
程を採用したので、多層配線構造の複雑な層間絶縁膜の
平坦化工程を簡略化できる。
省き、更に、平坦化塗布剤を塗布した後の全面エッチバ
ック工程及び平坦化に伴う剥離工程に代えて上記研磨工
程を採用したので、多層配線構造の複雑な層間絶縁膜の
平坦化工程を簡略化できる。
【００２１】
【実施例】以下、この発明の第一の実施例について図１
乃至図６を参照して詳細に説明する。
乃至図６を参照して詳細に説明する。
【００２２】図１に示すように、半導体基板１上に下地
絶縁膜２を介して電極材料３、例えばＡｌ合金膜を被着
し、この電極材料３上に、マスク材４、例えばフォトレ
ジストを選択的に形成する。更に、図２に示すように、
前記マスク材４をマスクとして、前記第一の電極材料３
を選択的に除去し、マスク材４の下に第一の電極配線３
−１を形成する。
絶縁膜２を介して電極材料３、例えばＡｌ合金膜を被着
し、この電極材料３上に、マスク材４、例えばフォトレ
ジストを選択的に形成する。更に、図２に示すように、
前記マスク材４をマスクとして、前記第一の電極材料３
を選択的に除去し、マスク材４の下に第一の電極配線３
−１を形成する。
【００２３】次に、図３に示すように、下地絶縁膜２及
びマスク材４上に第一の絶縁膜５を被着形成する。即
ち、マスク材４を残存させたまま、下地絶縁膜２及びマ
スク材４上に第一の絶縁膜５を形成したことになる。
びマスク材４上に第一の絶縁膜５を被着形成する。即
ち、マスク材４を残存させたまま、下地絶縁膜２及びマ
スク材４上に第一の絶縁膜５を形成したことになる。
【００２４】続いて、図４に示すように第一の絶縁膜５
及びマスク材４を第一の電極配線３−１が露出するま
で、或いは、第一の電極配線３−１の表面の近傍まで研
磨し平坦化加工する。更に図５に示すように、第一の絶
縁膜５或いは第一の絶縁膜５及び第一の電極配線３−１
上に第二の絶縁膜７を被着形成する。第一の電極配線３
−１上の所定の位置の第二の絶縁膜７を選択的に除去
し、導通孔８を設ける。
及びマスク材４を第一の電極配線３−１が露出するま
で、或いは、第一の電極配線３−１の表面の近傍まで研
磨し平坦化加工する。更に図５に示すように、第一の絶
縁膜５或いは第一の絶縁膜５及び第一の電極配線３−１
上に第二の絶縁膜７を被着形成する。第一の電極配線３
−１上の所定の位置の第二の絶縁膜７を選択的に除去
し、導通孔８を設ける。
【００２５】第一の電極配線３−１を有する第二の絶縁
膜７上に選択的に第二の電極配線９を形成させる。即
ち、導通孔８を第二の電極配線９で埋めた状態になり、
その結果、前記第一の電極配線３−１に接触するように
第二の電極配線９が被着形成される。
膜７上に選択的に第二の電極配線９を形成させる。即
ち、導通孔８を第二の電極配線９で埋めた状態になり、
その結果、前記第一の電極配線３−１に接触するように
第二の電極配線９が被着形成される。
【００２６】上述したこの発明の製造工程と従来の製造
工程と比較すると明らかなように、この発明の製造工程
中には、従来の製造工程の図１０におけるマスク材の剥
離工程が省かれていて、更に、従来の図１２、図１３及
び図１４に示す平坦化塗布材を塗布した後の全面エッチ
バック工程及び平坦化に伴う剥離工程に代えて、この発
明の図４に示す研磨工程が採用されている。
工程と比較すると明らかなように、この発明の製造工程
中には、従来の製造工程の図１０におけるマスク材の剥
離工程が省かれていて、更に、従来の図１２、図１３及
び図１４に示す平坦化塗布材を塗布した後の全面エッチ
バック工程及び平坦化に伴う剥離工程に代えて、この発
明の図４に示す研磨工程が採用されている。
【００２７】この結果、従来の、層間絶縁膜７の平坦化
工程、例えば、レジストエッチパック法では、第一の電
極配線３−１の被着から層間絶縁膜７の平坦化工程の終
了までに少なくとも９工程必要であったものが、上述し
た本発明の製造工程では、少なくとも６工程と大幅に工
程数を短縮できた。次に、この発明の第二の実施例につ
いて、図７および図８を参照して、詳細に説明する。
尚、第一の実施例におけると同一部分については説明を
省略する。
工程、例えば、レジストエッチパック法では、第一の電
極配線３−１の被着から層間絶縁膜７の平坦化工程の終
了までに少なくとも９工程必要であったものが、上述し
た本発明の製造工程では、少なくとも６工程と大幅に工
程数を短縮できた。次に、この発明の第二の実施例につ
いて、図７および図８を参照して、詳細に説明する。
尚、第一の実施例におけると同一部分については説明を
省略する。
【００２８】半導体基板１上に下地絶縁膜２を介して電
極材料３、例えばＡｌ合金膜を被着し、更にその上に、
研磨ストッパ材１０、例えばシリコン窒化膜を被着す
る。更に、この研磨ストッパー材１０上にマスク材４を
選択的に形成する。
極材料３、例えばＡｌ合金膜を被着し、更にその上に、
研磨ストッパ材１０、例えばシリコン窒化膜を被着す
る。更に、この研磨ストッパー材１０上にマスク材４を
選択的に形成する。
【００２９】更に、前記マスク材４をマスクとして、前
記第一の電極材料３及び研磨ストッパー材１０を選択的
に除去し、マスク材４及び研磨ストッパ材１０下に第一
の電極配線３−１を形成する。
記第一の電極材料３及び研磨ストッパー材１０を選択的
に除去し、マスク材４及び研磨ストッパ材１０下に第一
の電極配線３−１を形成する。
【００３０】この後、第一の実施例と同様に下地絶縁膜
２及びマスク材４上に第一の絶縁膜５を被着形成し、こ
の第一の絶縁膜５及びマスク材４を研磨することによっ
て、平坦化加工する。
２及びマスク材４上に第一の絶縁膜５を被着形成し、こ
の第一の絶縁膜５及びマスク材４を研磨することによっ
て、平坦化加工する。
【００３１】その後、第一の実施例で説明した図３乃至
図６で示す工程と同じ工程を経て第一の絶縁膜５、即
ち、層間絶縁膜の平坦化工程を行えば、更に、プロセス
技術の困難さが解消できる。
図６で示す工程と同じ工程を経て第一の絶縁膜５、即
ち、層間絶縁膜の平坦化工程を行えば、更に、プロセス
技術の困難さが解消できる。
【００３２】このように、研磨速度の遅い研磨ストッパ
材１０を用いることによって、研磨する際、容易に研磨
終点を知ることができ、即ち、第一の電極配線３−１の
露出面、又はその近傍までの研磨動作の精密な制御を必
要としない。
材１０を用いることによって、研磨する際、容易に研磨
終点を知ることができ、即ち、第一の電極配線３−１の
露出面、又はその近傍までの研磨動作の精密な制御を必
要としない。
【００３３】上述した工程によれば、多層配線構造の複
雑な層間絶縁膜の平坦化工程を簡略化できる。従って、
製造コストを低減、及び製造期間を短縮できる。更に
は、製造歩留まり、信頼性の点でも、支障はない。
雑な層間絶縁膜の平坦化工程を簡略化できる。従って、
製造コストを低減、及び製造期間を短縮できる。更に
は、製造歩留まり、信頼性の点でも、支障はない。
【００３４】
【発明の効果】以上詳述したように、この発明によれ
ば、多層配線の層間絶縁膜の平坦化工程を簡略化し、信
頼性の高い半導体装置の製造方法を提供することができ
る。
ば、多層配線の層間絶縁膜の平坦化工程を簡略化し、信
頼性の高い半導体装置の製造方法を提供することができ
る。
【図１】この発明の第一の実施例における半導体装置の
製造方法の一工程を示す一部断面図。
製造方法の一工程を示す一部断面図。
【図２】この発明の第一の実施例における半導体装置の
製造方法の他の一工程を示す一部断面図。
製造方法の他の一工程を示す一部断面図。
【図３】この発明の第一の実施例における半導体装置の
製造方法の他の一工程を示す一部断面図。
製造方法の他の一工程を示す一部断面図。
【図４】この発明の第一の実施例における半導体装置の
製造方法の他の一工程を示す一部断面図。
製造方法の他の一工程を示す一部断面図。
【図５】この発明の第一の実施例における半導体装置の
製造方法の他の一工程を示す一部断面図。
製造方法の他の一工程を示す一部断面図。
【図６】この発明の第一の実施例における半導体装置の
製造方法の他の一工程を示す一部断面図。
製造方法の他の一工程を示す一部断面図。
【図７】この発明の第二の実施例における半導体装置の
製造方法の一工程を示す一部断面図。
製造方法の一工程を示す一部断面図。
【図８】この発明の第二の実施例における半導体装置の
製造方法の他の一工程を示す一部断面図。
製造方法の他の一工程を示す一部断面図。
【図９】従来の半導体装置の製造方法の一工程を示す一
部断面図。
部断面図。
【図１０】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
【図１１】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
【図１２】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
【図１３】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
【図１４】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
【図１５】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
【図１６】従来の半導体装置の製造方法の他の一工程を
示す一部断面図。
示す一部断面図。
１…半導体基板、２…下地絶縁膜、３−１…第一の電極
配線、４…レジスト、５…第一の絶縁膜、７…第二の絶
縁膜、９…第二の電極配線、１０…研磨ストッパ材。
配線、４…レジスト、５…第一の絶縁膜、７…第二の絶
縁膜、９…第二の電極配線、１０…研磨ストッパ材。
Claims (2)
- 【請求項１】素子が形成された半導体基板上に下地絶縁
膜を介して電極材料を被着する工程と、 前記電極材料上に、マスク材を選択的に形成し、このマ
スク材をマスクとして用いて、前記電極材料を選択的に
除去し、マスク材の下に、第一の電極配線を形成する工
程と、 前記マスク材及び前記下地絶縁膜上に第一の絶縁膜を被
着形成する工程と、 前記第一の絶縁膜及び前記マスク材を前記第一の電極配
線の表面或いは近傍に至るまで研磨する工程と、 前記第一の電極配線を有する前記第一の絶縁膜上に第二
の絶縁膜を被着形成する工程と、 前記第二の絶縁膜の所定の位置に導通孔を設け、この導
通孔を介して前記第一の電極配線と接触するように第二
の電極配線を被着形成する工程と、を具備することを特
徴とする半導体装置の製造方法。 - 【請求項２】 素子が形成された半導体基板上に下地絶
縁膜を介して電極材料を被着する工程と、 前記電極材料上に、研磨ストッパ材を形成する工程と、 前記研磨ストッパ材上にマスク材を選択的に形成し、こ
のマスク材をマスクとして用いて、前記研磨ストッパ材
及び前記電極材料を選択的に除去し、マスク材の下に第
一の電極配線を形成する工程と、 前記マスク材及び前記下地絶縁膜上に第一の絶縁膜を被
着形成する工程と、 第一の絶縁膜及びマスク材を、前記研磨ストッパ材をス
トッパとして、研磨する工程と、 前記研磨ストッパ材を有する前記第一の絶縁膜上に、第
二の絶縁膜を被着形成する工程と、 前記第二の絶縁膜の所定の位置に導通孔を設け、この導
通孔を介して前記第一の電極配線と接触するように第二
の電極配線を被着形成する工程と、を具備することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5014792A JP2937675B2 (ja) | 1993-02-01 | 1993-02-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5014792A JP2937675B2 (ja) | 1993-02-01 | 1993-02-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232125A JPH06232125A (ja) | 1994-08-19 |
| JP2937675B2 true JP2937675B2 (ja) | 1999-08-23 |
Family
ID=11870911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5014792A Expired - Fee Related JP2937675B2 (ja) | 1993-02-01 | 1993-02-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937675B2 (ja) |
-
1993
- 1993-02-01 JP JP5014792A patent/JP2937675B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232125A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960240B1 (en) | System and method for providing a dual via architecture for thin film resistors | |
| JPH0744220B2 (ja) | 高集積素子用微細コンタクト形成方法 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| US7808048B1 (en) | System and method for providing a buried thin film resistor having end caps defined by a dielectric mask | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH1126576A (ja) | 半導体装置及びその製造方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JP2896978B2 (ja) | 半導体素子の多層配線形成方法 | |
| KR100498647B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3204164B2 (ja) | 半導体装置の製造方法 | |
| KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR100292154B1 (ko) | 반도체소자의금속플러그형성방법 | |
| JPH11284066A (ja) | 半導体装置およびその製造方法 | |
| JP2924474B2 (ja) | 半導体装置 | |
| KR930011112B1 (ko) | 평탄화된 금속배선 형성방법 | |
| JP2001156071A (ja) | 半導体装置及びその製造方法 | |
| JPH01175246A (ja) | 半導体装置 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |