JPH01175246A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01175246A JPH01175246A JP33595387A JP33595387A JPH01175246A JP H01175246 A JPH01175246 A JP H01175246A JP 33595387 A JP33595387 A JP 33595387A JP 33595387 A JP33595387 A JP 33595387A JP H01175246 A JPH01175246 A JP H01175246A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- tensile stress
- compressive stress
- conductor wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 37
- 229910052782 aluminium Inorganic materials 0.000 abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高信頼度化を計った配
線の構造を有する半導体装置に関する。
線の構造を有する半導体装置に関する。
従来の半導体集積回路装置では、第５〜７図に示すよう
にｎ型シリコン基板９上に設けられた１層の配線構造を
有する半導体集積回路装置を例にとれば、第５図に示す
ようにｎ型シリコン基板９上にアルミニウム配線１０が
あり、アルミニウム配線１０上にシリコン窒化膜１１が
ある構成となっていた。又、第５図のＡ−Ａ’の切断線
断面図が第６図であり、第５図および第６図の上面図が
第７図に示されるように構成されていた。
にｎ型シリコン基板９上に設けられた１層の配線構造を
有する半導体集積回路装置を例にとれば、第５図に示す
ようにｎ型シリコン基板９上にアルミニウム配線１０が
あり、アルミニウム配線１０上にシリコン窒化膜１１が
ある構成となっていた。又、第５図のＡ−Ａ’の切断線
断面図が第６図であり、第５図および第６図の上面図が
第７図に示されるように構成されていた。
上述した従来の半導体集積回路装置においては、アルミ
ニウム配線上にパッシベーション用カバー窒化膜、もし
くは層間のシリコン窒化膜ないしシリコン酸化膜を形成
すると、シリコン窒化膜の圧縮応力又はシリコン酸化膜
の引っ張り応力により、熱工程を経るとアルミニウム原
子の移動により局部的にアルミニウムがなくなり、アル
ミニウム配線が断線をするという欠点があった。
ニウム配線上にパッシベーション用カバー窒化膜、もし
くは層間のシリコン窒化膜ないしシリコン酸化膜を形成
すると、シリコン窒化膜の圧縮応力又はシリコン酸化膜
の引っ張り応力により、熱工程を経るとアルミニウム原
子の移動により局部的にアルミニウムがなくなり、アル
ミニウム配線が断線をするという欠点があった。
本発明の第一の発明は一導電型を有する半導体基板上に
設けられた導体配線の側面部分に引っ張り応力を有する
第１の絶縁膜が形成されており、前記導体配線上面部分
に、圧縮応力を有する。第２の絶縁膜が形成されること
により構成される。
設けられた導体配線の側面部分に引っ張り応力を有する
第１の絶縁膜が形成されており、前記導体配線上面部分
に、圧縮応力を有する。第２の絶縁膜が形成されること
により構成される。
本発明の第二の発明は一導電型を有する半導体基板上に
設けられた引っ張り応力を有する第１の絶縁膜上に形成
された導体配線の側面部分に圧縮応力を有する第２の絶
縁膜と、引っ張り応力を有する第１の絶縁膜とが導体配
線の側面と各々の絶縁膜が全て検量るように前記導体配
線の側面部に対して交互に多層に形成されており、前記
導体配線上面部分に、圧縮応力を有する第２の絶縁膜と
が形成されることにより構成される。
設けられた引っ張り応力を有する第１の絶縁膜上に形成
された導体配線の側面部分に圧縮応力を有する第２の絶
縁膜と、引っ張り応力を有する第１の絶縁膜とが導体配
線の側面と各々の絶縁膜が全て検量るように前記導体配
線の側面部に対して交互に多層に形成されており、前記
導体配線上面部分に、圧縮応力を有する第２の絶縁膜と
が形成されることにより構成される。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１の実施例の構造を示す断面図であ
り、第２図（ａ）〜（ｃ）は本発明の第１の実施例を工
程順に示す断面図であり、シリコン半導体素子上に１層
配線を有する構造に適用した実施例である。
り、第２図（ａ）〜（ｃ）は本発明の第１の実施例を工
程順に示す断面図であり、シリコン半導体素子上に１層
配線を有する構造に適用した実施例である。
先ず、第１図ではｎ型シリコン基板１上に熱酸化による
シリコン酸化膜２Ａが形成され、シリコン酸化膜２Ａ上
にアルミニウム配線３が形成されており、アルミニウム
配線３の側面にプラズマＣＶＤ法等を用いた圧縮応力を
有するシリコン窒化膜４が形成されており、アルミニウ
ム配線３上面とシリコン窒化膜４上にＣＶＤ法等を用い
引っ張り応力を有するシリコン酸化膜２Ｂが形成されて
いる。
シリコン酸化膜２Ａが形成され、シリコン酸化膜２Ａ上
にアルミニウム配線３が形成されており、アルミニウム
配線３の側面にプラズマＣＶＤ法等を用いた圧縮応力を
有するシリコン窒化膜４が形成されており、アルミニウ
ム配線３上面とシリコン窒化膜４上にＣＶＤ法等を用い
引っ張り応力を有するシリコン酸化膜２Ｂが形成されて
いる。
ここで、第２図（ａ）〜（Ｃ）において、工程順に第１
の実施例を示す、まず第２図（ａ）に示すようにｎ型シ
リコン基板１を熱酸化し、シリコン酸化膜２Ａを形成す
る。そしてシリコン酸化膜２Ａ上にアルミニウム膜をス
パッタリング等で付着せしめ、フォトリソグラフィーを
用いてアルミニウム配線３のパターンを形成する。更に
、第２図（ｂ）に示すように、プラズマＣＶＤ法等を用
い、圧縮応力を有するシリコン窒化膜４を基板全面に付
着せしめ、さらにシリコン窒化膜４上にフオドレジスト
を付着せしめて、シリコン窒化膜と゛フォトレジストと
のエツチングレートが等しくなるようにしてリアクティ
ブ・イオン・エツチング（以下ＲＩＥという）等の異方
性エツチングにより、表面を平坦化し、アルミニウム配
線３上のシリコン窒化膜８を完全に除去する。いわゆる
エツチング法を用いて平坦化したことになるが、他の様
々な方法例えばＣＶＤ選択成長等の方法により、アルミ
ニウム配線３上以外に選択的にシリコン窒化Ｍ４を形成
しても良い。
の実施例を示す、まず第２図（ａ）に示すようにｎ型シ
リコン基板１を熱酸化し、シリコン酸化膜２Ａを形成す
る。そしてシリコン酸化膜２Ａ上にアルミニウム膜をス
パッタリング等で付着せしめ、フォトリソグラフィーを
用いてアルミニウム配線３のパターンを形成する。更に
、第２図（ｂ）に示すように、プラズマＣＶＤ法等を用
い、圧縮応力を有するシリコン窒化膜４を基板全面に付
着せしめ、さらにシリコン窒化膜４上にフオドレジスト
を付着せしめて、シリコン窒化膜と゛フォトレジストと
のエツチングレートが等しくなるようにしてリアクティ
ブ・イオン・エツチング（以下ＲＩＥという）等の異方
性エツチングにより、表面を平坦化し、アルミニウム配
線３上のシリコン窒化膜８を完全に除去する。いわゆる
エツチング法を用いて平坦化したことになるが、他の様
々な方法例えばＣＶＤ選択成長等の方法により、アルミ
ニウム配線３上以外に選択的にシリコン窒化Ｍ４を形成
しても良い。
そしてさらに、第２図（Ｃ）に示すように基板全面に引
っ張り応力を有するシリコン酸化膜２ＢをＣＶＤ法等を
用いて形成する。このときアルミニウム配線に加わる応
力は、プラズマＣＶＤ法により形成したシリコン窒化膜
４の圧縮応力とＣＶＤ法により形成したシリコン酸化膜
２Ａの引っ張り応力とが互いに打ち消し合って、はぼ完
全になくなるように、材質及びアルミニウム配線３との
接触面積を選択するのが理想的である。
っ張り応力を有するシリコン酸化膜２ＢをＣＶＤ法等を
用いて形成する。このときアルミニウム配線に加わる応
力は、プラズマＣＶＤ法により形成したシリコン窒化膜
４の圧縮応力とＣＶＤ法により形成したシリコン酸化膜
２Ａの引っ張り応力とが互いに打ち消し合って、はぼ完
全になくなるように、材質及びアルミニウム配線３との
接触面積を選択するのが理想的である。
第３図は本発明の第２の実施例の構造を示す断面図であ
り、第４図（ａ）〜（Ｃ）は本発明の第２の実施例を工
程順に示す断面図であり、シリコン半導体素子上に１層
配線を有する構造に適用した実施例である。
り、第４図（ａ）〜（Ｃ）は本発明の第２の実施例を工
程順に示す断面図であり、シリコン半導体素子上に１層
配線を有する構造に適用した実施例である。
先ず、第３図ではｎ型シリコン基板５上に熱酸化による
シリコン酸化膜６Ａが形成され、シリコン酸化膜６Ａ上
にアルミニウム配線８が形成されており、前記アルミニ
ウム配線８の側面に圧縮応力を有する。プラズマＣＶＤ
法等を用いたシリコン窒化膜７Ａ・７Ｂと引っ張り応力
を有するシリコン酸化Ｍ６Ｂ・６Ｃとが交互に各々アル
ミニウム配線８の側面と接するように形成されており、
前記アルミニウム配線５上面とシリコン酸化膜４Ｃ上に
プラズマＣＶＤ法等を用いて圧縮応力を有するシリコン
窒化膜７Ｃが形成されている。
シリコン酸化膜６Ａが形成され、シリコン酸化膜６Ａ上
にアルミニウム配線８が形成されており、前記アルミニ
ウム配線８の側面に圧縮応力を有する。プラズマＣＶＤ
法等を用いたシリコン窒化膜７Ａ・７Ｂと引っ張り応力
を有するシリコン酸化Ｍ６Ｂ・６Ｃとが交互に各々アル
ミニウム配線８の側面と接するように形成されており、
前記アルミニウム配線５上面とシリコン酸化膜４Ｃ上に
プラズマＣＶＤ法等を用いて圧縮応力を有するシリコン
窒化膜７Ｃが形成されている。
ここで、第４図（ａ）〜（Ｃ）において、工程順に第２
の実施例を示す。まず第４図（ａ）に示すようにｎ型シ
リコン基板５を熱酸化し、シリコン酸化膜６Ａを形成す
る。そしてシリコン酸化膜６Ａ上にプラズマＣＶＤ法等
でシリコン酸化膜７Ａ・７ＢとＣＶＤ法等でシリコン酸
化膜６Ｂ・６Ｃとを交互に形成し、フォトリソグラフィ
ーを用いてアルミニウム配線８のパターンと反対のパタ
ーンを形成する。次に前記シリコン酸化膜６Ｂ・６Ｃ及
び前記シリコン窒化膜を部分的に除去して、最下部のシ
リコン酸化膜６Ａ表面を出すことにより、凹部８Ｘが形
成される０次に全面にアルミニウム膜をスパッタリング
法等で付着せしめ、さらにその上にフォトレジストを全
面に塗布してから、前記フォトレジストとアルミニウム
とのエツチングレートが等しくなるような条件でＲＩＥ
を行ない、表面の平坦化を行い、前記の凹部８の中にの
みアルミニウムを残す。ここでいわゆるエッチバック法
を用いて平坦化したことになるが、他の様々な方法（例
えばＣＶＤ選択成長等の方法）により、アルミニウム配
線８上以外に選択的にシリコン窒化膜７Ａ・７Ｂを形成
しても良い。
の実施例を示す。まず第４図（ａ）に示すようにｎ型シ
リコン基板５を熱酸化し、シリコン酸化膜６Ａを形成す
る。そしてシリコン酸化膜６Ａ上にプラズマＣＶＤ法等
でシリコン酸化膜７Ａ・７ＢとＣＶＤ法等でシリコン酸
化膜６Ｂ・６Ｃとを交互に形成し、フォトリソグラフィ
ーを用いてアルミニウム配線８のパターンと反対のパタ
ーンを形成する。次に前記シリコン酸化膜６Ｂ・６Ｃ及
び前記シリコン窒化膜を部分的に除去して、最下部のシ
リコン酸化膜６Ａ表面を出すことにより、凹部８Ｘが形
成される０次に全面にアルミニウム膜をスパッタリング
法等で付着せしめ、さらにその上にフォトレジストを全
面に塗布してから、前記フォトレジストとアルミニウム
とのエツチングレートが等しくなるような条件でＲＩＥ
を行ない、表面の平坦化を行い、前記の凹部８の中にの
みアルミニウムを残す。ここでいわゆるエッチバック法
を用いて平坦化したことになるが、他の様々な方法（例
えばＣＶＤ選択成長等の方法）により、アルミニウム配
線８上以外に選択的にシリコン窒化膜７Ａ・７Ｂを形成
しても良い。
そしてさらに、第４図（Ｃ）に示すように基板全面に、
圧縮応力を有するシリコン窒化膜７八〜７Ｃをプラズマ
ＣＶＤ法等を用いて形成する。このときアルミニウム配
線に加わる応力は、プラズマＣＶＤ法により形成したシ
リコン窒化膜６Ａ・６Ｂの圧縮応力とＣＶＤ法により形
成したシリコン酸化膜４Ａ〜４Ｃの引っ張り応力とが互
いに打ち消し合って、はぼ完全になくなるように、材質
及びアルミニウム配線との接触面積を選択するのが理想
的である。
圧縮応力を有するシリコン窒化膜７八〜７Ｃをプラズマ
ＣＶＤ法等を用いて形成する。このときアルミニウム配
線に加わる応力は、プラズマＣＶＤ法により形成したシ
リコン窒化膜６Ａ・６Ｂの圧縮応力とＣＶＤ法により形
成したシリコン酸化膜４Ａ〜４Ｃの引っ張り応力とが互
いに打ち消し合って、はぼ完全になくなるように、材質
及びアルミニウム配線との接触面積を選択するのが理想
的である。
これらの配線形成方法は多層配線の場合にも、もちろん
適用でき、シリコンバイポーラ型半導体集積回路及びシ
リコン電界効果型半導体集積回路にも適用できる。そし
て又、化合物半導体集積回路にも適用可能である。
適用でき、シリコンバイポーラ型半導体集積回路及びシ
リコン電界効果型半導体集積回路にも適用できる。そし
て又、化合物半導体集積回路にも適用可能である。
以上説明したように本発明は、導体配線（特に、アルミ
ニウム配線）の表面にそれぞれ引っ張り応力と圧縮応力
を有する絶縁膜を形成しアルミニウム配線に接して引っ
張り応力と圧縮応力とがほぼ打ち消し合うような材質１
条件等を選ぶことにより、アルミニウム配線には応力が
加わらないことになるので、熱変化（アルミニウムの場
合には４００℃以下）によるアルミニウム原子の移動′
は低減され、アルミニウム配線の断線をほぼ完全に防止
出来るという効果がある。
ニウム配線）の表面にそれぞれ引っ張り応力と圧縮応力
を有する絶縁膜を形成しアルミニウム配線に接して引っ
張り応力と圧縮応力とがほぼ打ち消し合うような材質１
条件等を選ぶことにより、アルミニウム配線には応力が
加わらないことになるので、熱変化（アルミニウムの場
合には４００℃以下）によるアルミニウム原子の移動′
は低減され、アルミニウム配線の断線をほぼ完全に防止
出来るという効果がある。
第１図は本発明の第１の実施例の構成を示す縦断面図、
第２図（ａ）〜（ｃ）は本発明の第１の実施例を工程順
に示す縦断面図、第３図は本発明の第２の実施例の構成
を示す縦断面図、第４図（ａ）〜（Ｃ）は本発明の第２
の実施例を工程順に示す縦断面図、第５図は従来の半導
体装置の問題点を説明する為の縦断面図、第６図は第５
図のＡ−Ａ’切断線断面図、第７図は第５図および第６
図の上面図である。 １・５・９・・・ｎ型シリコン基板、２Ａ・２Ｂ・６Ａ
〜６Ｃ・・・シリコン酸化膜、３・８・・・アルミニウ
ム配線、４・７Ａ〜７Ｃ・・・シリコン窒化膜。
第２図（ａ）〜（ｃ）は本発明の第１の実施例を工程順
に示す縦断面図、第３図は本発明の第２の実施例の構成
を示す縦断面図、第４図（ａ）〜（Ｃ）は本発明の第２
の実施例を工程順に示す縦断面図、第５図は従来の半導
体装置の問題点を説明する為の縦断面図、第６図は第５
図のＡ−Ａ’切断線断面図、第７図は第５図および第６
図の上面図である。 １・５・９・・・ｎ型シリコン基板、２Ａ・２Ｂ・６Ａ
〜６Ｃ・・・シリコン酸化膜、３・８・・・アルミニウ
ム配線、４・７Ａ〜７Ｃ・・・シリコン窒化膜。
Claims (8)
- （１）一導電型を有する半導体基板上に設けられた導体
配線の側面部分に引っ張り応力を有する第１の絶縁膜が
形成されており、前記導体配線上面部分に、圧縮応力を
有する第２の絶縁膜が形成されていることを特徴とする
半導体装置。 - （２）上記第１の絶縁膜の引っ張り応力と、第２の絶縁
膜の圧縮応力との力の大きさが同一で方向が反対である
特許請求の範囲第１項記載の半導体装置。 - （３）導体配線が多層配線を構成しており、その各層の
導体配線の側面部の第１の絶縁膜が引っ張り応力を有し
、前記導体配線上面部の第２の絶縁膜が圧縮応力を有す
る特許請求の範囲第１項記載の半導体装置。 - （４）導体配線の側面部分に圧縮応力を有する第１の絶
縁膜が形成されており、導体配線の上面部分に引っ張り
応力を有する第２の絶縁膜が形成されている特許請求の
範囲第１項記載の半導体装置。 - （５）一導電型を有する半導体基板上に設けられた引っ
張り応力を有する第１の絶縁膜上に形成された導体配線
の側面部分に圧縮応力を有する第２の絶縁膜と、引っ張
り応力を有する第１の絶縁膜とが導体配線の側面と各々
の絶縁膜が全て接するように前記導体配線の側面部に対
して交互に多層に形成されており、前記導体配線上面部
分に、圧縮応力を有する第２の絶縁膜とが形成されてい
ることを特徴とする半導体装置。 - （６）上記第１の絶縁膜の引っ張り応力と、第２の絶縁
膜の圧縮応力との力の大きさが同一で、方向が反対であ
る特許請求の範囲第５項記載の半導体装置。 - （７）導体配線が多層配線を形成しており、その各層の
導体配線の底面部の第１の絶縁膜が圧縮応力を有し、又
導体配線の側面部には第２の絶縁膜が引っ張り応力を有
し、そしてその上に第１の絶縁膜が圧縮応力を有して交
互に多層に、そして各々の絶縁膜が全て、前記導体配線
の側面部と接するように形成されており、前記導体配線
上面部の第２の絶縁膜が引っ張り応力を有する特許請求
の範囲第５項記載の半導体装置。 - （８）導体配線の底面部分に圧縮応力を有する第１の絶
縁膜が形成されており側面部分には引っ張り応力を有す
る第２の絶縁膜と、圧縮応力を有する第１、の絶縁膜と
が多層に交互に形成されてその各々の絶縁膜が全て導体
配線の側面部分と接しており、導体配線の上面部分に、
引っ張り応力を有する第２の絶縁膜が形成されている特
許請求の範囲第５項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33595387A JPH01175246A (ja) | 1987-12-28 | 1987-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33595387A JPH01175246A (ja) | 1987-12-28 | 1987-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175246A true JPH01175246A (ja) | 1989-07-11 |
Family
ID=18294180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33595387A Pending JPH01175246A (ja) | 1987-12-28 | 1987-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175246A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534870B1 (en) * | 1999-06-15 | 2003-03-18 | Kabushiki Kaisha Toshiba | Apparatus and method for manufacturing a semiconductor device |
| JP2017521858A (ja) * | 2014-07-08 | 2017-08-03 | インテル・コーポレーション | 本体貫通ビアライナの堆積 |
-
1987
- 1987-12-28 JP JP33595387A patent/JPH01175246A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534870B1 (en) * | 1999-06-15 | 2003-03-18 | Kabushiki Kaisha Toshiba | Apparatus and method for manufacturing a semiconductor device |
| JP2017521858A (ja) * | 2014-07-08 | 2017-08-03 | インテル・コーポレーション | 本体貫通ビアライナの堆積 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| US5773365A (en) | Fabrication process of semiconductor device | |
| JPH09191051A (ja) | 半導体素子の配線構造及びその形成方法 | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| KR100366171B1 (ko) | 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법 | |
| JPH01175246A (ja) | 半導体装置 | |
| JP2001036010A (ja) | 半導体装置の製造方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JPH02143527A (ja) | 配線形成方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JP3204164B2 (ja) | 半導体装置の製造方法 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPH06112328A (ja) | 半導体装置 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH10242450A (ja) | 電荷転送装置、その製造方法 |