JPS6381833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6381833A JPS6381833A JP22872186A JP22872186A JPS6381833A JP S6381833 A JPS6381833 A JP S6381833A JP 22872186 A JP22872186 A JP 22872186A JP 22872186 A JP22872186 A JP 22872186A JP S6381833 A JPS6381833 A JP S6381833A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal wiring
- wiring
- insulating film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000000992 sputter etching Methods 0.000 claims abstract description 8
- 239000010953 base metal Substances 0.000 claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 43
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多層金属配線膜を有する半導体装置の金属
配線膜を平坦化した半導体装置の製造方法に関するもの
である。
配線膜を平坦化した半導体装置の製造方法に関するもの
である。
従来の多層金属配線を有する半導体装置の製造工程を第
２図（ａ）〜（ｅ）に示す。第２図（ａ）に示すように
、下地金属１とのコンタクトを得るために第１層絶縁膜
２にコンタクトホールを形成した後、第１層金属配線３
をスパッタまたは蒸着法により被着する。この場合、コ
ンタクトホール部分への金属の被着形状は第２図（ａ）
のようになる。
２図（ａ）〜（ｅ）に示す。第２図（ａ）に示すように
、下地金属１とのコンタクトを得るために第１層絶縁膜
２にコンタクトホールを形成した後、第１層金属配線３
をスパッタまたは蒸着法により被着する。この場合、コ
ンタクトホール部分への金属の被着形状は第２図（ａ）
のようになる。
次に、第２図（ｂ）に示すように、第１層金属配線３表
面全体にわたり第２層絶縁膜４を被着する。
面全体にわたり第２層絶縁膜４を被着する。
さらに、第２図（Ｃ）に示すように、第２層絶縁膜４上
に第２層金属配線５を被着する。
に第２層金属配線５を被着する。
以上１よ、２Ｍ配線構造についてのものであるが、これ
はｎ層配線であっても同様である。
はｎ層配線であっても同様である。
以上のように、金属配線を多層化することで、半導体装
置のより高度な集積化が可能となる。
置のより高度な集積化が可能となる。
しかしながら、従来の多層配線構造の形成工程において
は、第２図（ａ）に示すように、第１層金属配線３のコ
ンタク１−ホール部分の断面形状は、オーバハング形状
となる。乙のため、第３図（ａ）に示すように、第２層
絶縁膜４による第１層金属配線３のカバレッジが十分で
なくなり、第１層と第２層金属配線３，５間で短絡した
り、第３図（ｂ）に示すように、空洞６が生じ、後のウ
エット工程でこの部分に溶液が侵入し、第１層金属配線
３を腐食したりするなどの問題点があった。
は、第２図（ａ）に示すように、第１層金属配線３のコ
ンタク１−ホール部分の断面形状は、オーバハング形状
となる。乙のため、第３図（ａ）に示すように、第２層
絶縁膜４による第１層金属配線３のカバレッジが十分で
なくなり、第１層と第２層金属配線３，５間で短絡した
り、第３図（ｂ）に示すように、空洞６が生じ、後のウ
エット工程でこの部分に溶液が侵入し、第１層金属配線
３を腐食したりするなどの問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、第１層金属配線のコンタクトホール部分で
のオーバハング形状を改善し、平坦化することにより、
より信頼性の高い多層配線構造を実現した半導体装置の
製造方法を得ろことを目的とする。
れたもので、第１層金属配線のコンタクトホール部分で
のオーバハング形状を改善し、平坦化することにより、
より信頼性の高い多層配線構造を実現した半導体装置の
製造方法を得ろことを目的とする。
この発明に係る半導体装置の製造方法は、多層金属配線
を有する半導体装置の製造方法において、下地金属上に
第１層絶縁膜を形成した後、コンタク１−ホールを形成
し、次いで全面に第１＠金属配綿を形成する工程、第１
層金属配線をイオンミリングによってエツチングし平坦
化する工程、第１層金属配線表面にスパッタまたは蒸着
によって配線金属を被着する工程、配線金属上に層間絶
縁膜を形成する工程２層間絶縁膜上に第２層金属配線を
形成する工程を含み、多層配線構造を形成するものであ
る。
を有する半導体装置の製造方法において、下地金属上に
第１層絶縁膜を形成した後、コンタク１−ホールを形成
し、次いで全面に第１＠金属配綿を形成する工程、第１
層金属配線をイオンミリングによってエツチングし平坦
化する工程、第１層金属配線表面にスパッタまたは蒸着
によって配線金属を被着する工程、配線金属上に層間絶
縁膜を形成する工程２層間絶縁膜上に第２層金属配線を
形成する工程を含み、多層配線構造を形成するものであ
る。
この発明においては、イオンミリングによる第１層金属
配線のエツチングによる平坦化によりコンタク）・ホー
ル部分における第１層金属配線のオーバハング形状が改
善され、平坦化される。
配線のエツチングによる平坦化によりコンタク）・ホー
ル部分における第１層金属配線のオーバハング形状が改
善され、平坦化される。
第１図（ａ）〜（ｅ）はこの発明の一実施例を示す工程
断面図である。
断面図である。
まず、第１図（ａ）に示すように、下地金属１上に第１
層絶縁膜２を形成した後、コンタクトホールを形成し、
次いで、全面に第１層金属配線３を形成する。この後、
第１図（ｂ）に示すように、イオンミリングによって第
１層金属配線３をエツチングして平坦化する。次に、第
１図（０）に示すように、再びスパッタまたは蒸着によ
り配線金属を第１層金属配線３表面に被着する。次に、
第１図（ｄ）に示すように、第２層絶縁膜４を公知のＣ
ＶＤ法によって第１Ｍ金属配線３表面全面に被着する。
層絶縁膜２を形成した後、コンタクトホールを形成し、
次いで、全面に第１層金属配線３を形成する。この後、
第１図（ｂ）に示すように、イオンミリングによって第
１層金属配線３をエツチングして平坦化する。次に、第
１図（０）に示すように、再びスパッタまたは蒸着によ
り配線金属を第１層金属配線３表面に被着する。次に、
第１図（ｄ）に示すように、第２層絶縁膜４を公知のＣ
ＶＤ法によって第１Ｍ金属配線３表面全面に被着する。
最後に、第１図（ｅ）に示すように、第２層金属配線５
を形成する。
を形成する。
以上のように、この発明においては、第１層金属配線３
をイオンミリングによって平坦化することで、コンタク
トホール部分における第１Ｎ金属配線３のオーバハング
状の形状を改善することができ、従来の方法で問題とな
っていた第２層絶縁膜４のカバレッジ不良による各層金
属配線間の短絡やコンタクトホール部分に生じる空洞６
の発生などを防止できる。
をイオンミリングによって平坦化することで、コンタク
トホール部分における第１Ｎ金属配線３のオーバハング
状の形状を改善することができ、従来の方法で問題とな
っていた第２層絶縁膜４のカバレッジ不良による各層金
属配線間の短絡やコンタクトホール部分に生じる空洞６
の発生などを防止できる。
なお、上記実施例では、２層からなる金属配線について
説明したが、これはｎ層からなる金属配線でもよく、上
記実施例と同様の効果を奏する。
説明したが、これはｎ層からなる金属配線でもよく、上
記実施例と同様の効果を奏する。
この発明は以上説明したとおり、多層金属配線を有する
半導体装置の製造方法において、下地金属上に第１層絶
縁膜を形成した後、コンタクトホールを形成し、次いで
全面に第１層金属配線を形成する工程、第１Ｍ金属配線
をイオンミリングによってエツチングし平坦化する工程
、第１Ｍ金属配線表面にスパッタまたは蒸着によって配
線金属を被着する工程、配線金属上に眉間絶縁膜を形成
する工程、 １８間絶縁膜上に第２層金属配線を形成す
る工程を含み、多層配線構造を形成するので、金属配線
間の短絡が防止され、信頼性の高い半導体装置が得られ
る効果がある。
半導体装置の製造方法において、下地金属上に第１層絶
縁膜を形成した後、コンタクトホールを形成し、次いで
全面に第１層金属配線を形成する工程、第１Ｍ金属配線
をイオンミリングによってエツチングし平坦化する工程
、第１Ｍ金属配線表面にスパッタまたは蒸着によって配
線金属を被着する工程、配線金属上に眉間絶縁膜を形成
する工程、 １８間絶縁膜上に第２層金属配線を形成す
る工程を含み、多層配線構造を形成するので、金属配線
間の短絡が防止され、信頼性の高い半導体装置が得られ
る効果がある。
【図面の簡単な説明】
第１図は乙の発明の一実施例による半導体装置の製造工
程を示す断面図、第２図は従来の半導体装置の製造工程
を示す断面図、第３図は従来の半導体装置の製造方法に
おいて生じた不良例を示す断面図である。 図において、１は下地金属、２は第１層絶縁膜、３は第
１層金属配線、４は第２層絶縁膜、５は第２層金属配線
である。 なお、各図中の同一符号は同一または相当部分を示す。 第１図 第１図 ’）：ｗＩ２２暦金属配球 第２図 第３図
程を示す断面図、第２図は従来の半導体装置の製造工程
を示す断面図、第３図は従来の半導体装置の製造方法に
おいて生じた不良例を示す断面図である。 図において、１は下地金属、２は第１層絶縁膜、３は第
１層金属配線、４は第２層絶縁膜、５は第２層金属配線
である。 なお、各図中の同一符号は同一または相当部分を示す。 第１図 第１図 ’）：ｗＩ２２暦金属配球 第２図 第３図
Claims (1)
- 多層金属配線膜を有する半導体装置の製造方法において
、下地金属上に第１層絶縁膜を形成した後、コンタクト
ホールを形成し、次いで全面に第１層金属配線を形成す
る工程、前記第１層金属配線をイオンミリングによって
エッチングし平坦化する工程、前記第１層金属配線表面
にスパッタまたは蒸着によって配線金属を被着する工程
、前記配線金属上に層間絶縁膜を形成する工程、前記層
間絶縁膜上に第２層金属配線を形成する工程を含み、多
層配線構造を形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22872186A JPS6381833A (ja) | 1986-09-25 | 1986-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22872186A JPS6381833A (ja) | 1986-09-25 | 1986-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381833A true JPS6381833A (ja) | 1988-04-12 |
Family
ID=16880773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22872186A Pending JPS6381833A (ja) | 1986-09-25 | 1986-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654233A (en) * | 1996-04-08 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company Ltd | Step coverage enhancement process for sub half micron contact/via |
-
1986
- 1986-09-25 JP JP22872186A patent/JPS6381833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654233A (en) * | 1996-04-08 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company Ltd | Step coverage enhancement process for sub half micron contact/via |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH01147843A (ja) | 半導体装置の製造方法 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPS62241339A (ja) | 半導体装置の製造方法 | |
| JP2000031148A (ja) | 半導体装置の製造方法 | |
| JPH02180017A (ja) | 層間絶縁膜の平坦化方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 | |
| KR20030054782A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH06326098A (ja) | 半導体装置の製造方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 |