JPS62241339A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62241339A JPS62241339A JP8361686A JP8361686A JPS62241339A JP S62241339 A JPS62241339 A JP S62241339A JP 8361686 A JP8361686 A JP 8361686A JP 8361686 A JP8361686 A JP 8361686A JP S62241339 A JPS62241339 A JP S62241339A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- contact holes
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- 239000010410 layer Substances 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 2
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
半導体装置の製造方法のうち、平担な層間絶縁膜を形成
する方法としてエッチバック法がある。
する方法としてエッチバック法がある。
以下にアルミニウム配線を２層有するＭＭＯ１３型半導
体装置について、有機樹脂膜としてフォトレジスト、層
間絶縁膜に二酸化硅素膜を用いた例について示す。
体装置について、有機樹脂膜としてフォトレジスト、層
間絶縁膜に二酸化硅素膜を用いた例について示す。
従来エッチバックは第２図（α）〜（６）図に示すよう
に、半導体基板２０１上に形成された一拡赦領域２０２
．ゲート酸化膜２０３．ゲート電極２０４上に層間絶縁
膜として二酸化硅素膜２゜５を形成し、その層間絶縁膜
上にコンタクトホールの２０６を形成しアルミニウムに
よりなる引き出し配ｇ２０７を形成し、気相成長法（以
下ＣＶＤと称する）などにより引き出し配線上に形成さ
れた層間絶縁膜２０８上に７オトレジスト２０９を塗布
し、層間絶縁膜２０８と７オトレジスト２０９を同一速
度でエツチングすることにより、層間絶縁膜を平担化し
たのち、コンタクトホール２１０．Ｂを形成し、アルミ
ニウムによりなる配線２１１を形成する方法が提案され
ている。
に、半導体基板２０１上に形成された一拡赦領域２０２
．ゲート酸化膜２０３．ゲート電極２０４上に層間絶縁
膜として二酸化硅素膜２゜５を形成し、その層間絶縁膜
上にコンタクトホールの２０６を形成しアルミニウムに
よりなる引き出し配ｇ２０７を形成し、気相成長法（以
下ＣＶＤと称する）などにより引き出し配線上に形成さ
れた層間絶縁膜２０８上に７オトレジスト２０９を塗布
し、層間絶縁膜２０８と７オトレジスト２０９を同一速
度でエツチングすることにより、層間絶縁膜を平担化し
たのち、コンタクトホール２１０．Ｂを形成し、アルミ
ニウムによりなる配線２１１を形成する方法が提案され
ている。
しかし前述の従来の技術では層間絶縁膜を平担化した後
コンタクトホールな形成するため、位置によっては異な
る厚さの層間絶縁膜をエツチングし、異なる深さのコン
タクトホールを形成する必要がある。しかし、層間絶縁
膜を位置によりて異なる速度でエツチングすることは不
可能であるため、層間絶縁膜の薄い部分では下の配線に
悪影響を及ぼす。
コンタクトホールな形成するため、位置によっては異な
る厚さの層間絶縁膜をエツチングし、異なる深さのコン
タクトホールを形成する必要がある。しかし、層間絶縁
膜を位置によりて異なる速度でエツチングすることは不
可能であるため、層間絶縁膜の薄い部分では下の配線に
悪影響を及ぼす。
本発明はこのような従来の半導体装置の層間絶縁膜の平
担化による間厘点を解決するもので、その目的とすると
ころは、より高集積化が可能で、より安定化した信頼性
の高い半導体装置の製造方法を提供するところにある。
担化による間厘点を解決するもので、その目的とすると
ころは、より高集積化が可能で、より安定化した信頼性
の高い半導体装置の製造方法を提供するところにある。
本発明の半導体装置の製造方法は半導体基板表面にトラ
ンジスタ、キャパシタ、ダイオードなどの素子、または
それらを接続する配線を形成する工程、前記素子あるい
は配線が形成された半導体装置表面に層間絶縁膜を形成
する工程、前記層間絶縁膜上にコンタクトホールな形成
する工程、前記フンタクトホールが形成された層間絶縁
膜上に有機樹脂膜を形成する工程、前記有機樹脂膜を前
記層間絶縁膜と同一速度でエツチングすることにより除
去し、同時に層間絶縁膜を形成する工程とからなること
を特徴とする。
ンジスタ、キャパシタ、ダイオードなどの素子、または
それらを接続する配線を形成する工程、前記素子あるい
は配線が形成された半導体装置表面に層間絶縁膜を形成
する工程、前記層間絶縁膜上にコンタクトホールな形成
する工程、前記フンタクトホールが形成された層間絶縁
膜上に有機樹脂膜を形成する工程、前記有機樹脂膜を前
記層間絶縁膜と同一速度でエツチングすることにより除
去し、同時に層間絶縁膜を形成する工程とからなること
を特徴とする。
第１図（α）〜（−）は本発明の実施例におけろ半導体
装置の製造工程に従う断面図であって、有機樹脂膜とし
てフォトレジストをもちい′アルミニウム２層配線をも
つＮＭＯ９型半導体装置を例示する。１０１は半導体基
板、ｆ０２，１０３は一拡散層、１０４はゲート電極、
１０５は二酸化硅素膜、１０６はコンタクトホールＡ、
１０７はアルミニウム配置１Ａ （、一層目）、１０８
は二酸化硅素膜、１０９はフォトレジスト、１１ｏはフ
ンタクトホー／Ｌ／Ｂ、ｊ１１はアルミニウム配置ｓＢ
（二層目）である。
装置の製造工程に従う断面図であって、有機樹脂膜とし
てフォトレジストをもちい′アルミニウム２層配線をも
つＮＭＯ９型半導体装置を例示する。１０１は半導体基
板、ｆ０２，１０３は一拡散層、１０４はゲート電極、
１０５は二酸化硅素膜、１０６はコンタクトホールＡ、
１０７はアルミニウム配置１Ａ （、一層目）、１０８
は二酸化硅素膜、１０９はフォトレジスト、１１ｏはフ
ンタクトホー／Ｌ／Ｂ、ｊ１１はアルミニウム配置ｓＢ
（二層目）である。
以下詳細に説明する。
まず第１図（α）にあるように、半導体基板１０１上に
鴨 拡散層１０２，１０５．ゲート電極１０４よりなる
半導体素子を形成し、二酸化硅素膜１０５．コンタクト
ホール１０６Ａを形成する次に第１図Ｃｂ）にあるよう
にアル４ ニウム配線１（１７を形成し層間絶縁膜１０
Ｂを形成後コンタクトホール１１０Ｂを形成する。
鴨 拡散層１０２，１０５．ゲート電極１０４よりなる
半導体素子を形成し、二酸化硅素膜１０５．コンタクト
ホール１０６Ａを形成する次に第１図Ｃｂ）にあるよう
にアル４ ニウム配線１（１７を形成し層間絶縁膜１０
Ｂを形成後コンタクトホール１１０Ｂを形成する。
次に第１図（Ｃ）にあるように層間絶縁膜上にフォトレ
ジスト１０９を塗布する。そして層間絶縁１０日と７オ
トレジス）１０９を同一速度でエツチングし、コンタク
トホールＢに残ったフォトレジストを除去することによ
り第１図Ｃｄ）の形状を得る。
ジスト１０９を塗布する。そして層間絶縁１０日と７オ
トレジス）１０９を同一速度でエツチングし、コンタク
トホールＢに残ったフォトレジストを除去することによ
り第１図Ｃｄ）の形状を得る。
そして峡後に第１図＜ｇ＞に示すようにアルミニウム配
線１１１を形成することにより半導体装置を完成させる
。
線１１１を形成することにより半導体装置を完成させる
。
以上の工程を経て平担化された層間絶縁膜をもつ半導体
装置が形成される。
装置が形成される。
以上述べたように本発明によれば平担化された層間絶縁
膜にコンタクトホールな形成する際に、まずコンタクト
ホールな形成し、その後、層間絶縁膜の凸部を除去する
ことにより、コンタクトホールの形成時におけるエツチ
ングについて、位置によるエツチング深さに差が生じな
い、このため従来の方式で生じていた、層間絶縁膜の薄
い部分におけるダメージの発生が減少するという効果を
有する。
膜にコンタクトホールな形成する際に、まずコンタクト
ホールな形成し、その後、層間絶縁膜の凸部を除去する
ことにより、コンタクトホールの形成時におけるエツチ
ングについて、位置によるエツチング深さに差が生じな
い、このため従来の方式で生じていた、層間絶縁膜の薄
い部分におけるダメージの発生が減少するという効果を
有する。
第１図（α）〜（１）は本発明の実施例による半導体装
置の製造工程断面図、第２図（α）〜（ｅ）は従来の方
法による半導体装置の製造工程断面図である。 １０１．２０１・・・・・・半導体基板１０２．２０２
・・・・・嘗−拡散層 １０３．２０３・・・・・・ 〃 １０４．２０４・・・・・・ゲート電極１０５．２０５
・・・・・・二酸化硅素膜１０６．２０６・・・・・・
フンタークトホールＡ１０７．２０７・・・・・・アル
ミニウム配線１０８．２０８・・・・・・二酸化硅素膜
１０９．２０９・・・・・・フォトレジスト１１０．２
１０・・・・・・コンタクトホールＢ１１１．２１１・
・・・・・アルミニウム配線以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鰻上 務、（他１名）゛、パ′１．ノ 鴬 １ 図
置の製造工程断面図、第２図（α）〜（ｅ）は従来の方
法による半導体装置の製造工程断面図である。 １０１．２０１・・・・・・半導体基板１０２．２０２
・・・・・嘗−拡散層 １０３．２０３・・・・・・ 〃 １０４．２０４・・・・・・ゲート電極１０５．２０５
・・・・・・二酸化硅素膜１０６．２０６・・・・・・
フンタークトホールＡ１０７．２０７・・・・・・アル
ミニウム配線１０８．２０８・・・・・・二酸化硅素膜
１０９．２０９・・・・・・フォトレジスト１１０．２
１０・・・・・・コンタクトホールＢ１１１．２１１・
・・・・・アルミニウム配線以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鰻上 務、（他１名）゛、パ′１．ノ 鴬 １ 図
Claims (1)
- 半導体基板上にトランジスタ、キャパシタ、ダイオード
などの素子、またはそれらを接続する配線を形成する工
程、前記素子あるいは配線が形成された半導体装置上に
層間絶縁膜を形成する工程、前記層間絶縁膜に導通をは
かる開孔部を形成する工程、前記開孔部が形成された層
間絶縁膜上に有機樹脂膜を形成する工程、前記有機樹脂
膜を前記層間絶縁膜と同一速度でエッチングすることに
より除去し、同時に層間絶縁膜の凸部分を除去し表面が
平担な層間絶縁膜を形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8361686A JPS62241339A (ja) | 1986-04-11 | 1986-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8361686A JPS62241339A (ja) | 1986-04-11 | 1986-04-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62241339A true JPS62241339A (ja) | 1987-10-22 |
Family
ID=13807419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8361686A Pending JPS62241339A (ja) | 1986-04-11 | 1986-04-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241339A (ja) |
-
1986
- 1986-04-11 JP JP8361686A patent/JPS62241339A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPS62241339A (ja) | 半導体装置の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JPH0418691B2 (ja) | ||
| JPH027432A (ja) | 半導体装置の製造方法 | |
| JPH0442558A (ja) | 半導体装置 | |
| JPH0148652B2 (ja) | ||
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH02284425A (ja) | 半導体装置の製造方法 | |
| JPS6167934A (ja) | 溝埋込分離の形成方法 | |
| JPS60119753A (ja) | 半導体装置の製造方法 |