JPH04162452A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04162452A
JPH04162452A JP28618090A JP28618090A JPH04162452A JP H04162452 A JPH04162452 A JP H04162452A JP 28618090 A JP28618090 A JP 28618090A JP 28618090 A JP28618090 A JP 28618090A JP H04162452 A JPH04162452 A JP H04162452A
Authority
JP
Japan
Prior art keywords
film
forming
metal
metal wiring
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28618090A
Other languages
English (en)
Inventor
Kazunori Shiyouraku
松落 一徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP28618090A priority Critical patent/JPH04162452A/ja
Publication of JPH04162452A publication Critical patent/JPH04162452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に金属配線の
形成方法に関する。
〔従来の技術〕
多層金属配線構造を有する半導体装置の最下層の金属配
線の従来の形成方法を、第2図(a)〜(c)に示す工
程順の縦断面図を用いて説明する。
ます、第2図(a)に示すように、下層配線層として例
えは拡散層2.多結晶シリコン配線3を有するシリコン
基板1において、シリコン基板1の表面に形成された層
間絶縁膜4上に、コンタクトホール形成用のフォトレジ
スト膜5を形成する。続いて、フォトレジスト膜5をマ
スクにした等方性エツチングにより、コンタクトホール
6aを形成する。
次に、第2図(b)に示すように、再びフォトレジスト
膜5をマスクにして、異方性エツチングを行ない、コン
タクトホール6bを形成する。
コンタクトホール6a、6bにより、完全なコンタクト
ホールが完成する。コンタクトホールの形成を2段階に
分けて行なうのは、次工程で形成する金属膜がコンタク
トホール6bの底部(ずなわち、下層配線層であるとこ
ろの拡散層2.多結晶シリコン配線3表面)にまで完全
に到達し、コンタクトホール内での金属膜の断線が起ら
ぬようにするためである。
次に、第2図(c)に示すように、フォトレジスト膜5
を除去し、全面に金属膜を′例えばスパッタ法により堆
積し、フォトレジスト膜(図示せず)をマスクにして金
属膜をエツチングすることにより、金属配線7を形成す
る。
〔発明が解決しようとする課題〕
上述した従来の製造方法により多層金属配線構造を有す
る半導体装置の最下層の金属配線の形成を行なうと、こ
の最下層の金属配線による段差を有する表面上に、新た
に形成した層間絶縁膜を介して上層の金属配線を形成す
ることになる。この場合、この段差の存在により、上層
の金属配線はこの部分で断線したりマイグレーションを
起しやすくなる。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、 下層配線層1層間絶縁膜を有する半導体基板上の層間絶
縁膜の所定位置に、異方性エツチングにより下層配線層
に達する開口部を設ける工程と、開口部に埋め込み導体
層を形成する工程と、金属配線形成領域を除く領域に、
フォトレジスト膜を形成する工程と、 フォトレジスト膜をマスクにして金属配線形成領域の層
間絶縁膜、および埋め込み導体層を異方性エツチングす
ることにより、金属配線形成領域に溝を形成する工程と
、 全面に金属膜を形成する工程と、 フォトレジスト膜をリフトオフすることにより、金属配
線形成領域に金属膜からなる金属配線を形成する工程と
、 を有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(e)は、本発明の一実施例を説明する
ための工程順の縦断面図である。
半導体基板であるところのシリコン基板1の表面には下
層配線層であるところの拡散層2が形成され、シリコン
基板1の表面上には下層配線層であるところの多結晶シ
リコン配線3.および例えばシリコン酸化膜からなる層
間絶縁膜4aが形成されている。層間絶縁膜4aの表面
は、エッチバックにより、平坦化されている。
なお、層間絶縁膜としては、PSG、BPSG等を用い
てもよい。このときの平坦化は、熱処理によるリフロー
等が用いられる。
まず、第1図(a)に示すように、コンタクトホール形
成用のフォトレジスト膜5aを形成し、その後、フォト
レジスト膜5aをエツチングマスクに、CF4にH2を
添加したガスをエツチングガスにして反応性イオンエツ
チング(RIE)を行なうことにより、拡散層2.多結
晶シリコン配線に達するコンタクトホール6cを形成す
る。
次にフォトレジスト膜5aを除去した後、第1図(b)
に示すように、埋め込み導体層であるところの埋め込み
多結晶シリコン8を、コンタクトホール6c内に形成す
る。
ここで、埋め込み多結晶シリコン8の第1の形成方法は
、全面に多結晶シリコン膜を堆積した後、CF4に02
を添加したガス等をエツチングガスにしてRIE法によ
るエッチバックを行なうことにより形成する。第2の形
成方法としては、多結晶シリコンの選択成長により形成
する。なお、タングステンの選択成長により埋め込み導
体層を形成してもよい。
次に、第1図(C)に示すように、まず、金属配線形成
領域以外の領域に、金属配線の反転パターンからなるフ
ォトレジスト膜9を形成する。この場合、フォトレジス
ト膜9はポジタイプであることが望ましい。続いて、フ
ォトレジスト膜9をエッチンクマスクに、CF4をエッ
チンクガスにしなRIE法により層間絶縁膜4aおよび
埋め込み多結晶シリコン8をエツチングして、金属配線
形成領域に金属配線埋め込み用溝10を形成する。
このとき、金属配線埋め込み用溝10の表面は、はぼ平
坦になる。埋め込み多結晶シリコン8の部分における溝
10の表面が多少間となる場合には、そのまま次工程に
進んてよい。しかし、埋め込み多結晶シリコン8の部分
における講10の表面が凸となる場合、CF4に02を
添加したガス等によるエッチバックを追加するのが好ま
しい。
次に、第1図(d)に示すように、全面に例えばスパッ
タ法により金属膜11を堆積する。金属膜11の膜厚は
溝10の深さ程度であることが望ましい。
次に、第1図(e)に示すように、フォトレジスト膜9
をリフトオフすることによりフォトレジスト膜9上の金
属膜11を除去し、溝10の部分にのみ金属膜11を残
して金属膜11からなる金属配線7aを形成する。
この段階で、金属配線7a並びに層間絶縁膜4aから構
成される表面は、はぼ平坦になる。
本実施例においては、コンタクトホールの形成か、1度
のフォトリソグラフィ工程でおこなえる。また、溝の形
成、金属膜の堆積の時点でコンタクトホール中に埋め込
み多結晶シリコンが存在するため、拡散層等へのこれら
の工程によるダメージの影響から保護される。
〔発明の効果〕
以上説明したように本発明は、多層金属配線を有する半
導体装置の最下層金属配線の製造方法において、層間絶
縁膜にRIEにより開口部を設け、これに埋め込み導体
層を形成し、最下層金属配線の反転パターンからなるフ
ォトレジスト膜を形成してまず最下層金属配線の埋め込
み用の溝を形成し、全面に金属膜を堆積してからリフト
オフにより前記フォトレジスト膜を除去することにより
、最下層金属配線を形成している。
このため、最下層金属配線を形成した後の表面はほぼ平
坦になり、最下層金属配線による段差は形成されぬこと
になり、この上層に形成する上層金属配線における最下
層金属配線の段差による断線は、回避することができる
。また、従来見られた最下層金属配線の段差部における
上層配線のマイグレーションの発生が起りやすいという
現象も、回避することが可能となる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順の縦断面図、第2図(a)〜(C)は従来の
半導体装置の製造方法を説明するための工程順の縦断面
図である。 1・・・シリコン基板、2・・・拡散層、3・・・多結
晶シリコン配線、4,4a・・・層間絶縁膜、5.5a
。 9・・・フォトレジスト膜、6a、6b、6c・・・コ
ンタクトホール、7,7a・・・金属配線、8・・・埋
め込み多結晶シリコン、10・・・金属配線埋め込み用
溝、11・・・金属膜。

Claims (1)

  1. 【特許請求の範囲】  下層配線層、層間絶縁膜を有する半導体基板上の前記
    層間絶縁膜の所定位置に、異方性エッチングにより前記
    下層配線層に達する開口部を設ける工程と、 前記開口部に埋め込み導体層を形成する工程と、 金属配線形成領域を除く領域に、フォトレジスト膜を形
    成する工程と、 前記フォトレジスト膜をマスクにして前記金属配線形成
    領域の前記層間絶縁膜、および前記埋め込み導体層を異
    方性エッチングすることにより、前記金属配線形成領域
    に溝を形成する工程と、全面に金属膜を形成する工程と
    、 前記フォトレジスト膜をリフトオフすることにより、前
    記金属配線形成領域に前記金属膜からなる金属配線を形
    成する工程と、 を有することを特徴とする半導体装置の製造方法。
JP28618090A 1990-10-24 1990-10-24 半導体装置の製造方法 Pending JPH04162452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28618090A JPH04162452A (ja) 1990-10-24 1990-10-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28618090A JPH04162452A (ja) 1990-10-24 1990-10-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04162452A true JPH04162452A (ja) 1992-06-05

Family

ID=17700986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28618090A Pending JPH04162452A (ja) 1990-10-24 1990-10-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04162452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514186A (ja) * 2003-06-23 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション ライン及びビア導体のための異なる材料を有するデュアル・ダマシン相互接続構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514186A (ja) * 2003-06-23 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション ライン及びビア導体のための異なる材料を有するデュアル・ダマシン相互接続構造体

Similar Documents

Publication Publication Date Title
US5308786A (en) Trench isolation for both large and small areas by means of silicon nodules after metal etching
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
JP3214475B2 (ja) デュアルダマシン配線の形成方法
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
JPH098039A (ja) 埋め込み配線の形成方法及び埋め込み配線
JPH04307934A (ja) タングステンプラグの形成方法
JPH03248534A (ja) 半導体素子の製造方法
JPS5898943A (ja) 半導体装置の製造方法
JPH04162452A (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH09330928A (ja) 配線層の形成方法
JP3065395B2 (ja) 半導体素子の製造方法
US6599825B2 (en) Method for forming wiring in semiconductor device
JP2914416B2 (ja) 半導体装置の製造方法
JP3063165B2 (ja) 半導体装置及びその製造方法
JPH08330252A (ja) 半導体装置の製造方法
JPH02156537A (ja) 半導体装置の製造方法
JPH04127425A (ja) 半導体集積回路の製造方法
JP2570992B2 (ja) 半導体集積回路装置の製造方法
JPH03105947A (ja) 半導体装置の製造方法
JPH08293552A (ja) プラグの形成方法
KR100260522B1 (ko) 반도체소자의콘택홀매립방법
JPH02166731A (ja) 半導体装置の製造方法
JPH1187492A (ja) 半導体装置の製造方法
JPH02281622A (ja) 半導体装置の製造方法