JPH05267470A - 集積回路装置およびその製造方法 - Google Patents
集積回路装置およびその製造方法Info
- Publication number
- JPH05267470A JPH05267470A JP5862492A JP5862492A JPH05267470A JP H05267470 A JPH05267470 A JP H05267470A JP 5862492 A JP5862492 A JP 5862492A JP 5862492 A JP5862492 A JP 5862492A JP H05267470 A JPH05267470 A JP H05267470A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- hole
- insulating layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 集積回路装置、特に、多層配線の相互接続用
スルーホールに特徴を有する集積回路装置およびその製
造方法に関し、複数の配線層のスルーホールを集中して
スタックした層間接続部において、スルーホール内の配
線層の表面を浅くして段差を小さくし、配線層の断線等
が生じないようにする。 【構成】 半導体基板１あるいは下層配線層２の上に、
複数の下層スルーホール４からなる下層スルーホール領
域５を有する下層絶縁層３を形成し、その上に下層スル
ーホール領域５の下層スルーホール４を通して前記基板
１あるいは下層配線層２と接続され、表面が実質的に平
坦な中間配線層６を形成し、その上に１個あるいは複数
のスルーホールからなる上層スルーホール領域８を有す
る上層絶縁層７を形成し、その上に上層スルーホール領
域８を通して中間配線層６と接続される上層配線層９を
形成する。
スルーホールに特徴を有する集積回路装置およびその製
造方法に関し、複数の配線層のスルーホールを集中して
スタックした層間接続部において、スルーホール内の配
線層の表面を浅くして段差を小さくし、配線層の断線等
が生じないようにする。 【構成】 半導体基板１あるいは下層配線層２の上に、
複数の下層スルーホール４からなる下層スルーホール領
域５を有する下層絶縁層３を形成し、その上に下層スル
ーホール領域５の下層スルーホール４を通して前記基板
１あるいは下層配線層２と接続され、表面が実質的に平
坦な中間配線層６を形成し、その上に１個あるいは複数
のスルーホールからなる上層スルーホール領域８を有す
る上層絶縁層７を形成し、その上に上層スルーホール領
域８を通して中間配線層６と接続される上層配線層９を
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置、特に、
多層配線の相互接続用スルーホールに特徴を有する集積
回路装置とその製造方法に関する。
多層配線の相互接続用スルーホールに特徴を有する集積
回路装置とその製造方法に関する。
【０００２】
【従来の技術】集積回路装置の多層配線において、配線
層相互間を接続する必要がある場合には、接続する必要
がある配線層の間の絶縁層に適宜スルーホールを形成
し、このスルーホールを通して接続していた。ところ
が、近年の集積回路装置の高集積化に伴い、回路素子を
微細化するとともに、集積回路装置内の多層配線を高集
積化することが要求されている。
層相互間を接続する必要がある場合には、接続する必要
がある配線層の間の絶縁層に適宜スルーホールを形成
し、このスルーホールを通して接続していた。ところ
が、近年の集積回路装置の高集積化に伴い、回路素子を
微細化するとともに、集積回路装置内の多層配線を高集
積化することが要求されている。
【０００３】この場合、従来、任意の場所に適宜スルー
ホールを形成し、このスルーホールを通して上下の配線
層を接続していたことに代えて、配線層間を接続するた
めのスルーホールを適宜集中してスタックし、スルーホ
ールの占有面積を節減することが提案され、実用化され
ている。
ホールを形成し、このスルーホールを通して上下の配線
層を接続していたことに代えて、配線層間を接続するた
めのスルーホールを適宜集中してスタックし、スルーホ
ールの占有面積を節減することが提案され、実用化され
ている。
【０００４】図４は、従来の集積回路装置の層間接続部
の構成説明図である。この図において、３１は半導体基
板、３２は下層配線層、３３は下層絶縁層、３４は下層
スルーホール、３５は中間配線層、３６は上層絶縁層、
３７は上層スルーホール、３８は上層配線層である。
の構成説明図である。この図において、３１は半導体基
板、３２は下層配線層、３３は下層絶縁層、３４は下層
スルーホール、３５は中間配線層、３６は上層絶縁層、
３７は上層スルーホール、３８は上層配線層である。
【０００５】この従来の集積回路装置の層間接続部にお
いては、集積回路が形成された半導体基板３１の上に下
層配線層３２が形成され、その上に下層スルーホール３
４を有する下層絶縁層３３が形成され、その上に下層ス
ルーホール３４の内部に延びて下層配線層３２に接続さ
れる中間配線層３５が形成され、その上に上層スルーホ
ール３７を有する上層絶縁層３６が形成され、この上層
スルーホール３７の内部に延びて中間配線層３５に接続
される上層配線層３８が形成されている。
いては、集積回路が形成された半導体基板３１の上に下
層配線層３２が形成され、その上に下層スルーホール３
４を有する下層絶縁層３３が形成され、その上に下層ス
ルーホール３４の内部に延びて下層配線層３２に接続さ
れる中間配線層３５が形成され、その上に上層スルーホ
ール３７を有する上層絶縁層３６が形成され、この上層
スルーホール３７の内部に延びて中間配線層３５に接続
される上層配線層３８が形成されている。
【０００６】そして、例えば、上層配線層３８が電源に
接続され、このスルーホールを介して、中間配線層と下
層配線層を経てそれぞれの層の回路素子に電源を与える
ようになっている。このように２つのスルーホールを集
中してスタックすると、スルーホールを形成するために
必要な面積を節減することができる。
接続され、このスルーホールを介して、中間配線層と下
層配線層を経てそれぞれの層の回路素子に電源を与える
ようになっている。このように２つのスルーホールを集
中してスタックすると、スルーホールを形成するために
必要な面積を節減することができる。
【０００７】
【発明が解決しようとする課題】ところが、前記従来の
集積回路装置において、例えば電源用の層間接続部の複
数のスルーホールを集中してスタックする場合、下層の
スルーホールの全面に上層のスルーホールをスタックし
ていたため、この図にも示されているように、スルーホ
ール内に延びる中間配線層３５、あるいは、上層配線層
３８の表面が、その周囲からみて深くなり、その傾向は
配線層の数が増加するに従って著しくなる傾向がある。
集積回路装置において、例えば電源用の層間接続部の複
数のスルーホールを集中してスタックする場合、下層の
スルーホールの全面に上層のスルーホールをスタックし
ていたため、この図にも示されているように、スルーホ
ール内に延びる中間配線層３５、あるいは、上層配線層
３８の表面が、その周囲からみて深くなり、その傾向は
配線層の数が増加するに従って著しくなる傾向がある。
【０００８】そのため、上層のスルーホールを形成する
際のレジスト膜の厚さが極端に異なることが原因してフ
ォトリソグラフィー工程の精度が低下し、スルーホール
の形状が不安定になり、あるいは、上層のスルーホール
近傍のＡｌ配線のステップカバレジが悪くなるため、Ａ
ｌ配線の電気抵抗が増大したり、Ａｌのエレクトロマイ
グレーションが生じて断線を生じるといった問題が生じ
ていた。本発明は、複数の配線層のスルーホールを集中
してスタックした層間接続部において、スルーホール内
の配線層の表面を浅くして、配線層の断線等が生じない
ようにすることを目的とする。
際のレジスト膜の厚さが極端に異なることが原因してフ
ォトリソグラフィー工程の精度が低下し、スルーホール
の形状が不安定になり、あるいは、上層のスルーホール
近傍のＡｌ配線のステップカバレジが悪くなるため、Ａ
ｌ配線の電気抵抗が増大したり、Ａｌのエレクトロマイ
グレーションが生じて断線を生じるといった問題が生じ
ていた。本発明は、複数の配線層のスルーホールを集中
してスタックした層間接続部において、スルーホール内
の配線層の表面を浅くして、配線層の断線等が生じない
ようにすることを目的とする。
【０００９】
【課題を解決するための手段】本発明にかかる集積回路
装置においては、基板あるいは下層配線層と、該基板あ
るいは下層配線層の上に形成された複数のスルーホール
からなる下層スルーホール領域を有する下層絶縁層と、
該下層絶縁層の上に形成され、該下層スルーホール領域
のスルーホールを通して該基板あるいは下層配線層と接
続される表面が実質的に平坦な中間配線層と、該中間配
線層の上に形成された１個あるいは複数のスルーホール
からなる上層スルーホール領域を有する上層絶縁層と、
該上層スルーホール領域を通して中間配線層と接続され
る上層配線層を有する構成を採用した。
装置においては、基板あるいは下層配線層と、該基板あ
るいは下層配線層の上に形成された複数のスルーホール
からなる下層スルーホール領域を有する下層絶縁層と、
該下層絶縁層の上に形成され、該下層スルーホール領域
のスルーホールを通して該基板あるいは下層配線層と接
続される表面が実質的に平坦な中間配線層と、該中間配
線層の上に形成された１個あるいは複数のスルーホール
からなる上層スルーホール領域を有する上層絶縁層と、
該上層スルーホール領域を通して中間配線層と接続され
る上層配線層を有する構成を採用した。
【００１０】また、本発明にかかる集積回路装置の製造
方法においては、基板あるいは下層配線層の上に複数の
スルーホールからなる下層スルーホール領域を有する下
層絶縁層を形成する工程と、該下層絶縁層の上に該下層
スルーホール領域のスルーホールを通して基板あるいは
下層配線層と接続される表面が実質的に平坦な中間配線
層を形成する工程と、該中間配線層の上に１個あるいは
複数のスルーホールからなる上層スルーホール領域を有
する上層絶縁層を形成する工程と、該上層スルーホール
領域のスルーホールを通して中間配線層と接続される上
層配線層を形成する工程を採用した。
方法においては、基板あるいは下層配線層の上に複数の
スルーホールからなる下層スルーホール領域を有する下
層絶縁層を形成する工程と、該下層絶縁層の上に該下層
スルーホール領域のスルーホールを通して基板あるいは
下層配線層と接続される表面が実質的に平坦な中間配線
層を形成する工程と、該中間配線層の上に１個あるいは
複数のスルーホールからなる上層スルーホール領域を有
する上層絶縁層を形成する工程と、該上層スルーホール
領域のスルーホールを通して中間配線層と接続される上
層配線層を形成する工程を採用した。
【００１１】
【作用】本発明のように、基板あるいは下層配線層の上
に複数のスルーホールからなる下層スルーホール領域を
有する絶縁層を形成し、その上に、下層スルーホール領
域のスルーホールを埋めて、基板あるいは下層配線層と
接続される中間配線層を形成してその表面を実質的に平
坦化すると、その上に形成する上層絶縁層をフォトリソ
グラフィー技術によって形成する際にレジスト膜が厚く
ならないため、露光パターンの拡散を防ぎ、レジスト膜
の除去が容易になり、かつ、その上に形成する上層配線
層の段差による断線等の障害を防ぐことができる。
に複数のスルーホールからなる下層スルーホール領域を
有する絶縁層を形成し、その上に、下層スルーホール領
域のスルーホールを埋めて、基板あるいは下層配線層と
接続される中間配線層を形成してその表面を実質的に平
坦化すると、その上に形成する上層絶縁層をフォトリソ
グラフィー技術によって形成する際にレジスト膜が厚く
ならないため、露光パターンの拡散を防ぎ、レジスト膜
の除去が容易になり、かつ、その上に形成する上層配線
層の段差による断線等の障害を防ぐことができる。
【００１２】
【実施例】以下，本発明の実施例を説明する。 （第１実施例）図１は、第１実施例の集積回路装置の層
間接続部の構成説明図である。この図において、１は半
導体基板、２は下層配線層、３は下層絶縁層、４は下層
スルーホール、５は下層スルーホール領域、６は中間配
線層、７は上層絶縁層、８は上層スルーホール領域、９
は上層配線層である。
間接続部の構成説明図である。この図において、１は半
導体基板、２は下層配線層、３は下層絶縁層、４は下層
スルーホール、５は下層スルーホール領域、６は中間配
線層、７は上層絶縁層、８は上層スルーホール領域、９
は上層配線層である。
【００１３】この実施例においては、半導体基板１の上
に下層配線層２が形成され、その上に下層絶縁層３が形
成されている。また、この下層絶縁層３には、分割され
た複数個の下層スルーホール４からなる下層スルーホー
ル領域５が形成されている。また、この下層絶縁層３の
上には、この複数の下層スルーホール４を通して下層配
線層２に接続される中間配線層６が形成されている。ま
た、この中間配線層６の上には、１個の大きなスルーホ
ールからなる上層スルーホール領域８を有する上層絶縁
層７が形成されている。そして、この上層絶縁層７の上
には、上層スルーホール領域８によって中間配線層６に
接続される上層配線層９が形成されている。
に下層配線層２が形成され、その上に下層絶縁層３が形
成されている。また、この下層絶縁層３には、分割され
た複数個の下層スルーホール４からなる下層スルーホー
ル領域５が形成されている。また、この下層絶縁層３の
上には、この複数の下層スルーホール４を通して下層配
線層２に接続される中間配線層６が形成されている。ま
た、この中間配線層６の上には、１個の大きなスルーホ
ールからなる上層スルーホール領域８を有する上層絶縁
層７が形成されている。そして、この上層絶縁層７の上
には、上層スルーホール領域８によって中間配線層６に
接続される上層配線層９が形成されている。
【００１４】この集積回路装置の層間接続部において
は、上層配線層９が電源回路に接続されており、この中
間配線層６を通して中間層の回路素子に電源が与えら
れ、下層配線層２を通して下層の回路素子に電源が与え
られる。
は、上層配線層９が電源回路に接続されており、この中
間配線層６を通して中間層の回路素子に電源が与えら
れ、下層配線層２を通して下層の回路素子に電源が与え
られる。
【００１５】この実施例の層間接続部においては、中間
配線層の表面が平坦化されているため、その上に上層絶
縁層７の上層スルーホール領域８をフォトリソグラフィ
ー技術によって形成する場合のレジスト膜の厚さが従来
技術による場合に比較して薄く、このレジスト膜内での
露光光の乱反射が減少し、鮮明な露光パターンが得ら
れ、かつ、レジスト膜の除去が容易になる。また、上層
絶縁層７の上に形成される上層配線層９に段切れ等の障
害が生じることがない。
配線層の表面が平坦化されているため、その上に上層絶
縁層７の上層スルーホール領域８をフォトリソグラフィ
ー技術によって形成する場合のレジスト膜の厚さが従来
技術による場合に比較して薄く、このレジスト膜内での
露光光の乱反射が減少し、鮮明な露光パターンが得ら
れ、かつ、レジスト膜の除去が容易になる。また、上層
絶縁層７の上に形成される上層配線層９に段切れ等の障
害が生じることがない。
【００１６】ここで、この実施例における中間配線層の
いくつかの形成方法を説明する。
いくつかの形成方法を説明する。
【００１７】１．高温バイアススパッタ法 基板ホルダーに直流または高周波の電圧を印加した状態
で、常時イオン衝撃しながら成膜する方法である。この
方法によって下層絶縁層の上に中間配線層を形成する
と、ステップカバレジが良好であるため下層絶縁層に
１．５μｍ以下、特にサブミクロンオーダーの開口（Ｖ
ｉａ）、すなわち、下層スルーホール４が存在しても、
堆積された中間配線層の表面は実質的に平坦になる。
で、常時イオン衝撃しながら成膜する方法である。この
方法によって下層絶縁層の上に中間配線層を形成する
と、ステップカバレジが良好であるため下層絶縁層に
１．５μｍ以下、特にサブミクロンオーダーの開口（Ｖ
ｉａ）、すなわち、下層スルーホール４が存在しても、
堆積された中間配線層の表面は実質的に平坦になる。
【００１８】２．ブランクタングステンＣＶＤ法 タングステンをカバレジよくＣＶＤ成長する方法であ
る。この方法によって下層絶縁層の上に中間配線層を形
成すると、下層絶縁層に１．５μｍ以下、特にサブミク
ロンオーダーの開口（Ｖｉａ）が存在しても、この開口
を埋めてタングステンを堆積することができる。開口を
埋めてタングステンを堆積した後に、過剰に堆積したタ
ングステンをエッチバックしてタングステンを開口の上
縁まで埋め込むことができる。その上にさらに中間配線
層を堆積することによって表面が実質的に平坦な中間配
線層を形成することができる。
る。この方法によって下層絶縁層の上に中間配線層を形
成すると、下層絶縁層に１．５μｍ以下、特にサブミク
ロンオーダーの開口（Ｖｉａ）が存在しても、この開口
を埋めてタングステンを堆積することができる。開口を
埋めてタングステンを堆積した後に、過剰に堆積したタ
ングステンをエッチバックしてタングステンを開口の上
縁まで埋め込むことができる。その上にさらに中間配線
層を堆積することによって表面が実質的に平坦な中間配
線層を形成することができる。
【００１９】３．Ａｌスパッタ膜レーザ溶融法 Ａｌ層をスパッタリングによって形成した後に、このＡ
ｌ層に不活性ガス，非酸化性ガスあるいは真空中でレー
ザ光を照射して溶融リフローして表面を平坦化する方法
である。この方法によって下層絶縁層の上に中間配線層
を形成すると、下層絶縁層に開口（Ｖｉａ）が存在して
も、リフロー後の中間配線層の表面を平坦化することが
できる。
ｌ層に不活性ガス，非酸化性ガスあるいは真空中でレー
ザ光を照射して溶融リフローして表面を平坦化する方法
である。この方法によって下層絶縁層の上に中間配線層
を形成すると、下層絶縁層に開口（Ｖｉａ）が存在して
も、リフロー後の中間配線層の表面を平坦化することが
できる。
【００２０】なお、この場合、半導体基板１の上に下層
配線層２が形成されず、中間配線層６が、半導体基板１
の表面に形成されている回路に直接接続される場合で
も、上記と同様の効果を生じる。また、上記の説明で
は、分離した複数のスルーホールの形状は矩形，正方
形，円形であることを前提にしていたが、このスルーホ
ールが細溝状であっても同様の効果を生じる。本発明に
おいては、いずれの形状であっても、スルーホールの短
い方の差し渡し距離をその径と呼ぶことにする。
配線層２が形成されず、中間配線層６が、半導体基板１
の表面に形成されている回路に直接接続される場合で
も、上記と同様の効果を生じる。また、上記の説明で
は、分離した複数のスルーホールの形状は矩形，正方
形，円形であることを前提にしていたが、このスルーホ
ールが細溝状であっても同様の効果を生じる。本発明に
おいては、いずれの形状であっても、スルーホールの短
い方の差し渡し距離をその径と呼ぶことにする。
【００２１】この実施例においては、１個の大きなスル
ーホールからなる上層スルーホール領域８を有する上層
絶縁層７を形成し、その上に上層配線層９を形成してい
るが、第２実施例のように、上層絶縁層にも下層絶縁層
と同様に複数のスルーホールを形成し、その上にさらに
平坦な配線層を形成することもできる。
ーホールからなる上層スルーホール領域８を有する上層
絶縁層７を形成し、その上に上層配線層９を形成してい
るが、第２実施例のように、上層絶縁層にも下層絶縁層
と同様に複数のスルーホールを形成し、その上にさらに
平坦な配線層を形成することもできる。
【００２２】（第２実施例）図２は、第２実施例の集積
回路装置の層間接続部の構成説明図である。この図にお
いて、１１は半導体基板、１２は第１の配線層、１３は
第１の絶縁層、１４はスルーホール、１５は第１のスル
ーホール領域、１６は第２の配線層、１７は第２の絶縁
層、１８はスルーホール、１９は第２のスルーホール領
域、２０は第２の配線層、２１は第３の絶縁層、２２は
スルーホール、２３は第３の配線層である。
回路装置の層間接続部の構成説明図である。この図にお
いて、１１は半導体基板、１２は第１の配線層、１３は
第１の絶縁層、１４はスルーホール、１５は第１のスル
ーホール領域、１６は第２の配線層、１７は第２の絶縁
層、１８はスルーホール、１９は第２のスルーホール領
域、２０は第２の配線層、２１は第３の絶縁層、２２は
スルーホール、２３は第３の配線層である。
【００２３】この実施例の集積回路装置の層間接続部は
スルーホール領域を３個重ねたものである。
スルーホール領域を３個重ねたものである。
【００２４】この実施例においては、半導体基板１１の
上に第１の配線層１２が形成され、その上に、分割され
た複数個のスルーホール１４からなる第１のスルーホー
ル領域１５をもつ第１の絶縁層１３が形成されている。
上に第１の配線層１２が形成され、その上に、分割され
た複数個のスルーホール１４からなる第１のスルーホー
ル領域１５をもつ第１の絶縁層１３が形成されている。
【００２５】また、この第１の絶縁層１３の上には、第
２の配線層１６が形成され、この複数個のスルーホール
１４を通して第１の配線層１２と接続されている。そし
てまた、この第２の配線層１６の上には、分割された複
数個のスルーホール１８からなる第２のスルーホール領
域１９をもつ第２の絶縁層１７が形成されている。
２の配線層１６が形成され、この複数個のスルーホール
１４を通して第１の配線層１２と接続されている。そし
てまた、この第２の配線層１６の上には、分割された複
数個のスルーホール１８からなる第２のスルーホール領
域１９をもつ第２の絶縁層１７が形成されている。
【００２６】そしてその上には、第３の配線層２０が形
成され、複数個のスルーホール１８を通して第２の配線
層１６と接続されている。また、その上には、１個の大
きなスルーホール２２をもつ第３のスルーホール領域を
もつ第３の絶縁層２１が形成されている。そして、この
第３の絶縁層２１の上には、第３のスルーホール領域の
スルーホール２２によって第３の配線層２０と接続する
第４の配線層２３が形成されている。
成され、複数個のスルーホール１８を通して第２の配線
層１６と接続されている。また、その上には、１個の大
きなスルーホール２２をもつ第３のスルーホール領域を
もつ第３の絶縁層２１が形成されている。そして、この
第３の絶縁層２１の上には、第３のスルーホール領域の
スルーホール２２によって第３の配線層２０と接続する
第４の配線層２３が形成されている。
【００２７】この実施例の層間接続部においては、最上
層の第４の配線層２３が電源回路に接続されており、こ
の第３の配線層２０，第２の配線層１６，第１の配線層
１２を経て各層の回路素子に電源が与えられる。
層の第４の配線層２３が電源回路に接続されており、こ
の第３の配線層２０，第２の配線層１６，第１の配線層
１２を経て各層の回路素子に電源が与えられる。
【００２８】第２，第３，第４の配線層を形成する方法
は、第１実施例において説明したものと同様である。こ
の図に示されているように、第３配線層までスタックし
ても各配線層の表面は、１層の場合と同じ程度に平坦で
あり、その上に形成する配線層に段差による段切れ等の
悪影響を与えず、レジスト膜が厚くなることによる前記
の悪影響を除くことができる。本発明の効果は、スルー
ホールを４個以上重ねた場合も同様であることはいうま
でもない。
は、第１実施例において説明したものと同様である。こ
の図に示されているように、第３配線層までスタックし
ても各配線層の表面は、１層の場合と同じ程度に平坦で
あり、その上に形成する配線層に段差による段切れ等の
悪影響を与えず、レジスト膜が厚くなることによる前記
の悪影響を除くことができる。本発明の効果は、スルー
ホールを４個以上重ねた場合も同様であることはいうま
でもない。
【００２９】（第３実施例）図３（Ａ），（Ｂ）は、第
３実施例の集積回路装置の層間接続部の構成説明図であ
る。図３（Ａ）はこの実施例の３層配線構造の説明図、
図３（Ｂ）は第２実施例において生じる可能性がある３
層配線構造の説明図である。この図における符号は図２
で用いたものを使用し、説明を省略する。
３実施例の集積回路装置の層間接続部の構成説明図であ
る。図３（Ａ）はこの実施例の３層配線構造の説明図、
図３（Ｂ）は第２実施例において生じる可能性がある３
層配線構造の説明図である。この図における符号は図２
で用いたものを使用し、説明を省略する。
【００３０】第２実施例の３層配線構造においては、再
度図３（Ｂ）にその要部が示されるように、半導体基板
１１の上に第１の配線層１２を形成し、その上に、複数
個のスルーホール１４からなる第１のスルーホール領域
１５をもつ第１の絶縁層１３を形成し、その上に第２の
配線層１６を形成し、この第２の配線層１６の上に、第
１の絶縁層１３のスルーホール１４と重なる位置に、複
数のスルーホール１８を有する第２のスルーホール領域
１９をもつ第２の絶縁層１７を形成し、さらにその上に
第３の配線層２０を形成している。
度図３（Ｂ）にその要部が示されるように、半導体基板
１１の上に第１の配線層１２を形成し、その上に、複数
個のスルーホール１４からなる第１のスルーホール領域
１５をもつ第１の絶縁層１３を形成し、その上に第２の
配線層１６を形成し、この第２の配線層１６の上に、第
１の絶縁層１３のスルーホール１４と重なる位置に、複
数のスルーホール１８を有する第２のスルーホール領域
１９をもつ第２の絶縁層１７を形成し、さらにその上に
第３の配線層２０を形成している。
【００３１】このように、上下のスルーホールを同じ位
置に形成して重ねると、第１の絶縁層１３のスルーホー
ル１４の上に形成される第２の配線層１６の正面は、ス
ルーホールの埋め込み方式によっては、多少窪む場合が
あり、その上に第２の絶縁層１７、第３の配線層２０を
形成し、さらに第３の配線層，第４の配線層と層数を増
加した場合は、上層に行くに従いこの傾向が重畳されて
凹凸が顕著になり、スルーホールのメタルカバレジが悪
化する恐れがある。
置に形成して重ねると、第１の絶縁層１３のスルーホー
ル１４の上に形成される第２の配線層１６の正面は、ス
ルーホールの埋め込み方式によっては、多少窪む場合が
あり、その上に第２の絶縁層１７、第３の配線層２０を
形成し、さらに第３の配線層，第４の配線層と層数を増
加した場合は、上層に行くに従いこの傾向が重畳されて
凹凸が顕著になり、スルーホールのメタルカバレジが悪
化する恐れがある。
【００３２】この実施例の集積回路装置においては、こ
の弊害を除くために、上下の絶縁層のスルーホールの位
置を交互にずらして重なり合わないようにした。図３
（Ａ）はこの実施例の３層配線構造を示している。この
実施例の３層配線構造においては、半導体基板１１の上
に第１の配線層１２を形成し、その上に、複数個のスル
ーホール１４からなる第１のスルーホール領域１５をも
つ第１の絶縁層１３を形成し、その上に第２の配線層１
６を形成し、この第２の配線層１６の上に、第１の絶縁
層１３のスルーホール１４と重ならないように第１の絶
縁層１３のスルーホールと交互にずらした位置に、複数
のスルーホール１８を有する第２のスルーホール領域１
９をもつ第２の絶縁層１７を形成し、その上に第３の配
線層２０を形成した。
の弊害を除くために、上下の絶縁層のスルーホールの位
置を交互にずらして重なり合わないようにした。図３
（Ａ）はこの実施例の３層配線構造を示している。この
実施例の３層配線構造においては、半導体基板１１の上
に第１の配線層１２を形成し、その上に、複数個のスル
ーホール１４からなる第１のスルーホール領域１５をも
つ第１の絶縁層１３を形成し、その上に第２の配線層１
６を形成し、この第２の配線層１６の上に、第１の絶縁
層１３のスルーホール１４と重ならないように第１の絶
縁層１３のスルーホールと交互にずらした位置に、複数
のスルーホール１８を有する第２のスルーホール領域１
９をもつ第２の絶縁層１７を形成し、その上に第３の配
線層２０を形成した。
【００３３】このように、上下のスルーホールを重なら
ないようにすると、第１の絶縁層１３のスルーホール１
４の上に形成される第２の配線層１６の表面が多少窪む
ことがあっても、その上に形成される第３の配線層２０
の表面に生じる窪みによって相殺されることになり、平
坦性が維持される。さらに配線層の数を増加した場合で
も、この理由によって表面の平坦性を維持し、スルーホ
ールのメタルカバレジが悪化するのを防ぐことができ
る。
ないようにすると、第１の絶縁層１３のスルーホール１
４の上に形成される第２の配線層１６の表面が多少窪む
ことがあっても、その上に形成される第３の配線層２０
の表面に生じる窪みによって相殺されることになり、平
坦性が維持される。さらに配線層の数を増加した場合で
も、この理由によって表面の平坦性を維持し、スルーホ
ールのメタルカバレジが悪化するのを防ぐことができ
る。
【００３４】
【発明の効果】以上説明したように、本発明によると、
スルーホールをスタックしてもスルーホールの段差が増
大することを防ぐことができ、その後の工程の安定性，
信頼性を向上することができ、集積回路の高集積化に寄
与するところが大きい。
スルーホールをスタックしてもスルーホールの段差が増
大することを防ぐことができ、その後の工程の安定性，
信頼性を向上することができ、集積回路の高集積化に寄
与するところが大きい。
【図１】第１実施例の集積回路装置の層間接続部の構成
説明図である。
説明図である。
【図２】第２実施例の集積回路装置の層間接続部の構成
説明図である。
説明図である。
【図３】（Ａ），（Ｂ）は、第３実施例の集積回路装置
の層間接続部の構成説明図である。
の層間接続部の構成説明図である。
【図４】従来の集積回路装置の層間接続部の構成説明図
である。
である。
１ 半導体基板 ２ 下層配線層 ３ 下層絶縁層 ４ 下層スルーホール ５ 下層スルーホール領域 ６ 中間配線層 ７ 上層絶縁層 ８ 上層スルーホール領域 ９ 上層配線層
Claims (6)
- 【請求項１】 基板あるいは下層配線層と、該基板ある
いは下層配線層の上に形成された複数のスルーホールか
らなる下層スルーホール領域を有する下層絶縁層と、該
下層絶縁層の上に形成され、該下層スルーホール領域の
スルーホールを通して該基板あるいは下層配線層と接続
される表面が実質的に平坦な中間配線層と、該中間配線
層の上に形成された１個あるいは複数のスルーホールか
らなる上層スルーホール領域を有する上層絶縁層と、該
上層スルーホール領域を通して中間配線層と接続される
上層配線層を有することを特徴とする集積回路装置。 - 【請求項２】 下層スルーホール領域のスルーホールの
径が１．５μｍ以下であることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 下層スルーホール領域のスルーホールが
中間配線層とは異なる導電体によって埋め込まれている
ことを特徴とする請求項１または請求項２に記載の集積
回路装置。 - 【請求項４】 基板あるいは下層配線層の上に複数のス
ルーホールからなる下層スルーホール領域を有する下層
絶縁層を形成する工程と、該下層絶縁層の上に該下層ス
ルーホール領域のスルーホールを通して基板あるいは下
層配線層と接続される表面が実質的に平坦な中間配線層
を形成する工程と、該中間配線層の上に１個あるいは複
数のスルーホールからなる上層スルーホール領域を有す
る上層絶縁層を形成する工程と、該上層スルーホール領
域のスルーホールを通して中間配線層と接続される上層
配線層を形成する工程を含むことを特徴とする集積回路
装置の製造方法。 - 【請求項５】 基板あるいは下層配線層の上に複数のス
ルーホールからなる下層スルーホール領域を有する下層
絶縁層を形成する工程と、該スルーホールに高温スパッ
タ法，高温バイアススパッタ法，リフロー等により導電
体を埋め込んで下層絶縁層の表面を平坦化する工程と、
該平坦化された下層絶縁層の上に中間配線層を形成する
工程と、該中間配線層の上に１個あるいは複数のスルー
ホールからなる上層スルーホール領域を有する上層絶縁
層を形成する工程と、該上層スルーホール領域を介して
中間配線層と接続される上層配線層を形成する工程を含
むことを特徴とする集積回路装置の製造方法。 - 【請求項６】 スルーホールの径を１．５μｍ以下にす
ることを特徴とする請求項４または請求項５に記載の集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5862492A JPH05267470A (ja) | 1992-03-17 | 1992-03-17 | 集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5862492A JPH05267470A (ja) | 1992-03-17 | 1992-03-17 | 集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267470A true JPH05267470A (ja) | 1993-10-15 |
Family
ID=13089736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5862492A Pending JPH05267470A (ja) | 1992-03-17 | 1992-03-17 | 集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015501082A (ja) * | 2011-12-02 | 2015-01-08 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494622U (ja) * | 1972-04-13 | 1974-01-15 | ||
| JPS59169154A (ja) * | 1983-03-16 | 1984-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63188957A (ja) * | 1987-02-02 | 1988-08-04 | Seiko Epson Corp | 半導体装置 |
| JPH02187051A (ja) * | 1989-01-13 | 1990-07-23 | Fujitsu Ltd | 半導体装置 |
| JPH031538A (ja) * | 1989-05-29 | 1991-01-08 | Sony Corp | 半導体装置 |
-
1992
- 1992-03-17 JP JP5862492A patent/JPH05267470A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494622U (ja) * | 1972-04-13 | 1974-01-15 | ||
| JPS59169154A (ja) * | 1983-03-16 | 1984-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63188957A (ja) * | 1987-02-02 | 1988-08-04 | Seiko Epson Corp | 半導体装置 |
| JPH02187051A (ja) * | 1989-01-13 | 1990-07-23 | Fujitsu Ltd | 半導体装置 |
| JPH031538A (ja) * | 1989-05-29 | 1991-01-08 | Sony Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015501082A (ja) * | 2011-12-02 | 2015-01-08 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010006846A1 (en) | Method and structure for bonding layers in a semiconductor device | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JP3187500B2 (ja) | 配線構造体の製作方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPS6346751A (ja) | ２つの金属化面間の絶縁層中に低抵抗接合層を製造する方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPH08227886A (ja) | 半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| KR20020086098A (ko) | 다층 배선의 콘택 구조 및 그 형성 방법 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH0319225A (ja) | 多層配線の形成方法 | |
| JPH098133A (ja) | 半導体集積回路装置 | |
| JPH0193150A (ja) | 半導体装置の製造方法 | |
| JPH04302455A (ja) | 半導体装置 | |
| JPH0374512B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |