JPH0319225A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH0319225A JPH0319225A JP15343189A JP15343189A JPH0319225A JP H0319225 A JPH0319225 A JP H0319225A JP 15343189 A JP15343189 A JP 15343189A JP 15343189 A JP15343189 A JP 15343189A JP H0319225 A JPH0319225 A JP H0319225A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer connection
- layer
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 238000002844 melting Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000002131 composite material Substances 0.000 abstract description 2
- 230000008018 melting Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路、特に高密度化を目的として
多層配線構造を有する集積回路の多層配線の形成方歩に
関するものである。
多層配線構造を有する集積回路の多層配線の形成方歩に
関するものである。
従来の技術
近年、マイクロプロセッサの高機能化，メモリーの大容
量化に伴い、半導体素子は高密度化が進んでおり、多層
配線構造が多く用いられるようになってきた。多層配線
構造においては下層配線と上層配線の間の接続が重要な
技術となっている。
量化に伴い、半導体素子は高密度化が進んでおり、多層
配線構造が多く用いられるようになってきた。多層配線
構造においては下層配線と上層配線の間の接続が重要な
技術となっている。
以下、従来の多層配線の形成方法について説明する。第
２図は従来の多層配線の断面図であシ、１１は基板、１
２は基板１１の表面に選択的に形威された第１ＡＩｉｉ
ｌ！線、，１３は第１Ａｌ配線１２を含む基板１１の表
面全域に形成された絶縁膜、１４は絶縁膜１３に形成さ
れ第１ＡＩ！配線１２にいたるスルーホール、１６は絶
縁膜１３の表面に選択的に形成されスノレーホー／１／
１４を介して第１Ａｌ配線１２に接続される第２Ａｌ配
線である。
２図は従来の多層配線の断面図であシ、１１は基板、１
２は基板１１の表面に選択的に形威された第１ＡＩｉｉ
ｌ！線、，１３は第１Ａｌ配線１２を含む基板１１の表
面全域に形成された絶縁膜、１４は絶縁膜１３に形成さ
れ第１ＡＩ！配線１２にいたるスルーホール、１６は絶
縁膜１３の表面に選択的に形成されスノレーホー／１／
１４を介して第１Ａｌ配線１２に接続される第２Ａｌ配
線である。
発明が解決しようとする課題
しかしながら、上記従来の多層配線の形成方法ではスル
ーホーＡ／１４が微細化した場合にアルミの段差被覆性
の悪さからスルーホー／ｌ／１４内で第２ＡＩ配線１６
が断線し、第１Ａｌ配線１２との接続が不完全になると
いう問題点があった。
ーホーＡ／１４が微細化した場合にアルミの段差被覆性
の悪さからスルーホー／ｌ／１４内で第２ＡＩ配線１６
が断線し、第１Ａｌ配線１２との接続が不完全になると
いう問題点があった。
本発明は上記従来の問題点を解決するもので、第１Ａｌ
配線と第２Ａｌ配線との間の接続を完全なものとするこ
とのできる多層配線の形成方法を提供することを目的と
する。
配線と第２Ａｌ配線との間の接続を完全なものとするこ
とのできる多層配線の形成方法を提供することを目的と
する。
課題を解決するための手段
この目的を達或するために本発明の多層配線の形成方法
は、第１配線用ＡＪ層を形成した後、層間接続用Ａｌ層
を堆積し、所望の第１Ａｌ配線のパターニングを行ない
、層間接続用Ａｌを層間接続部のみ残してエッチングし
、その後層間接続用Ａｌをエッチングする際に用いたレ
ジストを残した″１壕絶縁膜を形成し、層間接続用Ａｌ
ｏ上の絶縁膜のみをレジストと共に除去する工程を備え
ている。
は、第１配線用ＡＪ層を形成した後、層間接続用Ａｌ層
を堆積し、所望の第１Ａｌ配線のパターニングを行ない
、層間接続用Ａｌを層間接続部のみ残してエッチングし
、その後層間接続用Ａｌをエッチングする際に用いたレ
ジストを残した″１壕絶縁膜を形成し、層間接続用Ａｌ
ｏ上の絶縁膜のみをレジストと共に除去する工程を備え
ている。
作 用
この構戒によって、第１Ａｌ配線と第２Ａｌ配線の接続
部に形威された層間接続用Ａｌが、スｐホール内での断
線を防ぎ、第２Ａｌ配線の形成の際、段差なくその被覆
性を良くし、層間の接続を完全なものとするため、配線
の信頼性を高めることができる。
部に形威された層間接続用Ａｌが、スｐホール内での断
線を防ぎ、第２Ａｌ配線の形成の際、段差なくその被覆
性を良くし、層間の接続を完全なものとするため、配線
の信頼性を高めることができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における多層配線の形成方法
の断面図を示すものである。第１図ａにおいて、基板１
上に、Ａｌ２．高融点金属３，Ａｌ４を順次蒸着する。
の断面図を示すものである。第１図ａにおいて、基板１
上に、Ａｌ２．高融点金属３，Ａｌ４を順次蒸着する。
高融点金属３としてはエッチングにおいてＡｌ ４と選
択性を持つものを選ぶ。
択性を持つものを選ぶ。
Ａｌ２，高融点金属３，Ａｌ４からなる複合層を第ＩＡ
ｌ配線所定のパターンに従ってエッチングを行ない、第
１図ｂに示すように、第１ＡＥ配線２ａ，高融点金属３
ａ ， Ａｊ’４ａを形戊する。つぎに第１図Ｃのよ
うに層間接続部にレジスト６を形成し、レジスト５をマ
スクとしてＡ／４ａをエッチングして層間接続用Ａｌ４
ｂを形成する。このとき高融点金属３ａは耐エッチング
層として働き、若干のオーバーエッチを加えることによ
ってレジスト６の下の層間接続用Ａｌ ４にアンダーカ
ットを生じさせる。その後レジスト６を残したま１絶縁
膜を形成すると、層間接続用Ａｌ ａの周囲では段差被
覆性の悪さから絶縁膜の膜厚は薄くなう，続いて若干の
ウエットエッチを行なうと第１図ｄのように層間接続用
Ａｌ ４の周囲で分離された形状を持つ絶縁膜ｅａ，ｅ
ｂが形戊される。そして層間接続用Ａｄ ４の上の絶縁
膜６ａのみをレジスト６と共に除去すると第１図ｅに示
すように絶縁膜６ｂの中に層間接続用Ａｌ４が埋め込１
れた構造が得られる。最後にＡＩを蒸着し、所定のパタ
ーンにエッチングすることによって第１図ｆに示すよう
に第２ＡＩ配線７を形成する。
ｌ配線所定のパターンに従ってエッチングを行ない、第
１図ｂに示すように、第１ＡＥ配線２ａ，高融点金属３
ａ ， Ａｊ’４ａを形戊する。つぎに第１図Ｃのよ
うに層間接続部にレジスト６を形成し、レジスト５をマ
スクとしてＡ／４ａをエッチングして層間接続用Ａｌ４
ｂを形成する。このとき高融点金属３ａは耐エッチング
層として働き、若干のオーバーエッチを加えることによ
ってレジスト６の下の層間接続用Ａｌ ４にアンダーカ
ットを生じさせる。その後レジスト６を残したま１絶縁
膜を形成すると、層間接続用Ａｌ ａの周囲では段差被
覆性の悪さから絶縁膜の膜厚は薄くなう，続いて若干の
ウエットエッチを行なうと第１図ｄのように層間接続用
Ａｌ ４の周囲で分離された形状を持つ絶縁膜ｅａ，ｅ
ｂが形戊される。そして層間接続用Ａｄ ４の上の絶縁
膜６ａのみをレジスト６と共に除去すると第１図ｅに示
すように絶縁膜６ｂの中に層間接続用Ａｌ４が埋め込１
れた構造が得られる。最後にＡＩを蒸着し、所定のパタ
ーンにエッチングすることによって第１図ｆに示すよう
に第２ＡＩ配線７を形成する。
発明の効果
本発明は第１配線と第２配線の接続部に層間接続用金属
層を形威した後、絶縁膜を形成するので、接続部に金属
を埋め込むことができ、層間の配線を確実なものとする
ことのできる優れた多層配線の形成方法を実現できるも
のである。
層を形威した後、絶縁膜を形成するので、接続部に金属
を埋め込むことができ、層間の配線を確実なものとする
ことのできる優れた多層配線の形成方法を実現できるも
のである。
第１図（ａ）〜（ｆ）は本発明の一実施例における多層
配線の形成方法の断面図、第２図は従来の多層配線の形
成方法の断面図である。 １・・・・・・基板、２・・・・・・Ａｌ，３・・・・
・・高融点金属、４・・・・・・ＡＩ，２ａ・・・・・
・第１Ａｌ配線、３ａ・・・・・・高融点金属、４ａ・
・・・・・Ａβ、４ｂ・・・・・・層間接続用Ａｌ、６
・・・・・・レジヌト、６ａ・・・・・・絶縁膜、６ｂ
・・・・・・絶縁膜、７・・・・・・第２Ａｌｆｉ線、
１１・・・・・・基板、１２・・・・・・第１Ａｌ配線
、１３・・・・・・絶縁膜、１４・・・・・・スルーホ
ール、１５・・・・・・第２ＡＩ配線。
配線の形成方法の断面図、第２図は従来の多層配線の形
成方法の断面図である。 １・・・・・・基板、２・・・・・・Ａｌ，３・・・・
・・高融点金属、４・・・・・・ＡＩ，２ａ・・・・・
・第１Ａｌ配線、３ａ・・・・・・高融点金属、４ａ・
・・・・・Ａβ、４ｂ・・・・・・層間接続用Ａｌ、６
・・・・・・レジヌト、６ａ・・・・・・絶縁膜、６ｂ
・・・・・・絶縁膜、７・・・・・・第２Ａｌｆｉ線、
１１・・・・・・基板、１２・・・・・・第１Ａｌ配線
、１３・・・・・・絶縁膜、１４・・・・・・スルーホ
ール、１５・・・・・・第２ＡＩ配線。
Claims (2)
- （１）第１の金属配線とその上層の第２の金属配線を接
続するコンタクトを形成する工程において、第１の金属
配線層を形成した後、層間接続用金属層を堆積し両層を
同時にエッチングして所望の第１の金属配線のパターニ
ングを行なった後、前記層間接続用金属層を層間接続部
のみ残してエッチングし、その後前記層間接続用金属層
をエッチングする際に用いたマスクを残したまま絶縁膜
を形成し、前記層間接続用金属の上の絶縁膜をマスクと
共に除去し、その上に第２の金属配線を形成する工程を
備えたことを特徴とする多層配線の形成方法。 - （２）第１の金属配線、第２の金属配線および層間接続
用金属の少なくとも１つがＡｌまたはＡｌ合金で形成さ
れることを特徴とする特許請求の範囲第１項記載の多層
配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15343189A JPH0319225A (ja) | 1989-06-15 | 1989-06-15 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15343189A JPH0319225A (ja) | 1989-06-15 | 1989-06-15 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319225A true JPH0319225A (ja) | 1991-01-28 |
Family
ID=15562369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15343189A Pending JPH0319225A (ja) | 1989-06-15 | 1989-06-15 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6869886B2 (en) * | 2001-10-09 | 2005-03-22 | Infineon Technologies Ag | Process for etching a metal layer system |
-
1989
- 1989-06-15 JP JP15343189A patent/JPH0319225A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6869886B2 (en) * | 2001-10-09 | 2005-03-22 | Infineon Technologies Ag | Process for etching a metal layer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000091423A (ja) | 多層配線半導体装置及びその製造方法 | |
| JPH0319225A (ja) | 多層配線の形成方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPS6244880B2 (ja) | ||
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH1041299A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6126244A (ja) | 半導体装置の製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPS63293949A (ja) | 多層配線の形成法 | |
| JPS60241233A (ja) | 多層配線構造の製造方法 | |
| JPH039521A (ja) | 多層配線の形成方法 |