JPS6126244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6126244A JPS6126244A JP14658384A JP14658384A JPS6126244A JP S6126244 A JPS6126244 A JP S6126244A JP 14658384 A JP14658384 A JP 14658384A JP 14658384 A JP14658384 A JP 14658384A JP S6126244 A JPS6126244 A JP S6126244A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film
- aluminum
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はＩＣチップ表面にアルミニウムによる多層配線
を施した半導体装置の製造方法に関する。
を施した半導体装置の製造方法に関する。
〈従来技術〉
従来、ＩＣのパッシベーション膜として用いられている
ＰＳＧ、ＳｉＮなどのＣＶＤ膜はアルミニウム配線に対
するカバレジが良好であると言えない。これはアルミニ
ウム配線の厚さが１μｍ程度であり、大きな段差を有実
ること。またその段差形状が急峻である事等が原因とな
っている。しかしながら、アルミニウム配線厚さを薄く
することは配線抵抗との関連から望めず、またアルミニ
ウム段差の形状改善も非常に困難である。
ＰＳＧ、ＳｉＮなどのＣＶＤ膜はアルミニウム配線に対
するカバレジが良好であると言えない。これはアルミニ
ウム配線の厚さが１μｍ程度であり、大きな段差を有実
ること。またその段差形状が急峻である事等が原因とな
っている。しかしながら、アルミニウム配線厚さを薄く
することは配線抵抗との関連から望めず、またアルミニ
ウム段差の形状改善も非常に困難である。
このパッシベーション膜のカバレジの悪さは特に多層配
線を施す半導体装置においては大きな問題となっている
。第２図に従来法による多層配線構造を形成した半導体
装置の断面を示す。２０゜２１はアルミニウム層で２２
はバッシベーションｍ＊”ｃある。図から明らかなよう
に、第１層目のアルミニウム配線層２０の段差２０ａが
大きいため、第２層目のアルミニウム配線層２１形成の
際、断線（Ｐ矢符で示す。）や短絡（Ｑ矢符）が生じや
すい。
線を施す半導体装置においては大きな問題となっている
。第２図に従来法による多層配線構造を形成した半導体
装置の断面を示す。２０゜２１はアルミニウム層で２２
はバッシベーションｍ＊”ｃある。図から明らかなよう
に、第１層目のアルミニウム配線層２０の段差２０ａが
大きいため、第２層目のアルミニウム配線層２１形成の
際、断線（Ｐ矢符で示す。）や短絡（Ｑ矢符）が生じや
すい。
〈目的〉
本発明は上記従来技術の欠点を解消し、アルミニウム配
線による凹凸の生じない、多層配線に適した半導体装置
の製造方法の提供を目的とする。
線による凹凸の生じない、多層配線に適した半導体装置
の製造方法の提供を目的とする。
〈実施例〉
第１図（Ａ）から（１）に本発明の実施方法における各
工程での半導体装置の断面図を示す。
工程での半導体装置の断面図を示す。
各工程に従って実施方法を説明する。
（Ａ） まずＩＣチップ１０表面酸化膜２の所定個所
にコンタクトホール３を開孔する。
にコンタクトホール３を開孔する。
（Ｂ） 層間絶縁膜としてパッシベーション膜４、を
ＣＶＤ法（ケミカルベーパデポジション法）で形成する
。膜の厚さは後に形成されるアルミニウム配線の厚さと
同厚にする。膜としてはＰＳＧ。
ＣＶＤ法（ケミカルベーパデポジション法）で形成する
。膜の厚さは後に形成されるアルミニウム配線の厚さと
同厚にする。膜としてはＰＳＧ。
ＳｉＮ等の膜を用いることができる。
（Ｃ） 次に第１層目のアルミニウム配線のためのパ
ターニングを行なう。まずパッシベーション膜４上全面
にレジスト層５を形成し、次にアルミニウム配線を施す
部分６をエツチング除去する。
ターニングを行なう。まずパッシベーション膜４上全面
にレジスト層５を形成し、次にアルミニウム配線を施す
部分６をエツチング除去する。
（Ｄ） 露出したパッシベーション膜４をエツチング
除去する。このエツチングは寸法誤差の少ないＲＩＥ
（リアクティブイオンエツチング）が望ましい。
除去する。このエツチングは寸法誤差の少ないＲＩＥ
（リアクティブイオンエツチング）が望ましい。
（Ｅ） 次に残ったレジスト層５を除去することなく
、第１層目のアルミニウム７ａ、７ｂを全面に所定の厚
さまで蒸着する。この所定の厚さはアルミニウム配線厚
さとして予め定められるものであり、この配線厚さに対
して、パッシベーション膜４が同厚で先に形成せられて
いるのである。したがってアルミニウム配線を施す部分
６のアルミニウム７ａはバンシベーション１１１４と同
じ高さまで部分６を埋めることになる。なおレジスト５
の開口部側面５ａは蒸着機構上アルミニウムの蒸着がさ
れにくいので、アルミニウムは積層されない。
、第１層目のアルミニウム７ａ、７ｂを全面に所定の厚
さまで蒸着する。この所定の厚さはアルミニウム配線厚
さとして予め定められるものであり、この配線厚さに対
して、パッシベーション膜４が同厚で先に形成せられて
いるのである。したがってアルミニウム配線を施す部分
６のアルミニウム７ａはバンシベーション１１１４と同
じ高さまで部分６を埋めることになる。なおレジスト５
の開口部側面５ａは蒸着機構上アルミニウムの蒸着がさ
れにくいので、アルミニウムは積層されない。
（Ｆ） 次にリフトオフ法により、レジスト層５とレ
ジスト層５上のアルミニウム７ｂを同時に除去する。パ
ッシベーション膜４に埋め込まれた状態のアルミニウム
７ａがアルミニウム配線として完成する。すなわち、ア
ルミニウム配線７ａがパッシベーション膜４に埋め込ま
れた状態の平坦なアルミニウム配線層８が第１層目とし
て形成される。
ジスト層５上のアルミニウム７ｂを同時に除去する。パ
ッシベーション膜４に埋め込まれた状態のアルミニウム
７ａがアルミニウム配線として完成する。すなわち、ア
ルミニウム配線７ａがパッシベーション膜４に埋め込ま
れた状態の平坦なアルミニウム配線層８が第１層目とし
て形成される。
（Ｇ） （Ｇ）以下は第２層目のアルミニウム配置
！ （７） 形成になる。まず第１層目のアルミニウム
配線層８上に第１層目のパッジベージジン膜４と同一の
膜９を所定の厚さに成長させる。この時点でウェハ表面
はほとんど平坦化されている。これは第１層目のアルミ
ニウム配線層８が平坦であることによるものである。
！ （７） 形成になる。まず第１層目のアルミニウム
配線層８上に第１層目のパッジベージジン膜４と同一の
膜９を所定の厚さに成長させる。この時点でウェハ表面
はほとんど平坦化されている。これは第１層目のアルミ
ニウム配線層８が平坦であることによるものである。
（Ｈ） 次に膜９に第１層目のアルミニウム配線７ａ
とのコンタクトホール１０をパターニングす。
とのコンタクトホール１０をパターニングす。
る。
（１） 次に第２層目アルミニウム１１を蒸着。
パターニングを行なう。
なお、この例では２層配線の例を示したが、３層配線或
いはそれ以上の多層配線構造にする場合も本発明の方法
により製造することができる。
いはそれ以上の多層配線構造にする場合も本発明の方法
により製造することができる。
く効果〉
本発明は以上の構成よりなり、多層配線を施す半導体装
置において、アルミニウム配線がパッシベーション膜に
同一高さに埋め込まれた平坦なアルミニウム配線層を形
成することができるので、多層配線の際に生ずる段差が
解消され、パッシベーション膜のひび割れ等による短絡
のおそれや、アルミニウム配線の断線のおそれが解消さ
れ、信頼性の高い半導体装置を提供できる。また前記短
絡や断線のおそれが解消されたことからパッシベーショ
ン膜を薄く構成することができるし、アルミニウム配線
の幅を細く、それだけ微細な配線パターンを構成できる
。
置において、アルミニウム配線がパッシベーション膜に
同一高さに埋め込まれた平坦なアルミニウム配線層を形
成することができるので、多層配線の際に生ずる段差が
解消され、パッシベーション膜のひび割れ等による短絡
のおそれや、アルミニウム配線の断線のおそれが解消さ
れ、信頼性の高い半導体装置を提供できる。また前記短
絡や断線のおそれが解消されたことからパッシベーショ
ン膜を薄く構成することができるし、アルミニウム配線
の幅を細く、それだけ微細な配線パターンを構成できる
。
第１図（Ａ）から（１）はそれぞれ本発明の実施方法に
おける各工程での半導体装置の断面図、第２図は従来法
による半導体装置の断面図である。 １−Ｉ Ｃチップ ２−−一一一酸化膜３−コンタク
トホール ４−パッシベーション膜 ５・−レジスト膜 ７ ａ 、 ７ ｂ−アル、ミ
ニラム８−・−アルミニウム配線層
おける各工程での半導体装置の断面図、第２図は従来法
による半導体装置の断面図である。 １−Ｉ Ｃチップ ２−−一一一酸化膜３−コンタク
トホール ４−パッシベーション膜 ５・−レジスト膜 ７ ａ 、 ７ ｂ−アル、ミ
ニラム８−・−アルミニウム配線層
Claims (1)
- ＩＣチップ表面にアルミニウムによる多層配線を施す
半導体装置の製造方法であって、ＩＣチップ表面の酸化
膜の所定個所にコンタクトホールを開口した後、層間絶
縁用のパッシベーション膜を全面にアルミニウム配線の
厚さと同厚に形成し、次にレジストを用いたパターニン
グによりアルミニウム配線部分となる部分以外の前記パ
ッシベーション膜部分をレジストで被覆した後、エッチ
ングにより前記パッシベーション膜のアルミニウム配線
部分となる部分を除去し、次に前記レジストを残したま
ま全面にアルミニウムを前記パッシベーション膜と同厚
に蒸着した後、リフトオフ法により前記レジストとレジ
スト上のアルミニウムを同時に除去することにより、パ
ッシベーション膜にアルミニウム配線が埋め込まれた状
態の平坦なアルミニウム配線層を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14658384A JPS6126244A (ja) | 1984-07-13 | 1984-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14658384A JPS6126244A (ja) | 1984-07-13 | 1984-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6126244A true JPS6126244A (ja) | 1986-02-05 |
Family
ID=15410980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14658384A Pending JPS6126244A (ja) | 1984-07-13 | 1984-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126244A (ja) |
-
1984
- 1984-07-13 JP JP14658384A patent/JPS6126244A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5109267A (en) | Method for producing an integrated circuit structure with a dense multilayer metallization pattern | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JPH0418701B2 (ja) | ||
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS6126244A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH0463461A (ja) | 半導体装置における多層配線の形成方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH06334048A (ja) | 半導体素子の多層配線形成方法 | |
| JPS6065548A (ja) | 多層配線形成法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPS6362104B2 (ja) | ||
| JPH0488634A (ja) | 薄膜配線の形成方法 |