JPH03205829A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線の
形成方法に関する。

〔従来の技術〕

従来の半導体装置における多層配線の形成方法では、気
相成長による段差被覆性に優れたシリコン酸化膜、ある
いはシリコン窒化膜と絶縁塗布膜の組合せにより、配線
の段差による凹凸を緩和し、表面を平坦化する技術が実
用化されている。

しかし、配線の微細化とともに配線層間容量を低減する
ため層間膜の厚膜化を進めると、素子電極とのコンタク
トホールや、上下層配線を接続するためのスルーホール
における、配線層のステップ力バレージが悪化するため
、近年では金属等の導電膜の選択成長や、気相成長法と
エッチバックとの組み合せにより、コンタクトホールや
スルーホールに導電膜を埋込む技術が提案されている。

以下第３図を用いて説明する。

まず第３図（ａ）に示すように、不純物拡散層等から半
導体素子を形成した半導体基板１上の素子電極部に、選
択的に開孔部を設けた厚膜０．３μｍ程度のプラズマ化
学気相成長法による第１シリコン酸化膜（以下第１プラ
ズマ酸化膜という）２を形成する。次に化学的気相戒長
を用いて第１タングステンＭ８を開孔部に露出した前記
素子電極部上に選択的に第１プラズマ酸化膜２と同程度
の膜厚に成長させる。

次に、第３図（ｂ）に示すように、アルミニウムをスパ
ッタ法により１．０μｍ程度被着し、パターニングする
ことにより第１アルミニウム配線１８を形成する。この
とき開孔部に埋込んだ第１タングステン膜８により第１
アルミニウム配線１８は素子電極と接続される。

次に第３　ＵＺＪ　（　ｃ　）に示すように、第２プラ
ズマ酸化膜５を全面に厚さ０．５μｍ程度被着し、絶縁
塗布膜であるポリイミド膜１９をエッチバックし表面を
平坦化させる。次に全面に第３プラズマ酸化膜９を０．
５μｍ程度の厚さに被着する。

次に第３図（ｄ）の平面図とそのＡ−Ａ’線断面図であ
る第３図（ｅ）に示すように、第１アルミニウム配線ｌ
８に達する開孔部を選択的に設け、第１タングステン膜
８と同様に第２タングステンＭ１５を埋込み、次で第ｌ
アルミニウム配線１８と同様に第２タングステン膜１５
に接続する第２アルミニウム配線２０を形成する。

この時、第１アルミニウム配線１８をパターニングする
際、第１タングステン膜８が露出しエッチングされるこ
とがないように、加工精度によって決まるマージンＬ１
を確保する。また第２タングステン膜１５を埋め込む開
孔部を設ける際に第１アルミニウム配線１８が存在しな
い部分を開孔することがないように、加工精度によって
決まるマージンＬ２を確保する。更に第２アルミニウム
配線２０をパターニングする際に、第２タンクステン膜
１５が露出してエッチングされることがないように、加
工精度によって決まるマージンＬ３を確保する。

〔発明が解決しようとする課題〕

上述した従来の製造方法においては、表面平坦化のため
に、絶縁塗布膜としてポリイミド膜１つが用いられてい
るが、優れた平坦性を実現するためには、複数回の塗布
を実施したりエッチバック法を併用したりしなければな
らない。また、配線層間を厚脱化するためには、気相成
長等による絶縁膜との組み合せが必要となり、工程が非
常に複雑で長くなるという欠点がある。

更に各配線層をパターニングする際、上下配線を接続す
るための開口部に対して、加工精度で決まるマージンを
確保しなければならないため、隣接する配線間の距離を
容易に縮小できないという欠点もあある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、不純物拡散層または
配線層が形成された半導体基板上に第１絶縁膜を形成す
る工程と、前記第１絶縁膜上に第１絶縁膜とエッチング
レートの異なる第２絶縁膜を形成したのちパターニング
し第２絶縁膜の所定の部分に第１開孔部を形成する工程
と、前記第１開孔部を含む全面に前記第１絶縁膜と同質
の第３絶縁膜を形成する工程と、前記第３絶縁膜上に第
２絶縁膜と同質の第４絶縁膜を設けたのちパターニング
し、前記第１開孔部上を含む第４絶縁膜の配線形成領域
に第２開孔部を形成する工程と、第２開孔部が設けられ
た前記第４絶縁膜と第１開孔部が設けられた前記第２絶
縁膜とをマスクとして前記第３絶縁膜および第１絶縁膜
をエッチングし、前記不純物拡散層または配線層に達す
る凹部を設ける工程と、気相戒長法により全面に導電膜
を被着させ凹部を埋込む工程と、前記導電膜をエッチン
グし前記第４絶縁膜を露出させると共に前記凹部内にの
み平坦化された導電膜を残す工程とを含んで構成される
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｆ）は、本発明の第１の実施例を説明
するための半導体チップの断面図である。

よす第１図（ａ）に示すように、半導体素子を形成した
半導体基板１上にプラズマ化学気相成長法により第１プ
ラズマ酸化膜２を０．３μｍ程度被着する。次で全面に
アルミニウムをスパッタ法により、０．１μｍ程度被着
し、蓚酸水溶液中でこのアルミニウムに通電し、第１ア
ルミナ膜３を形成する。次に素子電極引き出し領域とし
てアルミナＭ３を選択的に除去し、第１開孔部４を設け
る。

次に第１図（ｂ）に示すように、第２プラズマ酸化膜５
を０．５μｍ程度被着し、次で第ｌアルミナ膜３と同様
に第２アルミナ膜６を厚さ０．　　１μｍ程度形成する
。次に第１配線層形成領域と第１開孔部４とが重なるよ
うに第２アルミナ膜６を選択的に除去し、第２開孔部７
を設ける。

次に第１図（Ｃ）に示すように、第２及び第１アルミナ
膜６，３をマスクにし、反応ガスとしてＣＦ２を用いて
異方性エッチングし、第１開孔部４を通して、第２及び
第ｌプラズマ酸化膜５．２をエッチングして配線領域及
びコンタクトホールとなる凹部７Ａを形成し素子を露出
させる。このとき、第２開孔部７の第１開孔部４と重な
らない、第１配線層形成領域では、第１アルミナ膜３が
エッチングストッパーとなりエッチングが止まる。

次に第１図（ｄ）に示すように、化学的気相成長法によ
り第１タングステン膜８を全面に被着させる。このとき
の膜厚は、少なくとも第２開孔部７の幅の１／２以上と
し、前工程で形成された凹部７Ａを埋込み、ほぼ平坦な
面を形成させる。

次に、第ｌ図（ｅ）に示すように、反応ガスにＣＦ４を
用いたドライエッチング法により、第１タングステン膜
８をエッチングし第２アルミナ膜６を露出させ凹部７Ａ
にのみ平坦な第１タングステン膜８を残存させる。この
操作により第１タングステン膜８からなる素子の引き出
し電極と、第１配線層を形成することができる。

次に第１図（ａ）〜（ｅ）と同様の工程をくり返すこと
により第１図（ｆ）に示すように、第１配線層と任意の
場所で接続される第２タングステン膜１５からなる第２
配線層を形成することができる。

すなわち、第１配線層である第１タングステン膜８上に
第３プラズマ酸化膜９，第３アルミナ膜１０，第３開孔
部１１を設け、更に第４プラズマ酸化膜１２，第４アル
ミナＭ１３，第４開孔部１４とを設け、エッチングによ
り第ｌタングステン膜８に達する凹部を設け、この凹部
内に第２タングステンＩＩＫ１５を形成する。

このように第１の実施例によれば、例えば第３開孔部１
１が右側にずれたとしても第２タングステン膜１５を埋
込む為の凹部形成のエッチングは、第２アルミナ膜６の
ストッパーにより止る。

従って下層の素子や配線にダメージを与えることがなく
なるため、従来のようなマージンを設ける必要はなくな
る。

第２図は本発明の第２の実施例を説明するための半導体
チップの断面図である。

本第２の実施例の工程は、第１の実施例とほぼ同じであ
るが、第ｌタングステン膜８からなる第１配線層と第２
タングステン膜１５からなる第２配線層の重なる部分の
全てに凹部を設けたものである。

この第２の実施例では、凹部もひとつの配線層として使
用しているため、各配線層を重ねることにより、配線幅
をひろげることなしに、電流密度を低減することができ
るという利点がある。この場合も第１の実施例の場合と
同様、平坦性は際めで良好であり、位置合せずれの影響
もほとんどなくなる。

尚、上記実施例では凹部を埋める導電膜としてタングス
テン膜を用いた場合について説明したが、気相成長法で
形成可能なモリブデン等の他の高融点金属等を用いるこ
とができる。

〔発明の効果〕

以上説明したように本発明は、不純物拡散層または配線
層が形成された半導体基板上に第１〜第４絶縁膜を形戊
し、開孔部が形成された第４及び第２絶縁膜をマスクと
して第３及び第１絶縁膜をエッチングし、コンタクトホ
ールあるいはスルーホールと配線領域となる凹部を同時
に形成し、この内部に導電体を埋込むことにより、配線
パターンのコンタクトホールあるいはスルーホールパタ
ーンとのマージンを取る必要がなく、平坦性に優れかつ
高い信頼性を有する多層配線を容易に形成できる効果が
ある。

【図面の簡単な説明】

第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図は従来例を
説明するための半導体チップの断面図と平面図である。 １・・・半導体基板、２・・・第１プラズマ酸化膜、３
・・・第１アルミナ膜、４・・・第１開孔部、５・・・
第２プラズマ酸化膜、６・・・第２アルミナ膜、７・・
・第２開孔部、７Ａ・・・凹部、８・・・第１タングス
テン膜、９・・・第３プラズマ酸化膜、１ｏ・・・第３
アルミナ膜、１１・・・第３開孔部、１２・・・第４プ
ラズマ酸化膜、１３・・・第４アルミナ膜、１４・・・
第４開孔部、１５・・・第２タングステン膜、１８・・
・第１アルミニウム配線、１つ・・・ポリイミド膜、２
ｏ・・・第２アルミニウム配線。

Claims (1)

【特許請求の範囲】
1. 不純物拡散層または配線層が形成された半導体基板上に
   第１絶縁膜を形成する工程と、前記第１絶縁膜上に第１
   絶縁膜とエッチングレートの異なる第２絶縁膜を形成し
   たのちパターニングし第２絶縁膜の所定の部分に第１開
   孔部を形成する工程と、前記第１開孔部を含む全面に前
   記第１絶縁膜と同質の第３絶縁膜を形成する工程と、前
   記第３絶縁膜上に第２絶縁膜と同質の第４絶縁膜を設け
   たのちパターニングし、前記第１開孔部上を含む第４絶
   縁膜の配線形成領域に第２開孔部を形成する工程と、第
   ２開孔部が設けられた前記第４絶縁膜と第１開孔部が設
   けられた前記第２絶縁膜とをマスクとして前記第３絶縁
   膜および第１絶縁膜をエッチングし、前記不純物拡散層
   または配線層に達する凹部を設ける工程と、気相成長法
   により全面に導電膜を被着させ凹部を埋込む工程と、前
   記導電膜をエッチングし前記第４絶縁膜を露出させると
   共に前記凹部内にのみ平坦化された導電膜を残す工程と
   を含むことを特徴とする半導体装置の製造方法。