JPH01303742A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01303742A JPH01303742A JP13484588A JP13484588A JPH01303742A JP H01303742 A JPH01303742 A JP H01303742A JP 13484588 A JP13484588 A JP 13484588A JP 13484588 A JP13484588 A JP 13484588A JP H01303742 A JPH01303742 A JP H01303742A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wirings
- layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000576 coating method Methods 0.000 abstract description 26
- 239000011248 coating agent Substances 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 53
- 239000000758 substrate Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 silicon organic compound Chemical class 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002685 pulmonary effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の多層配線構造分野に利用される。
本発明は半導体装置に関し、特に、半導体集積回路の多
層配線構造に関する。
層配線構造に関する。
本発明は、多層配線構造を有する半導体装置において、
少なくとも最下層の配線層の配線の少なくとも一つの配
線間に設けられ、その配線膜厚とほぼ等しい膜厚および
配線間隔をほぼ均等に保つ大きさを有する配線間隔調節
膜を含むことにより、配線層の平坦化と、信頼性の向上
を図ったものである。
線間に設けられ、その配線膜厚とほぼ等しい膜厚および
配線間隔をほぼ均等に保つ大きさを有する配線間隔調節
膜を含むことにより、配線層の平坦化と、信頼性の向上
を図ったものである。
従来、多層配線を構成する配線層間絶縁膜として気相成
長によるシリコン酸化膜、シリコン窒化膜等が使われて
いた。しかし、配線層を多層化するに従い、下層配線の
凹凸がそのまま上層配線に反映してしまい上層配線のカ
バレッジが悪化し、またエツチング微細加工が困難にな
っていた。
長によるシリコン酸化膜、シリコン窒化膜等が使われて
いた。しかし、配線層を多層化するに従い、下層配線の
凹凸がそのまま上層配線に反映してしまい上層配線のカ
バレッジが悪化し、またエツチング微細加工が困難にな
っていた。
そこで、配線層間絶縁膜の一部に絶縁塗布膜を使用し、
下層配線の凹凸を緩和し、表面を平坦化する技術が提案
されている。
下層配線の凹凸を緩和し、表面を平坦化する技術が提案
されている。
第３図および第４図は、この種の半導体装置の第一従来
例および第二従来例の配線構造を示す模式的断面図であ
る。
例および第二従来例の配線構造を示す模式的断面図であ
る。
それぞれ、半導体素子が形成された半導体基板３１また
は４１上に第一絶縁膜３２または４２を形成し、その表
面に第−層配線３３または４３を形成する。続いて第二
絶縁膜３４または４４を気相成長により被着し、絶縁塗
布膜３５または４５を塗布し、熱処理を施す。次に第三
絶縁膜３６または４６を気相成長により被着した後、第
−層配線３３または４３に達する開孔部３８または４８
を選択的に設け、第二層配線３７または４７を形成し、
開孔部３８または４８において、第−層配線３３または
４３と接続する。
は４１上に第一絶縁膜３２または４２を形成し、その表
面に第−層配線３３または４３を形成する。続いて第二
絶縁膜３４または４４を気相成長により被着し、絶縁塗
布膜３５または４５を塗布し、熱処理を施す。次に第三
絶縁膜３６または４６を気相成長により被着した後、第
−層配線３３または４３に達する開孔部３８または４８
を選択的に設け、第二層配線３７または４７を形成し、
開孔部３８または４８において、第−層配線３３または
４３と接続する。
この場合、絶、縁塗布膜３５および４５として、シリコ
ン有機化合物等をアルコール溶媒に溶かした物質が使用
される。塗布方法としては、回転させた半導体基板３１
または４１に塗布膜を滴下するスピン塗布法が用いられ
る。このとき塗布膜の厚さは塗布膜の滴下量、粘度およ
び半導体基板３１および４１の回転数によって制御され
る。
ン有機化合物等をアルコール溶媒に溶かした物質が使用
される。塗布方法としては、回転させた半導体基板３１
または４１に塗布膜を滴下するスピン塗布法が用いられ
る。このとき塗布膜の厚さは塗布膜の滴下量、粘度およ
び半導体基板３１および４１の回転数によって制御され
る。
第３図は、絶縁塗布膜３５を第−層配線３３の直下に残
存することがないように、すなわち開孔部３８の側壁に
この絶縁塗布膜３５が露出しないように塗布した場合の
配線構造である。
存することがないように、すなわち開孔部３８の側壁に
この絶縁塗布膜３５が露出しないように塗布した場合の
配線構造である。
第４図は、絶縁塗布膜４５を第−層配線４３の膜厚以上
に厚く塗布した場合の配線構造である。
に厚く塗布した場合の配線構造である。
前述した従来の半導体装置の配線構造において、まず第
３図に示した構造では、第−層配線３３の間隔により絶
縁塗布膜３５の厚さが異なり、充分な平坦化が実現でき
ない欠点がある。
３図に示した構造では、第−層配線３３の間隔により絶
縁塗布膜３５の厚さが異なり、充分な平坦化が実現でき
ない欠点がある。
また、第４図に示した配線構造では、優れた平坦化を実
現できるけれども、開孔部４８に露出した絶縁塗布膜４
５からの脱水縮合反応に伴うＨ２ｏなどのアウトガスに
より配線物質の腐蝕等が発生し信頼性を低下させる恐れ
があるとともに、開孔部４８が深くなるため、第二層配
線４７の開孔部４８におけるステップカバレッジが悪化
する欠点がある。
現できるけれども、開孔部４８に露出した絶縁塗布膜４
５からの脱水縮合反応に伴うＨ２ｏなどのアウトガスに
より配線物質の腐蝕等が発生し信頼性を低下させる恐れ
があるとともに、開孔部４８が深くなるため、第二層配
線４７の開孔部４８におけるステップカバレッジが悪化
する欠点がある。
本発明の目的は、前記の欠点を除去することにより、優
れた平坦化が実現でき、かつ信頼性や開孔部におけるス
テップカバレッジを低下さすことのない配線構造を有す
る半導体装置を提供することにある。
れた平坦化が実現でき、かつ信頼性や開孔部におけるス
テップカバレッジを低下さすことのない配線構造を有す
る半導体装置を提供することにある。
本発明は、素子が形成された半導体基板上にそれぞれ絶
縁膜を挟んで形成された複数の配線層を有する半導体装
置において、少なくとも最下層の前記配線層の配線の少
なくとも一つの配線間に設けられ、その配線膜厚とほぼ
等しい膜厚および配線間隔をほぼ均等に保つ大きさを有
する配線間隔調節膜を含むことを特徴とする。
縁膜を挟んで形成された複数の配線層を有する半導体装
置において、少なくとも最下層の前記配線層の配線の少
なくとも一つの配線間に設けられ、その配線膜厚とほぼ
等しい膜厚および配線間隔をほぼ均等に保つ大きさを有
する配線間隔調節膜を含むことを特徴とする。
なお、前記配線間隔調節膜は、導体物質、半導体物質ま
たは絶縁体物質で形成することができる。
たは絶縁体物質で形成することができる。
配線間隔調節膜は、例えば、アルミニウムを用いて、第
一層（最下層）配線形成と同時に形成される。この場合
、前記配線間隔調節膜の大きさは、第−層配線の配線間
隔がほぼ均等になるように、かつ膜厚は配線膜厚と等し
くされる。
一層（最下層）配線形成と同時に形成される。この場合
、前記配線間隔調節膜の大きさは、第−層配線の配線間
隔がほぼ均等になるように、かつ膜厚は配線膜厚と等し
くされる。
従って、前記配線間隔調節膜が形成された配線層の平坦
化を絶縁塗布膜により行う場合、前記絶縁塗布膜の大き
さはほぼ一定となり、第二層配線のための絶縁膜の形成
において一部が落ち込んだりすることなく優れた平坦さ
を得ることができる。
化を絶縁塗布膜により行う場合、前記絶縁塗布膜の大き
さはほぼ一定となり、第二層配線のための絶縁膜の形成
において一部が落ち込んだりすることなく優れた平坦さ
を得ることができる。
さらに前記絶縁塗布膜を前記第−層配線の上部まで厚く
設けなくとも平坦さは確保されるので、開孔部に前記絶
縁塗布膜が接することなく、かつ開孔部の深さは小さく
なり、前記開孔部を介しての前記絶縁塗布膜からの８２
０等のアウトガスによる配線の信頼性の低下ならびにス
テップカバレッジの低下を防止することができる。
設けなくとも平坦さは確保されるので、開孔部に前記絶
縁塗布膜が接することなく、かつ開孔部の深さは小さく
なり、前記開孔部を介しての前記絶縁塗布膜からの８２
０等のアウトガスによる配線の信頼性の低下ならびにス
テップカバレッジの低下を防止することができる。
なお、前記配線間隔調節膜は、導体物質の他、半導体物
質および絶縁物質を用いることができる。
質および絶縁物質を用いることができる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の第一実施例の要部を示す上面図
および第Ｘ図ら〕はそのＡ−Ａ’線に沿う模式的断面図
である。
および第Ｘ図ら〕はそのＡ−Ａ’線に沿う模式的断面図
である。
本第−実施例は、半導体素子が形成された半導体長板１
１上にそれぞれ、第一絶縁膜１２および第三絶縁膜１６
を挟んで形成された第−層配線１３および第二層配線１
７を有する半導体装置において、第−層配線１３の一つ
の配線間に設けられ、その配線膜厚とほぼ等しい膜厚と
、第−層配線１３の各線間の間隔が実質的にほぼ等しく
なる大きさとを有する配線間隔調節膜１９を含んでいる
。
１上にそれぞれ、第一絶縁膜１２および第三絶縁膜１６
を挟んで形成された第−層配線１３および第二層配線１
７を有する半導体装置において、第−層配線１３の一つ
の配線間に設けられ、その配線膜厚とほぼ等しい膜厚と
、第−層配線１３の各線間の間隔が実質的にほぼ等しく
なる大きさとを有する配線間隔調節膜１９を含んでいる
。
なお、第１図（ａ）およびら）において、１４は第二絶
縁膜、１５は絶縁塗布膜および１８は開孔部である。
縁膜、１５は絶縁塗布膜および１８は開孔部である。
次に、本第−実施例の製造方法についてその要点を説明
する。
する。
半導体素子が形成された半導体基板１１上に、第一絶縁
膜１２として例えばシリコン酸化膜を形成し、図外の素
子電極部において開孔する。そしてこの第一絶縁膜１２
上に通常のホトリソグラフィ技術を用いて、膜厚０．５
〜１．５μｍのアルミニウムからなる第−層配線１３を
形成する。次に、気相成長法あるいは蒸着法により、シ
リコン酸化膜あるいは窒化膜からなり膜厚は第−層配線
１３の２以下である第二絶縁膜１４を形成する。そして
、配線間隔調節膜１９を、例えばシリコン酸化膜からな
る絶縁物で、膜厚が第−層配線１３の膜厚と等しくなる
ように、第二絶縁膜１４と異方性エツチングの選択性を
用いて形成する。この場合、第−層配線１３と第二絶縁
膜１４とによって生ずる凸部の間隔がほぼ一定となのよ
うに、すなわち第−層配線１３の最小間隔となるよう選
択的に設ける。
膜１２として例えばシリコン酸化膜を形成し、図外の素
子電極部において開孔する。そしてこの第一絶縁膜１２
上に通常のホトリソグラフィ技術を用いて、膜厚０．５
〜１．５μｍのアルミニウムからなる第−層配線１３を
形成する。次に、気相成長法あるいは蒸着法により、シ
リコン酸化膜あるいは窒化膜からなり膜厚は第−層配線
１３の２以下である第二絶縁膜１４を形成する。そして
、配線間隔調節膜１９を、例えばシリコン酸化膜からな
る絶縁物で、膜厚が第−層配線１３の膜厚と等しくなる
ように、第二絶縁膜１４と異方性エツチングの選択性を
用いて形成する。この場合、第−層配線１３と第二絶縁
膜１４とによって生ずる凸部の間隔がほぼ一定となのよ
うに、すなわち第−層配線１３の最小間隔となるよう選
択的に設ける。
次に、前述のようにして形成され凹部に絶縁塗布膜１５
を形成する。この場合、絶縁塗布膜１５は、アルコール
系溶媒に溶かしたシリコン有機系化合物等が適当である
。また、粘度および塗布条件を適当に設定し、第−層配
線１３と等しい膜厚とすることにより、第二絶縁膜１４
に覆われた第−層配線１３と配線間隔調節膜１９の間に
均一に入り込み、平坦化される。
を形成する。この場合、絶縁塗布膜１５は、アルコール
系溶媒に溶かしたシリコン有機系化合物等が適当である
。また、粘度および塗布条件を適当に設定し、第−層配
線１３と等しい膜厚とすることにより、第二絶縁膜１４
に覆われた第−層配線１３と配線間隔調節膜１９の間に
均一に入り込み、平坦化される。
次に、第三絶縁膜１６として例えばシリコン酸化膜を気
相成長法により形成し、さらに開孔部１８を選択的に形
成し、その上に例えばアルミニウムからなる第二層配線
１７を形成する。ここで第−層配線１３と第二層配線１
７とは開孔部１８で接続される。
相成長法により形成し、さらに開孔部１８を選択的に形
成し、その上に例えばアルミニウムからなる第二層配線
１７を形成する。ここで第−層配線１３と第二層配線１
７とは開孔部１８で接続される。
本第−実施例の構造によると、第３図の第一従来例に示
したような、第−層配線の配線間隔の広い場所における
落ち込みが、配線間隔調節膜１９の存在によりなくなり
、絶縁塗布膜１５により平坦な面が得られ、正しく第二
層配線１７を設けることができる。さらに、開孔部１８
も小さくてよく、第４図に示した第二従来例のように開
孔部が大きくなり、信頼性およびカバレッジの低下をき
たすこともない。さらに、この構造によると配線間の容
量が小さくなり回路の高速化を図ることができる。
したような、第−層配線の配線間隔の広い場所における
落ち込みが、配線間隔調節膜１９の存在によりなくなり
、絶縁塗布膜１５により平坦な面が得られ、正しく第二
層配線１７を設けることができる。さらに、開孔部１８
も小さくてよく、第４図に示した第二従来例のように開
孔部が大きくなり、信頼性およびカバレッジの低下をき
たすこともない。さらに、この構造によると配線間の容
量が小さくなり回路の高速化を図ることができる。
第２図は本発明の第二実施例の要部を示す模式的断面図
で、第１図（社）に示した第一実施例の模式的断面図に
対応している。
で、第１図（社）に示した第一実施例の模式的断面図に
対応している。
本第二実施例は、配線間隔調節膜２９を、第−層配線２
３と同−材料例えばアルミニウムで形成したもので、他
は基本的には、第一実施例と同様である。
３と同−材料例えばアルミニウムで形成したもので、他
は基本的には、第一実施例と同様である。
なお、第２図において、２１は半導体基板、２２は第一
絶縁膜、２４は第二絶縁膜、２５は絶縁塗布膜、２６は
第三絶縁膜、２７は第二層配線および２８は開孔部であ
る。
絶縁膜、２４は第二絶縁膜、２５は絶縁塗布膜、２６は
第三絶縁膜、２７は第二層配線および２８は開孔部であ
る。
本第二実施例は前述の第一実施例と同様の効果が得られ
るほか、第−層配線２３を形成する工程において同時に
配線間隔調節膜２９を形成することができるために、特
別な工程を増す必要がないという利点がある。
るほか、第−層配線２３を形成する工程において同時に
配線間隔調節膜２９を形成することができるために、特
別な工程を増す必要がないという利点がある。
なお、前述の説明においては、配線層を二層としたが、
これは三層以上でも同様で、三層以上の場合には、二層
の場合と同様に順次下側の層に配線間隔調節膜を設けれ
ばよい。
これは三層以上でも同様で、三層以上の場合には、二層
の場合と同様に順次下側の層に配線間隔調節膜を設けれ
ばよい。
本発明の特徴は、第１図（ａ）および（ｂ）ならびに第
２図において、それぞれ配線間隔調節膜１９ならびに２
９を設けたことにある。
２図において、それぞれ配線間隔調節膜１９ならびに２
９を設けたことにある。
以上説明したように、本発明は、配線間隔すなわち、配
線層の凸部の間隔がほぼ一定となる配線構造とすること
により、絶縁塗布膜を用いて優れた平坦化を実現できる
効果がある。さらに、上層配線と下層配線を接続する開
孔部に絶縁塗布膜が露出しないことにより、８２０等の
アウトガスの発生を防止することができ、信頼性の高い
多層配線を実現できるとともに、ステップカバレッジの
低下を防ぐ効果がある。
線層の凸部の間隔がほぼ一定となる配線構造とすること
により、絶縁塗布膜を用いて優れた平坦化を実現できる
効果がある。さらに、上層配線と下層配線を接続する開
孔部に絶縁塗布膜が露出しないことにより、８２０等の
アウトガスの発生を防止することができ、信頼性の高い
多層配線を実現できるとともに、ステップカバレッジの
低下を防ぐ効果がある。
第１図（ａ）は本発明の第一実施例の要部を示す上面図
。 第１図（ｂ）は第１図（ａ）のＡ−Ａ’線に沿う模式的
断面図。 第２図は本発明の第二実施例の要部を示す模式第３図は
第一従来例の要部を示す模式的断面図。 第４図は第二従来例の要部を示す模式的断面図。 １１．２１．３１．４１・・・半導体基板、１２．２２
．３２．４２・・・第一絶縁膜、１３．２３．３３．４
３・・・第−層配線、１４．２４．３４．４４・・・第
二絶縁膜、１５．２５．３５．４５・・・絶縁塗布膜、
１６．２６．３６．４６・・・第三絶縁膜、１７．２７
．３７．４７・・・第二層配線、１８．２８．３８．４
８・・・開孔部、１９．２９・・・配線間隔調節膜。 特許出願人 日本電気株式会社−８、。 代理人 弁理士 井 出 直 孝 ２１、半導体基板 ２６．￥、ミ絶球腹２２ 迅−
絶縁層 ２７ に二層配線Ｚ３．扇−層配塊
２８．開孔部 ２４ 愚二身瀬２９・龜己蝿閘隔鷹肺膜２５：縫縁１
１履 第二芙脂例 Ｊ￥１２ 回
。 第１図（ｂ）は第１図（ａ）のＡ−Ａ’線に沿う模式的
断面図。 第２図は本発明の第二実施例の要部を示す模式第３図は
第一従来例の要部を示す模式的断面図。 第４図は第二従来例の要部を示す模式的断面図。 １１．２１．３１．４１・・・半導体基板、１２．２２
．３２．４２・・・第一絶縁膜、１３．２３．３３．４
３・・・第−層配線、１４．２４．３４．４４・・・第
二絶縁膜、１５．２５．３５．４５・・・絶縁塗布膜、
１６．２６．３６．４６・・・第三絶縁膜、１７．２７
．３７．４７・・・第二層配線、１８．２８．３８．４
８・・・開孔部、１９．２９・・・配線間隔調節膜。 特許出願人 日本電気株式会社−８、。 代理人 弁理士 井 出 直 孝 ２１、半導体基板 ２６．￥、ミ絶球腹２２ 迅−
絶縁層 ２７ に二層配線Ｚ３．扇−層配塊
２８．開孔部 ２４ 愚二身瀬２９・龜己蝿閘隔鷹肺膜２５：縫縁１
１履 第二芙脂例 Ｊ￥１２ 回
Claims (1)
- １、素子が形成された半導体基板（１１、２１）上にそ
れぞれ絶縁膜を挟んで形成された複数の配線層（１３、
１７、２３、２７）を有する半導体装置において、少な
くとも最下層の前記配線層の配線の少なくとも一つの配
線間に設けられ、その配線膜厚とほぼ等しい膜厚および
配線間隔をほぼ均等に保つ大きさを有する配線間隔調節
膜（１９、２９）を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13484588A JPH01303742A (ja) | 1988-05-31 | 1988-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13484588A JPH01303742A (ja) | 1988-05-31 | 1988-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01303742A true JPH01303742A (ja) | 1989-12-07 |
Family
ID=15137812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13484588A Pending JPH01303742A (ja) | 1988-05-31 | 1988-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01303742A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287326A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
| JPH05347365A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | 半導体装置およびその製造方法 |
| US5500558A (en) * | 1994-02-23 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a planarized surface |
| US5659202A (en) * | 1996-01-26 | 1997-08-19 | Sharp Kabushiki Kaisha | Semiconductor device with a pair of dummy electrodes below an inner lead |
| EP0860879A2 (en) * | 1997-02-20 | 1998-08-26 | Nec Corporation | Multilevel interconnection in a semiconductor device and method for forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222944A (ja) * | 1983-06-01 | 1984-12-14 | Hitachi Ltd | 多層配線法 |
| JPS61276345A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-05-31 JP JP13484588A patent/JPH01303742A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222944A (ja) * | 1983-06-01 | 1984-12-14 | Hitachi Ltd | 多層配線法 |
| JPS61276345A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287326A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
| JPH05347365A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | 半導体装置およびその製造方法 |
| US5500558A (en) * | 1994-02-23 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a planarized surface |
| US5840619A (en) * | 1994-02-23 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having a planarized surface |
| US5659202A (en) * | 1996-01-26 | 1997-08-19 | Sharp Kabushiki Kaisha | Semiconductor device with a pair of dummy electrodes below an inner lead |
| EP0860879A2 (en) * | 1997-02-20 | 1998-08-26 | Nec Corporation | Multilevel interconnection in a semiconductor device and method for forming the same |
| EP0860879A3 (en) * | 1997-02-20 | 2000-05-24 | Nec Corporation | Multilevel interconnection in a semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH01303742A (ja) | 半導体装置 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH0330992B2 (ja) | ||
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JP2734675B2 (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| JPH0570301B2 (ja) | ||
| JPH01189939A (ja) | 半導体集積回路 | |
| JP3460976B2 (ja) | リフトオフ法による電極形成のための蒸着方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| KR920003876B1 (ko) | 반도체 장치의 제조방법 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH04264730A (ja) | 半導体装置の製造方法 | |
| JPS6159748A (ja) | 半導体装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 |