JPS61276345A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置の多層配線形成を改良した半導
体装置およびその製造方法に関する。

（従来の技術） 半導体装置の多層配線に関する先行技術に関しては、た
とえばｒ　ＯＣＤエツチノ々ツク法による平坦化」東京
応用化学工業株式会社西村俊博氏などの文献で知られて
いる。

一般に、半導体装置の集積度が増加するに伴い配線も多
層配線が必要になってくる。しかし、下地の段差のため
に上層に形成する配線がその部分で断線してしまうとい
う問題が生じる。

そこで、従来、次に示すような平坦化方法が考えられて
いる。この方法はまず、半導体基板上にＡｔ配線を形成
し、この上にＣＶＤ絶縁膜を厚く形成した後、有機物被
膜をスピン塗布し、表面を平坦にし次に有機物膜とＣＶ
Ｄ絶縁膜とが同じエツチング速度となる条件で全面エツ
チングして、有機物被膜の平坦な形状をＣＶＤ絶縁膜に
転写し、ＣＶＤ絶縁膜の平坦な表面を得る方法がある。

また、絶縁膜として、スピン塗布法によって形成するポ
リイミド樹脂や、シリカフィルムを使って平坦な表面を
得る方法がある。

（発明が解決しようとする問題点） しかしながら、スピン塗布法によって得られる膜は下地
ノぐターンの溝の幅に依存し、幅が狭い場合（〈２μｍ
）はスピン塗布膜によって埋まシ平坦となるが、溝幅が
大きく（〉５μｍ）なると凹部に塗布される膜淳が薄く
なシ、段差を埋めることができなくなり、平坦な面を得
ることが難かしくなるという欠点がある。

この発明は、前記従来技術が持っている問題点のうち、
膜幅が大きくなると、平坦な面を得ることが困難な点に
ついて解決した半導体装置およびその製造方法を提供す
るものである。

（問題点を解決するための手段） この発明は半導体装置において、第２層配線層の下の第
１層配線層に配線パターンが形成されていない領域にこ
の第１層配線層とほぼ同じ厚さのダミーパターンを形成
したものである。

また、この発明の別の発明は、半導体装置の製造方法に
おいて、第１層配線層を形成する際に、この第１層配線
層の配線の間隔が広くなる部分の間に溝埋め用のダミー
パターンを形成する工程を導入したものである。

（作　用） この発明は以、ヒのように半導体装置を構成し、かつ半
導体装置の製造方法に以上のような工程を導入したので
、第１層配線層の配線間の溝に形成されたダミーパター
ンによりこの溝を埋め込むことになシ、第１層配線とダ
ミーパターンにより第１層目を平坦にし、その上の第２
層配線を段差なく平坦に形成する。

（実施例） 以下、この発明の半導体装置およびその製造方法の実施
例について図面に基づき説明する。

第１図（ａ）ないし第１図（ｄ）はその一実施例の工程
説明図である。まず第１図（ａ）は半導体基板１上にＣ
ＶＤ絶縁膜２　（ＰＳＧ）を形成し、第１配線に用いる
Ａｔ膜３を形成し、前記Ａｔ膜３のエツチングマスクと
して利用する感光性有機物膜４（以下、フォトレジスト
という）をパターニングしたものである。

次に第１図価）に示すように、前記フォトレジスト４を
マスクとしてＡｔ膜３をエツチングし、このフォトレジ
スト４を除去する。

このとき、Ａｔ膜３をエツチングして残った部分５，６
のうち、５は第１配線として使用する部分で゛あり、６
は配線間の広い部分に溝埋め用のダミーパターンである
。

この溝埋め用のダミーパターン６は配線部分５の間隔が
広くなる部分に形成し、溝幅が３μｍ以下になるように
形成するものである。

次に、第１図（ｃ）に示すように、ＣＶＤ法で形成した
絶縁膜ＰＳＧ７上にスピン塗布法で有機物膜８を形成し
平坦な表面を得る。

次に、第１図（ｄｌに示すように、前記絶縁膜ＰＳＧ７
と有機物膜８とが同じエツチング速度となる条件で全面
エツチングをし、有機物膜８の平坦な表。

面形状を転写し、平坦な絶縁膜ＰＳＧを形成する。

このＰＳＧ膜９上に第２層配線層を段差なく形成するこ
とができる。第２図はこの発明のＷ、２の実施例である
。第１図（ｋｌのように第１配線形成′時と同時に埋め
込み用部分を含むダミーノぐター７６を形成した後、ス
ピン塗布法によって得られる絶縁膜１０（ポリイミドま
たはシリカフィルムなど）を形成したものである。この
場合も溝幅がダミーパターン６によって狭くなっている
ため、平坦な表面形状が得られる。

スピン塗布膜は溝幅が広い所では段差を埋めることがで
きず、段差を低減することができないが。

この発明によれは、埋込み用ダミーパターン６により溝
幅をスピン塗布膜によって埋めることができるほど狭く
することができるので、第１層配線ノぐターンに依存す
ることなく平坦なスピン塗布膜を形成することができる
。

したがって、最終的に全面エツチングにより、スピン塗
布膜の形状が転写された後のＣＶＤ絶縁膜も平坦な形状
を得ることが可能となる。

また、段差をもつノぐターン上にＣＶＤ絶縁膜を形成す
る場合、溝幅によってその部分に形成される膜厚が異な
ってくるが、この発明によれば溝幅はほぼ一定にすると
とが可能なので、溝部に形成するＣＶＤ絶縁膜の膜厚を
一定にすることが可能である。

すなわち溝部上に形成されるスピン塗布膜（有機物膜）
の膜厚は一定となり、全面エツチングして前記有機物膜
を取シ除いたときをエツチングの終わシとする第１の実
施例では、エンド（ＥＮＤ）時点が一様になり、エンド
ポイント検出が容易になる。

また、第１層配線部分での段差部分の傾斜をゆるやかに
するばかシではなく、第１層配線、Ｊ）ターンに関係な
く段差を低減することができるので、その上に形成する
第２層配線の段差部分での段切れを防止するばかシでは
なく、配線長も短くなるので、抵抗低減にも役立つ。

さらに、平坦な絶縁膜上に塗布した感光性有機物膜が凹
凸のない均一な膜厚として得られる次め、これを高精度
なマスクツぐターンを得るための技術的手段として応用
することができる。

（発明の効果） 以上詳細に説明したように、この発明によれは、半導体
基板上に第１層の配線を形成する際にこの配線間隔が広
くなる部分の間に溝埋め用のダミーパターンを形成して
配線間隔が平坦化可能な幅になるようにしたので、多層
配線形成における下地パターンの溝部の幅の依存性をな
くすることができ、表面を高い精度で平坦化できる。

これにともない、溝部に形成されるＣＶＤ絶縁膜の膜厚
を一定かつ平坦にでき、第２層の配線の段差部分での段
切れを防止でき、配線長も短くなシ、抵抗低減が可能と
なるとともに絶縁膜上に塗布する感光性有機物膜も均一
にできる利点を有する。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ｄ）はこの発明の半導体装
置の久造方法の一実施例の工程説明図、第２図はこの発
明の半導体装置の委造方法の他の実施例の主要部の工程
を示す図である。 ｌ・・・半導体基板、２，１０・・・絶縁膜、３・・・
Ａｔ膜、４・・・感光性有機物膜、５・・・第１配線、
６・・・ダミーパターン、７，９・・・ＰＳＧ、８・・
・有機物膜。

Claims (4)

【特許請求の範囲】
1. （１）（ａ）半導体基板上に形成された下層の配線パタ
   ーンと、 （ｂ）この下層配線パターンの層においてこの下層配線
   パターンが形成されていない溝部分に形成された溝埋め
   用のダミーパターンと、 （ｃ）このダミーパターンと下層配線パターンとを互い
   に絶縁しかつ埋め込む絶縁膜と、 （ｄ）この絶縁膜上に形成された上層の配線パターンと
   、 よりなる半導体装置。
2. （２）ダミーパターンは下層の配線パターンと同じ材料
   で形成されることを特徴とする特許請求の範囲第１項記
   載の半導体装置。
3. （３）（ａ）半導体基板上に第１配線層を形成する工程
   と、 （ｂ）この第１配線層上に感光性有機物膜を形成する工
   程と、 （ｃ）この感光性有機物膜を上記第１配線層のパターン
   および溝埋用パターンを同時にパターン形成する工程と
   、 （ｄ）上記パターンされた感光性有機物膜をマスクとし
   て第１配線層をパターニングし第１配線層のパターンと
   溝埋込み用のダミーパターンを形成する工程と、 （ｅ）この第１配線層のパターンとダミーパターン上に
   ＣＶＤ法による絶縁膜を形成する工程と、（ｆ）スピン
   塗布法により有機物膜を形成する工程と、 （ｇ）この有機物膜とＣＶＤ絶縁膜とのエッチング速度
   が同じになる条件で全面エッチングしてＣＶＤ絶縁膜の
   平坦な表面を得る工程と、 よりなることを特徴とする半導体装置の製造方法。
4. （４）前記製造方法において第１配線層のパターンと溝
   埋用パターンを形成した後スピン塗布法により耐熱性有
   機物膜または無機物膜を形成する工程を有することを特
   徴とする特許請求の範囲第３項記載の半導体装置の製造
   方法。