JPH06140518A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06140518A JPH06140518A JP31138492A JP31138492A JPH06140518A JP H06140518 A JPH06140518 A JP H06140518A JP 31138492 A JP31138492 A JP 31138492A JP 31138492 A JP31138492 A JP 31138492A JP H06140518 A JPH06140518 A JP H06140518A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- forming
- wiring
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 基板表面の平坦度を確保すると共にその工数
を減らすことが可能な半導体装置の製造方法を提供す
る。 【構成】 基板上に接続孔を有する第１の絶縁層を形成
した後、第１の絶縁層上に第２の絶縁層を形成し、上記
接続孔の位置に対応して第２の絶縁層に配線パターン状
の溝を形成し、更に上記接続孔及び溝をも充塞するよう
に導電性材料をもって第２の絶縁層上に導電層を形成
し、第２の絶縁層が露出するように導電層をエッチバッ
クして第２の絶縁層内に埋め込み配線層及び接続部を形
成することにより、導電層及び接続部の形成、即ち導電
材料の成膜過程が１回で済むことから、工数が削減され
る。また配線層が半導体装置の表面から突出することな
く、即ち表面の平坦度を確保することができる。
を減らすことが可能な半導体装置の製造方法を提供す
る。 【構成】 基板上に接続孔を有する第１の絶縁層を形成
した後、第１の絶縁層上に第２の絶縁層を形成し、上記
接続孔の位置に対応して第２の絶縁層に配線パターン状
の溝を形成し、更に上記接続孔及び溝をも充塞するよう
に導電性材料をもって第２の絶縁層上に導電層を形成
し、第２の絶縁層が露出するように導電層をエッチバッ
クして第２の絶縁層内に埋め込み配線層及び接続部を形
成することにより、導電層及び接続部の形成、即ち導電
材料の成膜過程が１回で済むことから、工数が削減され
る。また配線層が半導体装置の表面から突出することな
く、即ち表面の平坦度を確保することができる。
Description
【０００１】
【産業上の利用分野】本発明は、配線層を形成後の基板
の表面を平坦化するべく配線層及びこの配線層と下層と
の間の接続部を埋め込み層として形成するための半導体
装置の製造方法に関するものである。
の表面を平坦化するべく配線層及びこの配線層と下層と
の間の接続部を埋め込み層として形成するための半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】従来から、半導体装置としてのウエハの
上層側に形成された配線層を平坦化する技術が知られて
いる。その手順を説明すると、例えば基板表面に第１の
絶縁層を設け、この第１の絶縁層に接続孔を形成した
後、接続孔をも充塞するように第１の絶縁層上に第１の
金属導電層を形成し、更にこの第１の金属導電層をエッ
チバックすることにより、この接続孔のみを金属で充塞
して接続部を形成する。そして、その上層に第２の絶縁
層を形成し、上記接続部に対応するように第２の絶縁層
を配線パターンの溝状にエッチングした後、この溝をも
充塞するように第２の絶縁層上に第２の金属導電層を形
成する。更に第２の絶縁層が露出するまで第２の金属導
電層をエッチバックすることにより配線層を形成する。
このようにすれば配線層が第２の絶縁層内に埋め込ま
れ、基板の表面が平坦化する。
上層側に形成された配線層を平坦化する技術が知られて
いる。その手順を説明すると、例えば基板表面に第１の
絶縁層を設け、この第１の絶縁層に接続孔を形成した
後、接続孔をも充塞するように第１の絶縁層上に第１の
金属導電層を形成し、更にこの第１の金属導電層をエッ
チバックすることにより、この接続孔のみを金属で充塞
して接続部を形成する。そして、その上層に第２の絶縁
層を形成し、上記接続部に対応するように第２の絶縁層
を配線パターンの溝状にエッチングした後、この溝をも
充塞するように第２の絶縁層上に第２の金属導電層を形
成する。更に第２の絶縁層が露出するまで第２の金属導
電層をエッチバックすることにより配線層を形成する。
このようにすれば配線層が第２の絶縁層内に埋め込ま
れ、基板の表面が平坦化する。
【０００３】しかしながら、上記したように、接続部と
配線パターンとが対応するように第２の絶縁層を形成し
た後に接続部の位置を認識する必要があるが、接続部に
埋め込まれた金属の反射率が高く、かつその表面が平坦
であることから、実際には第２の絶縁層を形成した後に
は、その下層側の接続部の位置を光学的に認識すること
が困難である。
配線パターンとが対応するように第２の絶縁層を形成し
た後に接続部の位置を認識する必要があるが、接続部に
埋め込まれた金属の反射率が高く、かつその表面が平坦
であることから、実際には第２の絶縁層を形成した後に
は、その下層側の接続部の位置を光学的に認識すること
が困難である。
【０００４】従って、従来は接続部の平坦度を故意に低
くすることにより第２の絶縁層を形成後であっても接続
部を光学的に認識可能としたり、第２の絶縁層を設けず
に配線層を通常のフォトリソグラフィ及びエッチングに
より形成する等その平坦度を犠牲にしなければならない
ばかりでなく、工数が増加し、製造工程が煩雑化すると
云う問題があった。
くすることにより第２の絶縁層を形成後であっても接続
部を光学的に認識可能としたり、第２の絶縁層を設けず
に配線層を通常のフォトリソグラフィ及びエッチングに
より形成する等その平坦度を犠牲にしなければならない
ばかりでなく、工数が増加し、製造工程が煩雑化すると
云う問題があった。
【０００５】
【発明が解決しようとする課題】本発明は上記したよう
な従来技術の問題点に鑑みなされたものであり、その主
な目的は、基板表面の平坦度を確保すると共にその工数
を減らすことが可能な半導体装置の製造方法を提供する
ことにある。
な従来技術の問題点に鑑みなされたものであり、その主
な目的は、基板表面の平坦度を確保すると共にその工数
を減らすことが可能な半導体装置の製造方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記した目的は本発明に
よれば、埋め込み配線層と、絶縁層を介して前記配線層
とその下層とを接続する接続部とを有する半導体装置の
製造方法であって、基板上に第１の絶縁層を形成する過
程と、前第１の絶縁層にその下層へ貫通する接続孔を形
成する過程と、前記第１の絶縁層上に第２の絶縁層を形
成する過程と、前記第２の絶縁層上から前記接続孔の位
置を検知し、この位置に対応して配線パターン状の溝を
前記第２の絶縁層に形成する過程と、前記接続孔及び前
記溝をも充塞されるように導電性材料をもって前記第２
の絶縁層上に導電層を形成する過程と、前記接続孔及び
前記溝に充塞された導電性材料を残し、かつ前記第２の
絶縁層が露出するように前記導電層をエッチバックする
ことにより前記第２の絶縁層内に前記埋め込み配線層及
び前記接続部を形成する過程とを有することを特徴とす
る半導体装置の製造方法を提供することにより達成され
る。
よれば、埋め込み配線層と、絶縁層を介して前記配線層
とその下層とを接続する接続部とを有する半導体装置の
製造方法であって、基板上に第１の絶縁層を形成する過
程と、前第１の絶縁層にその下層へ貫通する接続孔を形
成する過程と、前記第１の絶縁層上に第２の絶縁層を形
成する過程と、前記第２の絶縁層上から前記接続孔の位
置を検知し、この位置に対応して配線パターン状の溝を
前記第２の絶縁層に形成する過程と、前記接続孔及び前
記溝をも充塞されるように導電性材料をもって前記第２
の絶縁層上に導電層を形成する過程と、前記接続孔及び
前記溝に充塞された導電性材料を残し、かつ前記第２の
絶縁層が露出するように前記導電層をエッチバックする
ことにより前記第２の絶縁層内に前記埋め込み配線層及
び前記接続部を形成する過程とを有することを特徴とす
る半導体装置の製造方法を提供することにより達成され
る。
【０００７】
【作用】このように、第１の絶縁層に接続部用の孔を形
成し、更に第２の絶縁層を設けると共に配線パターンを
なす溝を形成した後、これら接続孔及び溝に同時に導電
性材料を埋め込むようにすることで、第２の絶縁層を設
けた後でも接続孔の位置を光学的に容易に認識できる。
成し、更に第２の絶縁層を設けると共に配線パターンを
なす溝を形成した後、これら接続孔及び溝に同時に導電
性材料を埋め込むようにすることで、第２の絶縁層を設
けた後でも接続孔の位置を光学的に容易に認識できる。
【０００８】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【０００９】図１は、本発明に基づく方法により製造さ
れた半導体装置の要部断面図である。シリコン基板１の
表面には、第１の絶縁膜２が形成され、更にその上層に
は、第２の絶縁膜３が形成されている。また、第１の絶
縁膜２の適所には、接続部４が設けられている。更に、
第２の絶縁膜３には、所望の配線パターンで配線層５が
埋め込み層として設けられている。
れた半導体装置の要部断面図である。シリコン基板１の
表面には、第１の絶縁膜２が形成され、更にその上層に
は、第２の絶縁膜３が形成されている。また、第１の絶
縁膜２の適所には、接続部４が設けられている。更に、
第２の絶縁膜３には、所望の配線パターンで配線層５が
埋め込み層として設けられている。
【００１０】次に図１の半導体装置の製造手順につい
て、図２（ａ）〜図２（ｃ）を参照して説明する。ま
ず、図２（ａ）に示すように、シリコン基板１の表面に
第１の絶縁層２を成膜し、その適所に接続孔２ａを穿設
する。次に、第１の絶縁層２の上層に第２の絶縁層３を
成膜し、所望の配線パターンに応じてエッチング処理
し、パターン溝３ａを形成する（図２（ｂ））。ここ
で、第２の絶縁膜３として第１の絶縁膜に対してエッチ
ング選択比の高いシリコン窒化膜若しくは、シラノール
化合物によるＳＯＧを用いると良い。また、第２の絶縁
層３のエッチングをＣＦ 4ガスを主成分として行えば、
第１の絶縁層２に対して１．５倍以上の選択比が得られ
る。
て、図２（ａ）〜図２（ｃ）を参照して説明する。ま
ず、図２（ａ）に示すように、シリコン基板１の表面に
第１の絶縁層２を成膜し、その適所に接続孔２ａを穿設
する。次に、第１の絶縁層２の上層に第２の絶縁層３を
成膜し、所望の配線パターンに応じてエッチング処理
し、パターン溝３ａを形成する（図２（ｂ））。ここ
で、第２の絶縁膜３として第１の絶縁膜に対してエッチ
ング選択比の高いシリコン窒化膜若しくは、シラノール
化合物によるＳＯＧを用いると良い。また、第２の絶縁
層３のエッチングをＣＦ 4ガスを主成分として行えば、
第１の絶縁層２に対して１．５倍以上の選択比が得られ
る。
【００１１】続いて、ＣＶＤ法によりタングステン若し
くはアルミニウム等の金属を第２の絶縁層３上に過渡的
に導電層６として成膜する。このとき、接続孔２ａ及び
パターン溝３ａをも充塞するように成膜する（図２
（ｃ））。そして、過渡的に形成した金属層６をエッチ
バックすることにより、第２の絶縁層３を露出させる。
これにより、当該半導体装置の表面が平滑化した状態で
配線層５及び該配線層５とその下層側の基板１の表面と
を接続する接続部４が得られる。
くはアルミニウム等の金属を第２の絶縁層３上に過渡的
に導電層６として成膜する。このとき、接続孔２ａ及び
パターン溝３ａをも充塞するように成膜する（図２
（ｃ））。そして、過渡的に形成した金属層６をエッチ
バックすることにより、第２の絶縁層３を露出させる。
これにより、当該半導体装置の表面が平滑化した状態で
配線層５及び該配線層５とその下層側の基板１の表面と
を接続する接続部４が得られる。
【００１２】
【発明の効果】上記した説明により明らかなように、本
発明による半導体装置の製造方法によれば、基板上に接
続孔を有する第１の絶縁層を形成した後、第１の絶縁層
上に第２の絶縁層を形成し、上記接続孔の位置に対応し
て第２の絶縁層に配線パターン状の溝を形成し、更に上
記接続孔及び溝をも充塞するように導電性材料をもって
第２の絶縁層上に導電層を形成し、第２の絶縁層が露出
するように導電層をエッチバックして第２の絶縁層内に
埋め込み配線層及び接続部を形成することにより、導電
層及び接続部の形成、即ち導電材料の成膜過程が１回で
済むことから、工数が削減される。また配線層が半導体
装置の表面から突出することなく、即ち表面の平坦度を
確保することができる。
発明による半導体装置の製造方法によれば、基板上に接
続孔を有する第１の絶縁層を形成した後、第１の絶縁層
上に第２の絶縁層を形成し、上記接続孔の位置に対応し
て第２の絶縁層に配線パターン状の溝を形成し、更に上
記接続孔及び溝をも充塞するように導電性材料をもって
第２の絶縁層上に導電層を形成し、第２の絶縁層が露出
するように導電層をエッチバックして第２の絶縁層内に
埋め込み配線層及び接続部を形成することにより、導電
層及び接続部の形成、即ち導電材料の成膜過程が１回で
済むことから、工数が削減される。また配線層が半導体
装置の表面から突出することなく、即ち表面の平坦度を
確保することができる。
【図１】本発明に基づく方法により製造された半導体装
置の要部断面斜視図である。
置の要部断面斜視図である。
【図２】（ａ）部〜（ｃ）部は本発明が適用された半導
体装置の製造手順を示す要部断面斜視図である。
体装置の製造手順を示す要部断面斜視図である。
１ シリコン基板 ２ 第１の絶縁層 ２ａ 接続孔 ３ 第２の絶縁層 ３ａ 配線パターン溝 ４ 接続部 ５ 配線層 ６ 導電層
Claims (1)
- 【請求項１】 埋め込み配線層と、絶縁層を介して前
記配線層とその下層とを接続する接続部とを有する半導
体装置の製造方法であって、 基板上に第１の絶縁層を形成する過程と、 前第１の絶縁層にその下層へ貫通する接続孔を形成する
過程と、 前記第１の絶縁層上に第２の絶縁層を形成する過程と、 前記第２の絶縁層上から前記接続孔の位置を検知し、こ
の位置に対応して配線パターン状の溝を前記第２の絶縁
層に形成する過程と、 前記接続孔及び前記溝をも充塞されるように導電性材料
をもって前記第２の絶縁層上に導電層を形成する過程
と、 前記接続孔及び前記溝に充塞された導電性材料を残し、
かつ前記第２の絶縁層が露出するように前記導電層をエ
ッチバックすることにより前記第２の絶縁層内に前記埋
め込み配線層及び前記接続部を形成する過程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31138492A JPH06140518A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31138492A JPH06140518A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140518A true JPH06140518A (ja) | 1994-05-20 |
Family
ID=18016537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31138492A Withdrawn JPH06140518A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140518A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522923A (ja) * | 1998-08-12 | 2002-07-23 | アプライド マテリアルズ インコーポレイテッド | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
| US6774028B2 (en) | 2001-06-14 | 2004-08-10 | Nec Electronics Corporation | Method of forming wiring structure by using photo resist having optimum development rate |
| JP2007142475A (ja) * | 2007-02-27 | 2007-06-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2014039059A (ja) * | 2013-10-21 | 2014-02-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
1992
- 1992-10-26 JP JP31138492A patent/JPH06140518A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522923A (ja) * | 1998-08-12 | 2002-07-23 | アプライド マテリアルズ インコーポレイテッド | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
| US6774028B2 (en) | 2001-06-14 | 2004-08-10 | Nec Electronics Corporation | Method of forming wiring structure by using photo resist having optimum development rate |
| JP2007142475A (ja) * | 2007-02-27 | 2007-06-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2014039059A (ja) * | 2013-10-21 | 2014-02-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323118B1 (en) | Borderless dual damascene contact | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH06140518A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| US5783484A (en) | Insulating layer planarizing method for semiconductor device using mutually engaged insulating layers to improve strength and thermal deformation | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JP3778508B2 (ja) | 集積回路の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH0621244A (ja) | 半導体装置の製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |