JPS61214449A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS61214449A JPS61214449A JP5326285A JP5326285A JPS61214449A JP S61214449 A JPS61214449 A JP S61214449A JP 5326285 A JP5326285 A JP 5326285A JP 5326285 A JP5326285 A JP 5326285A JP S61214449 A JPS61214449 A JP S61214449A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- groove
- layer
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子の製造方法に関し、詳しくは、多
層金属配線の形成方法に関するものである。′ （従来の技術） 多層金属配線を有する従来の半導体素子を第２図に示し
１図中、１はシリコン基板、２は絶縁膜、３は１層目金
属配線、４は層間絶縁膜、５は２層目金属配線である。
層金属配線の形成方法に関するものである。′ （従来の技術） 多層金属配線を有する従来の半導体素子を第２図に示し
１図中、１はシリコン基板、２は絶縁膜、３は１層目金
属配線、４は層間絶縁膜、５は２層目金属配線である。
（発明が解決しようとする問題点）
しかるに、上記従来の半導体素子では、１層目金属配線
３の部分で層間絶縁膜４および２層目金属配線５に次々
段差が生じ、その部分で２層目金属配線５の膜厚が薄く
なって、断巌あるいはエレクトロマイグレーションによ
る信頼性の低下が生じるという問題があった。
３の部分で層間絶縁膜４および２層目金属配線５に次々
段差が生じ、その部分で２層目金属配線５の膜厚が薄く
なって、断巌あるいはエレクトロマイグレーションによ
る信頼性の低下が生じるという問題があった。
（問題点を解決するための手段）
この発明は上記の問題点を解決するため、下層の金属配
線を絶縁膜中に埋め込んで形成する。
線を絶縁膜中に埋め込んで形成する。
（作用）
すると、下層の金属配線および絶縁膜上に層間絶縁膜が
平担に形成され、その上に上層金属配線を平担に所望の
一定の膜厚で形成することができる。
平担に形成され、その上に上層金属配線を平担に所望の
一定の膜厚で形成することができる。
（実施例）
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の第１の実施例であり、まずこの第１
の実施例について順を追って説明する。
の実施例について順を追って説明する。
第１図（ａ）において、１１はシリコン基板で６９、ま
ずこの基板１１上に常圧気相成長によってＰＳＧ（Ｐｈ
ｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ ）などの
絶縁膜１２を１〜２μｍ厚に形成する。
ずこの基板１１上に常圧気相成長によってＰＳＧ（Ｐｈ
ｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ ）などの
絶縁膜１２を１〜２μｍ厚に形成する。
次に、図示しないレジストをフスクとした写真食刻法に
よって、第１図（ｂ）に示すように絶縁Ｊ１ｍ１２を部
分的に除去し、この絶縁Ｊｌｌｌ（１２に溝１３を形成
する。ただし、その場合、シリコン基板１１が露出しな
いように、＃１１３の底部に０．５〜１μｍの絶縁膜１
２を残す。
よって、第１図（ｂ）に示すように絶縁Ｊ１ｍ１２を部
分的に除去し、この絶縁Ｊｌｌｌ（１２に溝１３を形成
する。ただし、その場合、シリコン基板１１が露出しな
いように、＃１１３の底部に０．５〜１μｍの絶縁膜１
２を残す。
次に、溝１３の内壁を含む絶縁膜１２の全表面に、第１
図（Ｃ）に示すように、多結晶シリコン膜１４を減圧気
相成長法によって０．１〜０．２μｍ厚に（薄く）形成
する。
図（Ｃ）に示すように、多結晶シリコン膜１４を減圧気
相成長法によって０．１〜０．２μｍ厚に（薄く）形成
する。
その後、ＣＦ、を主とした異方性エツチングによって前
記多結晶シリコン膜１４をエツチング除去する。この時
、異方性エツチングであるため、溝１３の側壁の多結晶
シリコン膜１４は、第１図（ｄ）に示すようにエツチン
グされずに残る。
記多結晶シリコン膜１４をエツチング除去する。この時
、異方性エツチングであるため、溝１３の側壁の多結晶
シリコン膜１４は、第１図（ｄ）に示すようにエツチン
グされずに残る。
そこで、次に、この溝１３の側壁に残った多結晶シリコ
ン膜１４を核として、金属ハロゲン化物の水素還元によ
る化学気相成長法（例えば、 ＷＦ。
ン膜１４を核として、金属ハロゲン化物の水素還元によ
る化学気相成長法（例えば、 ＷＦ。
の水素還元によるＷの選択成長）によって、＃ｌｃｉ図
（ｅ）に示すように、１層目金属配線としての金属層１
５を溝１３に形成し、この溝１３を埋める。
（ｅ）に示すように、１層目金属配線としての金属層１
５を溝１３に形成し、この溝１３を埋める。
次に、前記金属層１５および絶縁膜１２上に第１図（ｆ
）に示すように層間絶縁膜１６を形成する。
）に示すように層間絶縁膜１６を形成する。
この時、層耀絶縁［１６は、前記金属層１５および絶縁
膜１２の表面が平担であるから、同じく平担に形成され
る。
膜１２の表面が平担であるから、同じく平担に形成され
る。
しかる後、層間絶縁膜１６上に第１図（２）に示すよう
に２層目の金属層＠１７を形成する。この金属配線１７
は、前記層間絶縁膜１６の表面が平担なために、同じく
平担に所望の一定の膜厚で形成される。
に２層目の金属層＠１７を形成する。この金属配線１７
は、前記層間絶縁膜１６の表面が平担なために、同じく
平担に所望の一定の膜厚で形成される。
第３図はこの発明の第２の実施例で、基板拡散層と金属
層（１層目金属配線）１５とのコンタクトをどる場合で
ある。
層（１層目金属配線）１５とのコンタクトをどる場合で
ある。
この第２の実施例では、第１図（ｂ）の工程後、溝１３
の底部に残った絶縁［１２に、第３図（ａ）Ｋ示すよう
にコンタクト孔２１を、基板拡散層２２に到達するよう
に形成し、以下前記第１の実施例と同一の工程を進める
。すると、多結晶シリコン膜１４を異方性エツチングし
た時に、第３図（ｂ）に示すように溝１３とコンタクト
孔２１の側壁に多結晶シリコン膜１４が残り、さらに多
結晶シリコン膜を核とする金属層の化学気相成長を行う
と、同図に示すように、前記溝１３およびコンタクト孔
２１を埋めるように金属層１５が形成され、この金属層
１５が基板拡散層２２に接触する。その後、金属層１５
および絶縁膜１２上に、同第３図（ｂ）に示すように第
１の実施例と同様に層間絶縁膜１６を平担に形成するこ
とができ、その層間絶縁膜１６上に２層目の金属配線１
７を同じく平担に所望の一定の膜厚で形成できる。
の底部に残った絶縁［１２に、第３図（ａ）Ｋ示すよう
にコンタクト孔２１を、基板拡散層２２に到達するよう
に形成し、以下前記第１の実施例と同一の工程を進める
。すると、多結晶シリコン膜１４を異方性エツチングし
た時に、第３図（ｂ）に示すように溝１３とコンタクト
孔２１の側壁に多結晶シリコン膜１４が残り、さらに多
結晶シリコン膜を核とする金属層の化学気相成長を行う
と、同図に示すように、前記溝１３およびコンタクト孔
２１を埋めるように金属層１５が形成され、この金属層
１５が基板拡散層２２に接触する。その後、金属層１５
および絶縁膜１２上に、同第３図（ｂ）に示すように第
１の実施例と同様に層間絶縁膜１６を平担に形成するこ
とができ、その層間絶縁膜１６上に２層目の金属配線１
７を同じく平担に所望の一定の膜厚で形成できる。
（発明の効果）
以上詳述したように、この発明の方法によれば、下層の
金属配線を絶縁膜中に埋め込んで形成することにより、
それらの上に層間絶縁膜を平担に形成でき、その平担な
層間絶縁膜上に同じく平担に所望の一定の膜厚で上層金
属配線を形成できる。
金属配線を絶縁膜中に埋め込んで形成することにより、
それらの上に層間絶縁膜を平担に形成でき、その平担な
層間絶縁膜上に同じく平担に所望の一定の膜厚で上層金
属配線を形成できる。
したがって、上層金属配線の断ｍあるいはエレクトロマ
イグレーションによる信頼性の低下を防止できる。
イグレーションによる信頼性の低下を防止できる。
第１図はこの発明の半導体素子の製造方法の第１の実施
例を示す断面図、第２図は従来の半導体素子を示す断面
図、第３図はこの発明の第２の実施例の断面図である。 １１・・・シリコン基板、１２・・・絶縁膜、１３・・
・溝、１４・・・多結晶シリコン膜、１５・・・金属層
、１６・・・層間絶縁膜、１７・・・２層目金属配線。 ０ 廿 ＾１ − 〜 °。
例を示す断面図、第２図は従来の半導体素子を示す断面
図、第３図はこの発明の第２の実施例の断面図である。 １１・・・シリコン基板、１２・・・絶縁膜、１３・・
・溝、１４・・・多結晶シリコン膜、１５・・・金属層
、１６・・・層間絶縁膜、１７・・・２層目金属配線。 ０ 廿 ＾１ − 〜 °。
Claims (1)
- 基板上に絶縁膜を形成する工程と、その絶縁膜に、溝底
部に絶縁膜の一部を残して溝を形成する工程と、その溝
の内壁を含む全面に薄い多結晶シリコン膜を形成する工
程と、その多結晶シリコン膜を異方性エッチングによつ
てエッチングすることにより、その多結晶シリコン膜を
溝の側壁にのみ残す工程と、その残存多結晶シリコン膜
を核として前記溝に、下層金属配線としての金属層を形
成し、溝を埋める工程と、その金属層上および前記絶縁
膜上に層間絶縁膜を形成する工程と、その層間絶縁膜上
に上層金属配線を形成する工程とを具備してなる半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326285A JPS61214449A (ja) | 1985-03-19 | 1985-03-19 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326285A JPS61214449A (ja) | 1985-03-19 | 1985-03-19 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214449A true JPS61214449A (ja) | 1986-09-24 |
Family
ID=12937857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326285A Pending JPS61214449A (ja) | 1985-03-19 | 1985-03-19 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214449A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260051A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体装置 |
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
-
1985
- 1985-03-19 JP JP5326285A patent/JPS61214449A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
| JPS63260051A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体装置 |
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514417B2 (ja) | ||
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS63269546A (ja) | 半導体装置の製造方法 | |
| JPH02143445A (ja) | 半導体装置の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05182966A (ja) | 多層配線形成方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH06140518A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 | |
| JP2694813B2 (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH04255249A (ja) | 半導体装置の製造方法 |