JPH02137328A - 多層配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置の製造において重要な多層配線
の形成方法に関するものである。

（従来の技術） 多層配線技術は、１チツプ内に多数の半導体素子を高密
度に作り込むことを可能とし、各半導体素子を結合させ
る際の設計自由度を大きくし、さらに配線の引き回し距
ＭＷｒ短縮出来るため、半導体装置の製造に不可欠な技
術となっている。

第３図（Ａ）及び（Ｂ）は、このような多層配線構造の
従来例の説明に供する図である。第３図（Ａ）は、半導
体基板としての例えばシリコン基板１１に、ＭＯＳトラ
ンジスタ１３が形成され、ざらに第一層目の配線１５ま
で形成された状態を示した断面図である。この第３図（
Ａ）において、１７はフィールド酸化膜であり、１９は
半導体素子１３が作り込まれたシリコン基板１１ヲ被覆
している絶縁膜（以下、中間絶締膜と称することもある
。）である。この中間絶締膜１９の所定位置には半導体
素子１３と第一層目の配線１５との接続に供する開口部
１９ａが形成されている。また、２１は例えばポリシリ
コン膜から成るゲート電極であり、２１ａはゲート絶締
膜であり、２３はソース・トレイン領域である。なお、
一般には、フィールド酸化膜１７の膜厚は０．５ｕｎｎ
程度、中間絶縁膜１９の膜厚は０．６μｍ程度、ゲート
電極２１の膜厚は０．４ｕｍ程度とされ、ソース・トレ
イン領域２３の接合深さは約０．３ｕｍ程度とされてい
る。

また、次の第３図（８）は、第３図（Ａ）に示したもの
に第二層目の配線２７をざらに形成した状態を示した断
面図である。この第３図（８）において、２５は膜厚が
例えば０．８μｍの眉間絶縁膜である。実際の半導体装
置においては、眉間絶縁膜２５の所望の箇所にスルーホ
ール（図示せず）が開口され、この眉間絶縁膜２５上に
第二層目の配線２７（膜厚が例えばｌｕｍ）が形成され
る。そして半導体装置が二層配線の半導体装置である場
合は、第二層目の配６２７上に（よパツシベーシヨン膜
（図示せず）が形成されることになる。

しかし、このような多層配線構造を採用するに当たり、
以下に説明するような不具合か生じていた。

半導体素子（上述の例の場合はＭＯＳトランジスタ１３
）が作り込まれたシリコン基板１１は、この半導体素子
１３に起因する段差を有するため、具体例を示せばゲー
ト電極２１とシリコン基板１１との間で生じる段差や、
中間絶縁膜１９の開口部１９ａにおける段差等を有する
ため、その表面は平坦ではない、これがため、このよう
なシリコン基板１１上に、第一層目配線１５、眉間絶縁
膜２５及び第二層目配線２７を積層すると、第３図（Ｂ
）中に２９で示すような凹凸が生じる。このような凹凸
２９は、第二層目の配線２５の被覆′注（いわゆるステ
ップカバレージ）を低下させ、これが原因の断線を生し
させる。′２！らにまたこのような凹凸２９は、第二層
目の配線２５ヲバターニングする際のレジストに対する
露光を所定通り行なわせない原因になり配線用薄膜を除
去するべきべき部分に配線用薄Ｗｓを残存させることに
なり、これが原因の短絡不良を生じさせる。

そこで、上述のような段差に起因する不具合に対処する
ための１！々の平坦化技術が提案され（例えば［セミコ
ンダクターワールド（ＳｅｍｉｃｏｎｄｕｃｔｏｒＷｏ
ｒｌｄＸ１９８４．ＩＯ）　Ｊプレスジャーナル出版　
）、その一つにエッチバック法と称されるものがあった
。第４図（Ａ）〜（Ｄ）はこの従来のエッチバック法を
用い多層配線を形成する例を断面図を以って概略的に示
した工程図である。なお第３図に示した構成成分と同様
な構成成分については同一の符号を付して示しである。

従来の多層配線形成方法によれば、先ず、半導体素子に
起因する段差１１ａ！有する半導体基板１１上に、中周
絶縁膜１９ａの開口部＋９ｂを介してソース・トレイン
領域２３に接続される第一層目の配線１５が形成され、
さらにこの第一層目の配線１５上には眉間絶縁膜２５が
形成され、さらにこの層間総締＠２５上には段差ｆｌａ
ｔ吸収し表面を平坦に出来る例えばレジストで構成され
た平坦性犠牲膜３１と称される膜が形成される（第４図
（Ａ））。

次に、これら平坦性犠牲Ｊｌｉ！３１及び眉間絶縁膜２
５が、平坦性犠牲１１３１表面から第４図（Ａ）中ｄて
示す膜厚相当分、これら平坦性１１’！膜３１及び層間
紙！４１１１２５の工・ンチングレートが等しくなるよ
うに制御されたエツチング条件で除去され平坦化される
（第４図（Ｂ））。

次に、この平坦化された表面２５ａ上に新たに第二の結
締１１１３３が所定の膜厚ｄ２に形成される（第４図（
Ｃ））、なお、第一層目の配線１５上に形成される眉間
絶縁膜２５の膜厚は、第一層目配線１５の膜厚と、段差
１１ａの高さとで主に決定されこれらを埋め得る膜厚と
される。また、平坦性犠牲１１１３１の膜厚は、これを
半導体基板１１上に形成した時に基板表面を平坦化出来
るような膜厚であり、例えば予めモニタウェハを用いで
決められた膜厚である。この平坦性犠牲膜３１により形
成された面によりエッチバック後の平坦具合が決定され
ることになる。

次に、新たに形成した第二絶縁膜３３の、第一層目配線
１５に対応する領域３３ａ、３３ｂに第一層配線１５に
至る深さの開口部３５ａ、３５ｂがそれぞれ形成され、
その後、この第二絶縁膜３３上に第一層目配線１５に接
続される第二層目配線２７が形成される（第４図（Ｄ）
）。

（発明が解決しようとする課題） しかしながら、上述した従来のエッチバック法を用いて
いる従来の多層配線形成方法では、第一層目の配線１５
の表面から第二絶縁１１１３３の表面までの絶縁膜部分
の膜厚（第４図（Ｄ）中にｄ３及びｄ、ｌで示す膜厚）
が、第一層配線１５が段差の高い側にあるか低い側にあ
るかによって異なってしまうという問題点があった。こ
のため、第一層配線１５及び第二層配線２７の接続のた
めの開口部３５ａ。

３５ｂ　Ｇ形成するに当たり互いのエツチング深さが異
なることになり開口径のバラツキが生しることになる。

ざらに、開口部の深さが深い３５ａで示す開口部では、
アスペクト比が大きくなり第二層目配線２７のステップ
カバレージが低下するため、断線さらにはエレクトロマ
イグレーション不良の発生を来すことになる。このよう
に従来の多層配線形成方法は満足のゆくものではなかっ
た。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、上述した問題点を解決し、信頼
性の高い多層配線を形成出来る方法１％供することにあ
る。

（課題を解決するための手段） この目的の達成を図るため、この発明によれば、半導体
素子が作り込まれた半導体基板であってこの半導体素子
に起因する段差を有しかつ表面が絶縁膜で被覆されてい
る半導体基板上に多層配線を形成するに当たり、 半導体基板表面をだう前述の絶縁膜の、前述の半導体素
子の当該多層配線の第一層目配線が接続される予定領域
に対応する領域に、開口部を形成する工程と、 この開口部が形成された前述の絶縁膜上に第一絶縁膜を
少なくとも段差分より厚く形成する工程と、 この第一絶Ｓ膜の前述の第一層目配線形成予定領域に対
応する領域を除去し、然る後、少なくともこの除去され
領域跡に第一層目配線用薄膜を前述の菌−絶縁膜の膜厚
とほぼ同等又はやや厚めに形成する工程と、 この第一層目配線用薄膜の形成された前述の半導体基板
上に平坦性犠牲膜を形成する工程と、この平坦性！ｌｌ
牲膜表面から少なくとも前述の第一層目配線用薄膜の上
面の最低部分が露出されるまで、前述の平坦性犠牲膜、
前述の第一層目配線用薄膜及び前述の第一絶縁膜を等速
度でエツチングする工程と、 前述のエツチング済みの半導体基板上に第二絶縁膜を形
成する工程と を含むことを特徴とする。

（作用） この発明の多層配線形成方法によれば、従来第一層目配
線を形成した後に層間絶縁膜を形成しでいたことに対し
、先ず第一絶縁膜を形成し次いでこの第一絶縁膜の第一
層目配線形成予定領域を除去しこの除去跡に第一層目破
線用薄膜を少なくともこの除去跡か埋め込まれる膜厚に
形成する。そして、この上に平坦性犠牲膜を形成し、そ
の後、第一層目配線用薄膜の上面の最低部分が露出する
までエッチバックし平坦化を行ない、この平坦化面上に
第二絶縁膜を形成する。ここで、このように平坦化され
た面上に第二絶縁膜を形成することは、第一層目の配線
の露出面を含む平坦面上に第二絶縁膜を形成することに
ほかならないから、この発明の方法によれば、第一層目
配線上の第二絶縁膜の膜厚は、第一層目配線のどの部分
上においても実質的に等しいものになる。

（実施例） 以下、第１図（Ａ）〜（Ｈ）及び第２図（ハ）〜（Ｃ）
を参照してこの発明の多層配線形成方法の実施例につき
説明する。しかしながら、以下の実施例の説明に用いる
各図はこの発明が理解出来る程度にＩｔ’ｌ略的に示し
であるにすぎず、従って、各構成成分の寸法比や形状等
も概略的であり、この発明がこれらに限定されるもので
ないことは理解されたい。

なお、この発明の多層配線形成方法は、半導体素子が作
り込まれた半導体基板であってこの半導体素子に起因す
る段差を有しかつ表面が絶縁膜で被覆されている半導体
基板上に多層配ａを形成する方法に閉するものである。

この実施例では、この半導体基板を第１図（Ａ）を用い
て説明するようなものとして説明する。第１図（Ａ）に
おいて、４１は例えばＭＯ８Ｉ−ランジスタ等の半導体
素子（図示せず）か作り込まれた半導体基板であり、例
えばシリコン基板である。また４１ａは半導体素子に起
因する段差であり、この実施例の場合その高さが０．５
日ｍとなっている。また、４３ａ及び４３ｂは、この実
施例にお１ブる半導体素子の第一層目の配線が接続され
る予定領域であり、ＭＯＳトランジスタのソース領域や
トレイン領域である。また、４５は半導体素子表面を被
覆しでいる絶縁膜（以下、中間絶縁膜４５と称すること
もある。）である。

このようなシリコン基板４１に多層配線を形成するに当
たり、この発明の多層配線形成方法によれば、先ず、半
導体基板４１表面を覆う前述の中間絶緯吸４５の、ソー
ス・トレイン領域４３ａ、４３ｂに対応する領域に、開
口部４７ａ、４７ｂをそれぞれ形成する。この開口部４
７ａ、４７ｂは、従来公知のフォトエツチング技術によ
り形成し、その平面形状はこの場合方形としでいる。次
に、開口部４７ａ、４７ｂが形成された中間絶縁膜４５
上に、第一絶縁膜４９をこの実施例の場合膜厚が１ＬＩ
ｍに形成する（第１図（Ｂ））。なおこの第一絶縁膜４
９は例えば酸化シリコン膜等の好適な材料で構成し、例
えばＣＶＤ法等の好適な方法で形成する。

次に、この第一絶縁膜４９の第一層目配線形成予定領域
に対応する領域を除去し、然る後、少なくとも除去され
た領域跡４９ａに第一層目配線用薄膜５１を第一絶縁１
１１４９の膜厚と同等の膜厚に、この実施例の場合はｌ
ｕｍの膜厚に形成する（第１図（Ｃ））。なお、この第
一絶縁膜４９の第一層目配線形成予定領域に対応する領
域の除去は公知のフォトエツチング技術で行ない、また
、第一層目配線５１は例えばアルミ等の好適な材料で構
成し、その形成をスパッタ法等の従来公知の薄膜形成法
で行う。

第２図（Ａ）〜（Ｃ）は、第一層目配線形成予定領域４
９ａと、第一絶縁膜４９、中間結締ｌＩ４５等の他の構
成成分との配ＭＩＷＩ係を示した図である。そして箇２
図（Ａ）は、第１図（Ｃ）に示し楚試料から第一層目配
線用薄膜５１を取り除いた状態のものを半導体基板４１
の上方から見て示した平面図、菓２図（Ｂ）は第２図（
Ａ）に示した試料を図中のＩ−Ｉ線に１８って切って示
した断面図、第２図（Ｃ）は第２図（Ａ）に示した試料
を図中のＩＩ　−１１線に沿って切って示した断面図で
ある。第２図（Ａ）〜（Ｃ）からも理解できるように、
第一層目配線形成予定領域４９ａは、第一絶縁膜４９に
所望の配線バタンに即して形成された溝内の領域に相当
する。

次に、第一層目配線用薄膜５１の形成された半導体基板
４１上に平坦性？Ｉ牲膜５３を形成する。この実施例で
は平坦性犠牲膜５３をレジストで構成している。なお、
このレジストの塗布条件は、これ７８塗布した後に段差
４１ａｆＪ＜吸収出来レジスト表面が平坦になるような
条件で然もレジストの厚さがあまり厚くならないような
条件であればとのうような条件でも良い、この実施例で
は、別途に用意した平坦な半導体基板上（モニタ用半導
体基板上）にレジストが０．５ｕｍの膜厚に形成出来る
条件を用いることで、程良い平坦性犠牲膜５３を得た。

次に、この平坦性１！牲膜５３の表面から少なくとも第
一層目配線用薄膜５１の上面の最低部分（この実施例で
は第１図（Ｄ）に５１×で示す部分）が露出されるまで
、平坦性犠牲膜５３、第一層目配線用薄膜５１及び第一
絶縁膜を４９等速度でエツチングする条件で、これら平
坦性犠牲膜５３、第一層目配線用薄膜５１及び第一絶縁
膜を４９を工・シチングする。

これにより、第一層目配線形成予定領ｔ＊４９ａ即ち第
一絶縁膜に設けた溝内に在る第一層目配線形成用薄膜５
１の全ての部分が第一絶縁膜と連続する平坦な面として
露出出来た（第１図（Ｅ））。ここて、各第一層目配線
を５１ａ、５１ｂで示す、なあ、このようなエツチング
は例えばアルゴンを用いたスバッダエッチング法により
行なうことが出来る。

次に、上述のエツチング済みの半導体基板上に第二絶縁
膜５５をこの実施例の場合０．５ｕｍの膜厚に形成する
（第１図ＣＦ）。この第二絶！１１を膜５５は、例えば
酸化シリコン膜で構成し、その形成は従来公知の薄膜形
成技術で形成する。

第１図（Ｆ）からも理解出来るように、第二絶縁膜５５
の膜厚は、いずれの箇所においても実質的に等しくなる
。

その後は、第二絶縁膜５５の各第一層目配線５１８゜５
１ｂに対応する領域に従来公知のフォトエツチング技術
により、第一層目配線５１ａ、５１ｂと第二層目配線と
を接続するための開口部５７ａ、５７ｂをそれぞれ形成
しく第１図（Ｇ））　、次いで、この第二絶縁膜５５土
に第二層目配線５９を形成する。これら開口部５？ａ、
５７ｂの形成においでは、第二絶縁膜５５の膜厚が第一
層目配線５１ａ、５１ｂの場所のいかんを問わず等しい
ため、設計通りの開口部を容易に形成出来る。また、第
一層目配線１５９の形成においても、各開口部５７ａ、
５７ｂのアスペクト比をほぼ等しく出来かつその制御も
第二絶縁膜の膜厚をかえることである程度は行なえるの
で、ステップカバレージに優れる多層配線が得られる。

半導体装置が二層配線構造の場合であれば、第二層目配
線５９上にパッシベーション膜（図示せず）を形成し多
層配線形成が終了する。また、半導体装置が３層配線以
上の構造のものであるときはその後の配線形成にこの発
明の多層配線形成方法を順次適用することで、信頼性の
優れた多層配線が得られる。

なお、上述の実施例は、半導体基板をシリコン基板とし
半導体素子ｔＭＯ３トランジスタとした例で説明してい
る。しかし、この発明の方法は半導体基板の種類や、半
導体基板に作り込まれる半導体素子の１！頓にかかわら
ず、適用出来ることは明らかである。

（発明の効果） 上述した説明からも明らかなように、この発明の多層配
線形成方法によれば、第一層目配線上の絶縁膜の厚さが
、この第一層目配線が半導体基板の段差の高い剥土にあ
ろうが低い剥土にあろうが、一定の値になるため、この
絶縁膜に形成される開口部（スルホール）の径のバラツ
キやアスペクト比のバラツキが起きない。

また、第４図（Ａ）〜（Ｄ）を用いて説明した従来方法
では、層間紙Ｒ膜の形成にあたり、第一層目配線１５は
、絶縁膜２５の形成及び絶縁膜３３の形成の２回の工程
で高温雰囲気（３００〜４００℃）にざらされる、しか
し、この発明では第１図（Ｆ）に示す第二絶縁膜５５の
形成時のみ高温雰囲気にざらされるだけですむ。従って
、配線材料をアルミニウムで構成した場合ヒロック発生
率やボイド発生率の低減も図れる。

これがため、信Ｎ性の高い多層配線を得ることが出来る
。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）は、この発明の多層配線形成方法
の実施例の説明に供する工程図、第２図（Ａ）〜（Ｃ）
は、この発明の説明に供する図であり、第一層目配線形
成予定領域の他の構成成分に対するＲ３関係を示す平面
図及び断面図、 第３図（Ａ）及び（Ｂ）は、従来技術の説明に供する図
であり、多層配線の従来構造を示す断面図、 第４図（Ａ）〜（Ｄ）は、従来技術の説明に供する図で
あり、従来のエッチバック法を用いた従来の多層配線形
成方法を示す工程図である。 ４１・・・半導体基板 ４１ａ・・・段差 ４３ａ、４３ｂ・・・半導体素子の第一層目配線がＷｉ
続される予定領域（ソース・トレイン領域） ４５・・・半導体基板表面を被覆している絶縁膜（中間
結締Ｉり ４７ａ、４７ｂ　−・・半導体素子と第一層目配線との
接続用開口部 ４９・・・第一絶縁膜 ４９ａ・・・第一層目配線形成予定領域５１・・・第一
層目配線用薄膜 ５ｔａ、５１ｂ　・・・第一層目配線 ５１×・・・第一層目配線用薄膜の上面の最低部分５３
・・・平坦性１１ｉ膜 ５５・・・第二絶線膜 ５７ａ、５７ｂ・・・第一層目及び第二層目の配線の接
続用開口部 ５９−・・第二層目配線。 特許出願人　　　沖電気工業株式会社 第２ 図 （Ａ） 任

Claims (1)

【特許請求の範囲】
1. （１）半導体素子か作り込まれた半導体基板であって該
   半導体素子に起因する段差を有しかつ表面が絶縁膜で被
   覆されている半導体基板上に多層配線を形成するに当た
   り、 半導体基板表面を覆う前記絶縁膜の、前記半導体素子の
   当該多層配線の第一層目配線が接続される予定領域に対
   応する領域に、開口部を形成する工程と、 該開口部が形成された前記絶縁膜上に第一絶縁膜を少な
   くとも段差よりも厚く形成する工程と、該第一絶縁膜の
   前記第一層目配線形成予定領域に対応する領域を除去し
   、然る後、少なくとも該除去され領域跡に第一層目配線
   用薄膜を少なくとも前記第一絶縁膜と同等の膜厚に形成
   する工程と、 該第一層目配線用薄膜の形成された前記半導体基板上に
   平坦性犠牲膜を形成する工程と、 該平坦性犠牲膜表面から少なくとも前記第一層目配線用
   薄膜の上面の最低部分が露出されるまで、前記平坦性犠
   牲膜、前記第一層目配線用薄膜及び前記第一絶縁膜を等
   速度でエッチングする工程と、 前記エッチング済みの半導体基板上に第二絶縁膜を形成
   する工程と を含むことを特徴とする多層配線形成方法。