JP2002522923A - エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 - Google Patents
エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線Info
- Publication number
- JP2002522923A JP2002522923A JP2000565566A JP2000565566A JP2002522923A JP 2002522923 A JP2002522923 A JP 2002522923A JP 2000565566 A JP2000565566 A JP 2000565566A JP 2000565566 A JP2000565566 A JP 2000565566A JP 2002522923 A JP2002522923 A JP 2002522923A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- etching
- layer
- depositing
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
本発明により、エッチング特性が異なる連続した誘電体層（３１４および３１６）にデュアルダマシン構造（３３２および３３４）を形成する集積回路製造方法およびデバイスが提供される。また、本発明により、これらの誘電体層が異なる誘電率を有する方法およびデバイスが提供される。本発明のさらなる実施形態には、放射に露光されると、ハードマスク（６２２）を形成するシリコン系感光材料などの単層マスクの使用が含まれる。さらなる実施形態では、ＩＣ構造を製造するための製造システム（７１０）が提供される。これらのシステムには、複数の製造ステーション（７２０、７２２、７２４、７２６、７２８、７３０）と相互作用し得るコントローラ（７００）が含まれる。
Description
【０００１】 （技術分野） 本発明は、デュアルダマシン技術を用いて製造される半導体デバイスの配線お
よびバイアプラグの製造に関する。
よびバイアプラグの製造に関する。
【０００２】 （背景技術） ＩＣ（集積回路）などの半導体デバイスには、一般に、半導体材料の単体に一
体に組み込まれたトランジスタ、ダイオードおよびレジスタなどの電子回路素子
がある。さまざまな回路素子が伝導性コネクタにより接続されて、数百万個の個
々の回路素子を含む完全な回路を形成する。半導体材料および処理技術の進歩に
伴い、ＩＣ全体のサイズが小型化する反面、単体上に形成される素子数が増大す
る。さらなる小型化は、改良されたＩＣ特性およびコスト軽減に非常に望ましい
。相互配線により、ＩＣのさまざまな電子素子間が電気的に接続され、これらの
素子とピンなどのデバイスの外部コンタクト素子間に接続が形成されて、ＩＣを
他の回路に接続する。通常、配線により電子回路素子間に水平方向の接続が形成
されるのに対して、伝導性バイアプラグにより電子回路素子間に垂直方向の接続
が形成されることで、積み重なねられた接続が得られる。
体に組み込まれたトランジスタ、ダイオードおよびレジスタなどの電子回路素子
がある。さまざまな回路素子が伝導性コネクタにより接続されて、数百万個の個
々の回路素子を含む完全な回路を形成する。半導体材料および処理技術の進歩に
伴い、ＩＣ全体のサイズが小型化する反面、単体上に形成される素子数が増大す
る。さらなる小型化は、改良されたＩＣ特性およびコスト軽減に非常に望ましい
。相互配線により、ＩＣのさまざまな電子素子間が電気的に接続され、これらの
素子とピンなどのデバイスの外部コンタクト素子間に接続が形成されて、ＩＣを
他の回路に接続する。通常、配線により電子回路素子間に水平方向の接続が形成
されるのに対して、伝導性バイアプラグにより電子回路素子間に垂直方向の接続
が形成されることで、積み重なねられた接続が得られる。
【０００３】 配線およびバイアプラグを形成するためにさまざまな技術が用いられている。
このような技術の一つに、一般にデュアルダマシンと呼ばれるプロセスがあり、
このプロセスには、トレンチおよび下地バイアホールを形成するステップが含ま
れている。トレンチおよびバイアホールは、例えば、金属などの導体材料で同時
に充填されることで、配線および下地のバイアプラグが同時に形成される。従来
のデュアルダマシン製造技術の例が、Ｋａａｎｔａ等による「デュアルダマシン
：ＵＬＳＩ配線技術（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ：Ａ ＵＬＳＩ Ｗｉｒｉ
ｎｇ Ｔｅｃｈｎｏｌｏｇｙ）」、１９９１年６月１１から１２日、ＶＭＩＣ
Ｃｏｎｆｅｒｅｎｃｅ、ＩＥＥＥ、第１４４から１５２頁と、１９９７年に登録
されたＨｕａｎｇ等の米国特許第５，６３５，４２３号に記載されている。
このような技術の一つに、一般にデュアルダマシンと呼ばれるプロセスがあり、
このプロセスには、トレンチおよび下地バイアホールを形成するステップが含ま
れている。トレンチおよびバイアホールは、例えば、金属などの導体材料で同時
に充填されることで、配線および下地のバイアプラグが同時に形成される。従来
のデュアルダマシン製造技術の例が、Ｋａａｎｔａ等による「デュアルダマシン
：ＵＬＳＩ配線技術（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ：Ａ ＵＬＳＩ Ｗｉｒｉ
ｎｇ Ｔｅｃｈｎｏｌｏｇｙ）」、１９９１年６月１１から１２日、ＶＭＩＣ
Ｃｏｎｆｅｒｅｎｃｅ、ＩＥＥＥ、第１４４から１５２頁と、１９９７年に登録
されたＨｕａｎｇ等の米国特許第５，６３５，４２３号に記載されている。
【０００４】 従来のデュアルダマシン技術の一例が、さまざまなＩＣ構造を示す図１Ａから
１Ｃに図示されている。図１Ａに示されているように、半導体基板１１２上に誘
電体層１１０が堆積される。バイアパターン１１８をもつエッチングマスク１１
６が、誘電体層１１０上に配置される。時間調節された異方性エッチングを用い
て、バイアパターンに適合するホール１２０を層１１０にエッチングする。引き
続きマスク１１６がトレンチパターン１２４をもつマスク１２２（図１Ｂ）に置
き換えられる。時間調節された異方性エッチングを用いて、トレンチ１２６を形
成すると同時にホール１２０をさらに深くして、バイアホール１２８を形成する
。このバイアホールは、半導体基板１１２を露出するようにエッチングされてよ
い。この替わりとして、バイアホールは、基板内に部分的にオーバーエッチング
されてよい。図１Ｃに示されているように、次いで、バイアホールとトレンチが
同時に適切な金属１３０で充填される。このようにして、金属１３０が金属化さ
れた配線１３２と、半導体基板１１２に接触したバイアプラグ１３４になる。さ
らに、配線金属およびバイアプラグを堆積する前に、バイアホールとトレンチ内
にライナまたはバリヤ層が堆積されてよい。層１１０の表面が平坦化されて、余
分な金属１３０を除去し、配線１３２を画定する。また、金属のエッチバックを
用いて配線の画定が可能である。
１Ｃに図示されている。図１Ａに示されているように、半導体基板１１２上に誘
電体層１１０が堆積される。バイアパターン１１８をもつエッチングマスク１１
６が、誘電体層１１０上に配置される。時間調節された異方性エッチングを用い
て、バイアパターンに適合するホール１２０を層１１０にエッチングする。引き
続きマスク１１６がトレンチパターン１２４をもつマスク１２２（図１Ｂ）に置
き換えられる。時間調節された異方性エッチングを用いて、トレンチ１２６を形
成すると同時にホール１２０をさらに深くして、バイアホール１２８を形成する
。このバイアホールは、半導体基板１１２を露出するようにエッチングされてよ
い。この替わりとして、バイアホールは、基板内に部分的にオーバーエッチング
されてよい。図１Ｃに示されているように、次いで、バイアホールとトレンチが
同時に適切な金属１３０で充填される。このようにして、金属１３０が金属化さ
れた配線１３２と、半導体基板１１２に接触したバイアプラグ１３４になる。さ
らに、配線金属およびバイアプラグを堆積する前に、バイアホールとトレンチ内
にライナまたはバリヤ層が堆積されてよい。層１１０の表面が平坦化されて、余
分な金属１３０を除去し、配線１３２を画定する。また、金属のエッチバックを
用いて配線の画定が可能である。
【０００５】 従来のデュアルダマシンの別の例が、図２Ａから２Ｃに図示されたＩＣ構造に
示されている。図２Ａに示されているように、半導体基板２１２上には第１の誘
電体層２１０が堆積される。第１の誘電体層上にはエッチングストップ層２１６
が堆積される。エッチングストップ２１６上には第２の誘電体層２１８が堆積さ
れ、誘電体層２１８上にはエッチングマスク２２０が配置される。エッチングマ
スク２２０は、バイアホールをエッチングするためにパターン化（２２１）され
ている。第１の異方性エッチング手順を用いて、第２の誘電体層２１８がエッチ
ングされて、バイアパターンに適合するホール２２２（図２Ａ）を形成する。こ
のようなエッチング手順は、エッチングストップ層２１６で停止する。エッチン
グマスク２２０が除去され、別のエッチングマスク２２４（図２Ｂを参照）が、
トレンチを形成するためにパターン化（２２６）されるように、第２の誘電体層
２１８上に配置される。第２の異方性エッチング手順を用いて、層２１８にトレ
ンチ２２８をエッチングする。同時に、エッチングストップ層２１６と第１の誘
電体層２１０をエッチングして、ホール２２２が基板２１２まで延長される。こ
のようなデュアルダマシン技術では、第１のエッチング手順は、第２のエッチン
グ手順よりもエッチングストップ層２１６に対する選択性が高い。図２Ｂに示さ
れているように、第２のエッチング手順により、トレンチ２２８と、半導体基板
２１２に延びるバイアホール２３０が形成される。マスク２２４が除去された後
、トレンチ２２８とバイアホール２３０は、適切な導体材料２３２（図２Ｃを参
照）で同時に充填されて、金属化された配線２３４と、基板２１２と接触するバ
イアプラグ２３６を形成する。層２１８の表面から余分な金属が除去されて、配
線２３４を画定する。
示されている。図２Ａに示されているように、半導体基板２１２上には第１の誘
電体層２１０が堆積される。第１の誘電体層上にはエッチングストップ層２１６
が堆積される。エッチングストップ２１６上には第２の誘電体層２１８が堆積さ
れ、誘電体層２１８上にはエッチングマスク２２０が配置される。エッチングマ
スク２２０は、バイアホールをエッチングするためにパターン化（２２１）され
ている。第１の異方性エッチング手順を用いて、第２の誘電体層２１８がエッチ
ングされて、バイアパターンに適合するホール２２２（図２Ａ）を形成する。こ
のようなエッチング手順は、エッチングストップ層２１６で停止する。エッチン
グマスク２２０が除去され、別のエッチングマスク２２４（図２Ｂを参照）が、
トレンチを形成するためにパターン化（２２６）されるように、第２の誘電体層
２１８上に配置される。第２の異方性エッチング手順を用いて、層２１８にトレ
ンチ２２８をエッチングする。同時に、エッチングストップ層２１６と第１の誘
電体層２１０をエッチングして、ホール２２２が基板２１２まで延長される。こ
のようなデュアルダマシン技術では、第１のエッチング手順は、第２のエッチン
グ手順よりもエッチングストップ層２１６に対する選択性が高い。図２Ｂに示さ
れているように、第２のエッチング手順により、トレンチ２２８と、半導体基板
２１２に延びるバイアホール２３０が形成される。マスク２２４が除去された後
、トレンチ２２８とバイアホール２３０は、適切な導体材料２３２（図２Ｃを参
照）で同時に充填されて、金属化された配線２３４と、基板２１２と接触するバ
イアプラグ２３６を形成する。層２１８の表面から余分な金属が除去されて、配
線２３４を画定する。
【０００６】 上述して例示したような従来のデュアルダマシン技術の欠点は、設計ルールの
縮小およびバイアプラグの高さの縮小に対して現在および今後の要求に応えるこ
とに関する。例えば、図１Ａから１Ｃを参照して記載した技術は、時間調節され
たエッチングを用いる。当業者には既知であるように、時間調節されたエッチン
グ法を用いる場合、エッチングの深さを正確に制御することは困難である。エッ
チングを正確に制御できなければ、品質に問題が生じる。図２Ａから２Ｃを参照
して記載したエッチングストップ技術を用いると、時間調節されたエッチングよ
りもエッチング制御が良好になる。しかしながら、この従来技術では、さらなる
層、すなわちエッチングストップ層を用いる必要がでてくる。さらなる層を用い
ると、製造プロセスがより複雑になる。
縮小およびバイアプラグの高さの縮小に対して現在および今後の要求に応えるこ
とに関する。例えば、図１Ａから１Ｃを参照して記載した技術は、時間調節され
たエッチングを用いる。当業者には既知であるように、時間調節されたエッチン
グ法を用いる場合、エッチングの深さを正確に制御することは困難である。エッ
チングを正確に制御できなければ、品質に問題が生じる。図２Ａから２Ｃを参照
して記載したエッチングストップ技術を用いると、時間調節されたエッチングよ
りもエッチング制御が良好になる。しかしながら、この従来技術では、さらなる
層、すなわちエッチングストップ層を用いる必要がでてくる。さらなる層を用い
ると、製造プロセスがより複雑になる。
【０００７】 したがって、例えば、エッチングストップ層をなくすか、またはその数を減ら
しながら、コスト効率の良い改良されたデュアルダマシン製造方法および材料が
望まれる。
しながら、コスト効率の良い改良されたデュアルダマシン製造方法および材料が
望まれる。
【０００８】 （発明の開示） 本発明によれば、上述した従来の問題を解消する集積回路デバイスを含む新規
のデュアルダマシン方法および構造が提供される。
のデュアルダマシン方法および構造が提供される。
【０００９】 本発明の一実施形態において、半導体基板などの基板上に第１の誘電体層が堆
積される。次いで、第１の誘電体層上に第２の誘電体層が堆積される。第１およ
び第２の誘電体層のエッチング特性は異なるものであって、すなわち、２つの層
のうちの一方が、他方の層と比較した場合、特定のエッチング化学物質において
エッチング速度が速くなるようなエッチング特性をもつ。第２の誘電体層には、
バイアホール用にパターン化された第１のエッチングマスクが設けられる。次い
で、異方性エッチングにより両方の誘電体層を通してバイアパターンが転写され
る。第１のエッチングマスクを除去した後、第２の誘電体層上に、下地のバイア
ホール上に配置されるトレンチパターンをもつ第２のエッチングマスクが設けら
れる。エッチングストップとして第１の誘電体層を用いて、第２の誘電体層を通
してトレンチが異方的にエッチングされる。トレンチをエッチングするために用
いられるエッチング化学物質は、第２の誘電体層のエッチング速度が第１の誘電
体層と比較して速くなるようなものである。このような本発明のエッチング処理
により、トレンチは第２の誘電体層を通って延びるのに対して、バイアホールは
第１の誘電体層を通って延びるトレンチおよび下地バイアホールが形成される。
第２のエッチングマスクが除去された後、金属などの導体材料でトレンチとバイ
アホールが同時に充填されて、デュアルダマシン構造を形成する。この実施形態
で用いるエッチングマスクは、誘電体層をエッチングするために用いられるエッ
チング化学物質に対するエッチング耐性の要求に応じて、フォトレジスト、ハー
ドマスクまたはフォトレジストとハードマスクの組合せからなるものであってよ
い。
積される。次いで、第１の誘電体層上に第２の誘電体層が堆積される。第１およ
び第２の誘電体層のエッチング特性は異なるものであって、すなわち、２つの層
のうちの一方が、他方の層と比較した場合、特定のエッチング化学物質において
エッチング速度が速くなるようなエッチング特性をもつ。第２の誘電体層には、
バイアホール用にパターン化された第１のエッチングマスクが設けられる。次い
で、異方性エッチングにより両方の誘電体層を通してバイアパターンが転写され
る。第１のエッチングマスクを除去した後、第２の誘電体層上に、下地のバイア
ホール上に配置されるトレンチパターンをもつ第２のエッチングマスクが設けら
れる。エッチングストップとして第１の誘電体層を用いて、第２の誘電体層を通
してトレンチが異方的にエッチングされる。トレンチをエッチングするために用
いられるエッチング化学物質は、第２の誘電体層のエッチング速度が第１の誘電
体層と比較して速くなるようなものである。このような本発明のエッチング処理
により、トレンチは第２の誘電体層を通って延びるのに対して、バイアホールは
第１の誘電体層を通って延びるトレンチおよび下地バイアホールが形成される。
第２のエッチングマスクが除去された後、金属などの導体材料でトレンチとバイ
アホールが同時に充填されて、デュアルダマシン構造を形成する。この実施形態
で用いるエッチングマスクは、誘電体層をエッチングするために用いられるエッ
チング化学物質に対するエッチング耐性の要求に応じて、フォトレジスト、ハー
ドマスクまたはフォトレジストとハードマスクの組合せからなるものであってよ
い。
【００１０】 本発明の別の実施形態において、半導体基板上に形成されたキャップ層上に、
第１の誘電体層が堆積される。第１の誘電体層上には、第１の誘電体層とエッチ
ング特性が異なる第２の誘電体層が堆積される。第２の誘電体層上にハードマス
ク層が堆積された後、バイアパターンをもつ第１のフォトレジストが堆積される
。バイアパターンがキャップ層まで異方的にエッチングされた後、第１のフォト
レジストが取り除かれ、ハードマスク上に第２のフォトレジスト層が形成され、
これはまた、バイアホール内のキャップ層の露出部分にも形成されることが好ま
しい。第２のフォトレジストにトレンチパターンが現像される。このトレンチパ
ターンは、エッチングストップなどの第１の誘電体層を用いて、ハードマスクお
よび第２の誘電体層を通して異方的にエッチングされて、トレンチを形成する。
次いで、第２のフォトレジストが取り除かれる。異方性エッチングプロセスをさ
らに用いて、ハードマスクの除去とキャップ層を通したバイアホールのエッチン
グを同時に行う。このプロセスにより、第２の誘電体層にあるトレンチと、第１
の誘電体層とキャップ層にある下地バイアホールが形成される。トレンチとバイ
アホールに、ライナまたはバリヤ層が堆積される。引き続き、一列に並んだトレ
ンチとバイアホールは、導体材料で同時に充填されることによって、デュアルダ
マシン構造が形成される。この替わりとして、本発明の実施形態のデュアルダマ
シン構造は、ライナを用いずに組み立てられてもよい。
第１の誘電体層が堆積される。第１の誘電体層上には、第１の誘電体層とエッチ
ング特性が異なる第２の誘電体層が堆積される。第２の誘電体層上にハードマス
ク層が堆積された後、バイアパターンをもつ第１のフォトレジストが堆積される
。バイアパターンがキャップ層まで異方的にエッチングされた後、第１のフォト
レジストが取り除かれ、ハードマスク上に第２のフォトレジスト層が形成され、
これはまた、バイアホール内のキャップ層の露出部分にも形成されることが好ま
しい。第２のフォトレジストにトレンチパターンが現像される。このトレンチパ
ターンは、エッチングストップなどの第１の誘電体層を用いて、ハードマスクお
よび第２の誘電体層を通して異方的にエッチングされて、トレンチを形成する。
次いで、第２のフォトレジストが取り除かれる。異方性エッチングプロセスをさ
らに用いて、ハードマスクの除去とキャップ層を通したバイアホールのエッチン
グを同時に行う。このプロセスにより、第２の誘電体層にあるトレンチと、第１
の誘電体層とキャップ層にある下地バイアホールが形成される。トレンチとバイ
アホールに、ライナまたはバリヤ層が堆積される。引き続き、一列に並んだトレ
ンチとバイアホールは、導体材料で同時に充填されることによって、デュアルダ
マシン構造が形成される。この替わりとして、本発明の実施形態のデュアルダマ
シン構造は、ライナを用いずに組み立てられてもよい。
【００１１】 本発明において、第２の誘電体層の材料の誘電率が１から３．５のように低い
ものを選択し、第１の誘電体層の材料の誘電率が３．５から８のように少し高い
ものを選択することが特に利点となる。誘電体材料をこのように選択することに
よって、低誘電率材料の優れた電気特性と高誘電率材料の高度な機械的特性を兼
ね備えた層の組合せが得られる。また、層間のクロストークが大幅に低減される
。このような組合せは、これらの２つのタイプの誘電体材料が、一般に、２つの
異なるエッチング化学物質を必要とするため特に適切なものである。
ものを選択し、第１の誘電体層の材料の誘電率が３．５から８のように少し高い
ものを選択することが特に利点となる。誘電体材料をこのように選択することに
よって、低誘電率材料の優れた電気特性と高誘電率材料の高度な機械的特性を兼
ね備えた層の組合せが得られる。また、層間のクロストークが大幅に低減される
。このような組合せは、これらの２つのタイプの誘電体材料が、一般に、２つの
異なるエッチング化学物質を必要とするため特に適切なものである。
【００１２】 本発明のさらなる別の実施形態において、基板上に第１の誘電体層が堆積され
る。第１の誘電体層上には、バイアホール用にパターン化された第１のエッチン
グマスクが配置される。適切な異方性エッチングプロセスを用いて、第１の誘電
体層を通してバイアパターンが転写されることにより、バイアホールを形成する
。第１のエッチングマスクが除去され、第１の誘電体層上に第２の誘電体層が堆
積される。この第２の誘電体層材料により、バイアホールが部分的または完全に
充填される。第２の誘電体層上には、下地バイアホール上に位置するトレンチパ
ターンをもつ第２のエッチングマスクが配置される。第２の異方性エッチングプ
ロセスを用いて、第２の誘電体層にトレンチをエッチングすると同時に、バイア
ホールから第２の誘電体層材料を除去し、このときエッチングストップとして第
１の誘電体層を用いる。第２のエッチングプロセスは、第１の誘電体層と比較し
て第２の誘電体層のエッチング速度が速くなるようなエッチング化学物質を用い
る。第２のエッチングマスクが除去されると、トレンチおよびバイアは導体材料
で充填されることにより、上述した実施形態に類似したデュアルダマシン構造が
得られる。
る。第１の誘電体層上には、バイアホール用にパターン化された第１のエッチン
グマスクが配置される。適切な異方性エッチングプロセスを用いて、第１の誘電
体層を通してバイアパターンが転写されることにより、バイアホールを形成する
。第１のエッチングマスクが除去され、第１の誘電体層上に第２の誘電体層が堆
積される。この第２の誘電体層材料により、バイアホールが部分的または完全に
充填される。第２の誘電体層上には、下地バイアホール上に位置するトレンチパ
ターンをもつ第２のエッチングマスクが配置される。第２の異方性エッチングプ
ロセスを用いて、第２の誘電体層にトレンチをエッチングすると同時に、バイア
ホールから第２の誘電体層材料を除去し、このときエッチングストップとして第
１の誘電体層を用いる。第２のエッチングプロセスは、第１の誘電体層と比較し
て第２の誘電体層のエッチング速度が速くなるようなエッチング化学物質を用い
る。第２のエッチングマスクが除去されると、トレンチおよびバイアは導体材料
で充填されることにより、上述した実施形態に類似したデュアルダマシン構造が
得られる。
【００１３】 本発明のさらなる別の実施形態において、上述した実施形態と組み合わせて単
層のエッチングマスクが用いられる。これらの単層マスクには、放射に露光され
るとハードマスクとなるシリコン系フォトレジスト材料が含まれる。このような
タイプの材料の適切な例には、ＵＶ光に露光されるとプラズマ重合化メチルシラ
ン酸化物に転換されるプラズマ重合化メチルシランが含まれる。この実施形態で
は単層のハードマスクが得られるのに対して、従来のハードマスク技術では、２
つのマスク層、すなわちフォトレジストおよびハードマスク層が必要である。
層のエッチングマスクが用いられる。これらの単層マスクには、放射に露光され
るとハードマスクとなるシリコン系フォトレジスト材料が含まれる。このような
タイプの材料の適切な例には、ＵＶ光に露光されるとプラズマ重合化メチルシラ
ン酸化物に転換されるプラズマ重合化メチルシランが含まれる。この実施形態で
は単層のハードマスクが得られるのに対して、従来のハードマスク技術では、２
つのマスク層、すなわちフォトレジストおよびハードマスク層が必要である。
【００１４】 本発明のさらなる実施形態において、本発明のＩＣ構造などの製造される構造
を形成するための製造システムが提供される。これらのシステムには、複数の製
造ステーションとの相互作用に適したコンピュータなどのコントローラが含まれ
る。これらの製造ステーションはそれぞれ、ＩＣ構造を製造するために用いる処
理ステップを実行する。コントローラと製造ステーション間は操作リンクにより
接続される。コンピュータプログラムなどのデータ構造により、コントローラが
製造ステーションで実行される処理ステップを実行する。データ構造は、取外し
可能な電子記録媒体に与えられる。
を形成するための製造システムが提供される。これらのシステムには、複数の製
造ステーションとの相互作用に適したコンピュータなどのコントローラが含まれ
る。これらの製造ステーションはそれぞれ、ＩＣ構造を製造するために用いる処
理ステップを実行する。コントローラと製造ステーション間は操作リンクにより
接続される。コンピュータプログラムなどのデータ構造により、コントローラが
製造ステーションで実行される処理ステップを実行する。データ構造は、取外し
可能な電子記録媒体に与えられる。
【００１５】 （発明を実施するための最良の形態） 本発明および本発明の実施形態を記載する中で、明確に記載するためにいくつ
か専門用語が用いられる。このような専門用語は、記載する実施形態だけでなく
、同じ結果を得るために実質的に同じ方法で実質的に同じ機能を遂行するすべて
の同等のものを含むものである。
か専門用語が用いられる。このような専門用語は、記載する実施形態だけでなく
、同じ結果を得るために実質的に同じ方法で実質的に同じ機能を遂行するすべて
の同等のものを含むものである。
【００１６】 本発明の一実施形態において、ＩＣ構造にトレンチと下地バイアホールを選択
的にエッチングするために、エッチング特性が異なる連続した誘電体層が用いら
れる新規のデュアルダマシンプロセスが実行される。本願明細書に定義される２
つの材料の「異なるエッチング特性」という表現には、材料の１つのエッチング
速度が特定の化学物質においてもう１つの材料のものよりも速くなるようなエッ
チング特性が含まれる。このプロセスは、図３Ａから３Ｅに示されたＩＣ構造の
ような製造される構造に示される。本願明細書に定義される「集積回路構造」と
いう表現には、完全に形成された集積回路と部分的に形成された集積回路が含ま
れる。図３Ａは、半導体基板３１０などの基板上に堆積された第１の誘電体層３
１４を示す。本願明細書で定義される「半導体基板」という表現には、通常の集
積回路素子、部品、配線および半導体材料からなる構造およびデバイスが含まれ
る。第１の誘電体層３１４上には第２の誘電体層３１６が堆積される。第１およ
び第２の誘電体層（３１４および３１６）のエッチング特性は異なるもので、こ
れらの層の一方のエッチングを他方の層を著しくエッチングせずに選択的に行う
。第２の誘電体層３１６上には第１のフォトレジスト３１８（図３Ａ）が堆積さ
れる。これらの誘電体層およびフォトレジスト層は、当業者に既知の任意の方法
を用いて堆積されてよい。
的にエッチングするために、エッチング特性が異なる連続した誘電体層が用いら
れる新規のデュアルダマシンプロセスが実行される。本願明細書に定義される２
つの材料の「異なるエッチング特性」という表現には、材料の１つのエッチング
速度が特定の化学物質においてもう１つの材料のものよりも速くなるようなエッ
チング特性が含まれる。このプロセスは、図３Ａから３Ｅに示されたＩＣ構造の
ような製造される構造に示される。本願明細書に定義される「集積回路構造」と
いう表現には、完全に形成された集積回路と部分的に形成された集積回路が含ま
れる。図３Ａは、半導体基板３１０などの基板上に堆積された第１の誘電体層３
１４を示す。本願明細書で定義される「半導体基板」という表現には、通常の集
積回路素子、部品、配線および半導体材料からなる構造およびデバイスが含まれ
る。第１の誘電体層３１４上には第２の誘電体層３１６が堆積される。第１およ
び第２の誘電体層（３１４および３１６）のエッチング特性は異なるもので、こ
れらの層の一方のエッチングを他方の層を著しくエッチングせずに選択的に行う
。第２の誘電体層３１６上には第１のフォトレジスト３１８（図３Ａ）が堆積さ
れる。これらの誘電体層およびフォトレジスト層は、当業者に既知の任意の方法
を用いて堆積されてよい。
【００１７】 フォトレジスト３１８（図３Ａ）が現像されて、バイアパターン３２０を形成
する。図３Ｂに示されているように、第１の異方性エッチングプロセスを用いて
、誘電体層３１６および３１４を通してバイアパターンを転写し、基板３１０の
露出した上面にある誘電体層３１４にバイアホール３２２を形成する。第１のエ
ッチングプロセスには、誘電体層３１６を通してバイアパターンをエッチングす
るステップと、引き続きエッチング化学物質を変えて、層３１４を通してバイア
パターンをエッチングするステップが含まれる。２つの誘電体層のエッチング特
性は異なるため、２つの異なるエッチング物質を用いる必要がある。エッチング
層３１４に用いられるエッチング化学物質は、本発明の技術では層３１６が層３
１４にバイアホールをエッチングするためのマスクとなる必要があるため、この
化学物質が第１のフォトレジスト３１８を侵食するものであれば、層３１６に対
して選択性をもつことが必要となる。２つの材料が特定のエッチングプロセスに
露出される場合、エッチングプロセスは、本願明細書において、材料のうちの一
方が他方の材料よりも著しく低速にエッチングされる場合、この一方の材料に対
して選択性をもつものであると定義される。
する。図３Ｂに示されているように、第１の異方性エッチングプロセスを用いて
、誘電体層３１６および３１４を通してバイアパターンを転写し、基板３１０の
露出した上面にある誘電体層３１４にバイアホール３２２を形成する。第１のエ
ッチングプロセスには、誘電体層３１６を通してバイアパターンをエッチングす
るステップと、引き続きエッチング化学物質を変えて、層３１４を通してバイア
パターンをエッチングするステップが含まれる。２つの誘電体層のエッチング特
性は異なるため、２つの異なるエッチング物質を用いる必要がある。エッチング
層３１４に用いられるエッチング化学物質は、本発明の技術では層３１６が層３
１４にバイアホールをエッチングするためのマスクとなる必要があるため、この
化学物質が第１のフォトレジスト３１８を侵食するものであれば、層３１６に対
して選択性をもつことが必要となる。２つの材料が特定のエッチングプロセスに
露出される場合、エッチングプロセスは、本願明細書において、材料のうちの一
方が他方の材料よりも著しく低速にエッチングされる場合、この一方の材料に対
して選択性をもつものであると定義される。
【００１８】 第１のフォトレジスト３１８（図３Ｂ）が取り除かれ、図３Ｃに示されている
ように、第２の誘電体層３１６上に第２のフォトレジスト層３２４が堆積される
。第２のフォトレジスト層が現像されて、トレンチパターンに適合するパターン
３２６を形成する。この替わりとして、フォトレジストを完全に現像せずに、バ
イアホール３２２にある基板３１０の露出部分上に第２のフォトレジスト層３２
４が堆積される（図３Ｃ）。エッチングストップとして誘電体層３１４を用いて
、誘電体層３１６にトレンチ３２８（図３Ｄ）をエッチングし、このときエッチ
ングストップとして誘電体層３１４を用いる。これを達成するために、層３１４
よりもかなり高速に層３１６をエッチングするエッチングプロセスを用いる。バ
イアホール３２２にあるフォトレジスト３２４により、第２のエッチングプロセ
スから基板３１０が保護される。ついで、第２のフォトレジストが取り除かれる
。この替わりとして、ハードマスクを用いる場合、トレンチのエッチングプロセ
スを完了するときはフォトレジストをエッチングして除去しなければならない。
図３Ｅに示されているように、金属などの適切な導体３３０がバイアホール３２
２とトレンチ３２８に同時に堆積されることにより、配線３３４と、基板３１０
と接触するバイアプラグ３３２が形成される。余分な導体材料は、例えば、ＣＭ
Ｐ（化学機械研磨）や金属エッチバックを用いた平坦化により、層３１６の表面
から除去される。配線３３４とバイアプラグ３３２によりデュアルダマシン構造
が形成される。本願明細書において定義される「デュアルダマシン構造」という
表現には、同時に形成されるトレンチの配線および下地バイアプラグが含まれる
。
ように、第２の誘電体層３１６上に第２のフォトレジスト層３２４が堆積される
。第２のフォトレジスト層が現像されて、トレンチパターンに適合するパターン
３２６を形成する。この替わりとして、フォトレジストを完全に現像せずに、バ
イアホール３２２にある基板３１０の露出部分上に第２のフォトレジスト層３２
４が堆積される（図３Ｃ）。エッチングストップとして誘電体層３１４を用いて
、誘電体層３１６にトレンチ３２８（図３Ｄ）をエッチングし、このときエッチ
ングストップとして誘電体層３１４を用いる。これを達成するために、層３１４
よりもかなり高速に層３１６をエッチングするエッチングプロセスを用いる。バ
イアホール３２２にあるフォトレジスト３２４により、第２のエッチングプロセ
スから基板３１０が保護される。ついで、第２のフォトレジストが取り除かれる
。この替わりとして、ハードマスクを用いる場合、トレンチのエッチングプロセ
スを完了するときはフォトレジストをエッチングして除去しなければならない。
図３Ｅに示されているように、金属などの適切な導体３３０がバイアホール３２
２とトレンチ３２８に同時に堆積されることにより、配線３３４と、基板３１０
と接触するバイアプラグ３３２が形成される。余分な導体材料は、例えば、ＣＭ
Ｐ（化学機械研磨）や金属エッチバックを用いた平坦化により、層３１６の表面
から除去される。配線３３４とバイアプラグ３３２によりデュアルダマシン構造
が形成される。本願明細書において定義される「デュアルダマシン構造」という
表現には、同時に形成されるトレンチの配線および下地バイアプラグが含まれる
。
【００１９】 この替わりとして、導体材料を堆積する前に、バイアホール３２２とトレンチ
３２８に適切なライナ（図示せず）が堆積されてよい。Ｃｕなどの導体は、ライ
ナまたはバリヤ層を必要とする。通常、０．５μｍ以下の厚みをもつ第１の誘電
体層３１４、すなわちバイアプラグを含む層により、金属間層が形成される。金
属化配線を含む第２の誘電体層３１６により、金属内層(intra-metal layer)が
形成される。通常、金属内層の厚みは、０．２から４μｍの範囲のものである。
誘電体層の一方に適した誘電体材料の例には、ＰＥＣＶＤ（プラズマ強化型化学
気相堆積）ＳｉＯ2およびＦ−ＳｉＯ2などの酸化物が含まれるのに対して、他方
の誘電体層に適した誘電体材料には、アモルファスフッ化炭素系材料と、フッ化
および非フッ化ポリ（アリーレン）エーテル（商業上ＦＬＡＲＥ １．０および
２．０として知られ、Ａｌｌｉｅｄ Ｓｉｇｎａｌ Ｃｏｍｐａｎｙから入手可
能）、ポリ（アリーレン）エーテル（商業上ＰＡＥ２−３として知られ、Ｓｃｈ
ｕｍａｃｈｅｒ Ｃｏｍｐａｎｙから入手可能）、ジビニルシロキサンベンゾシ
クロブタン（ＤＶＳ−ＢＣＢ）や同様の製品などのスピンオン誘電体ポリマーと
、エーロゲルなどのポリマーが含まれる。これらの誘電体材料は、当業者に既知
のものである。ポリマーをエッチングするために用いられるＯ2系エッチング化
学物質は、ＳｉＯ2に対して高度に選択性をもつため、酸化物とポリマーのエッ
チング特性は異なるものである。一方、ＳｉＯ2をエッチングするために用いる
ＣＨＦx系エッチング化学物質は、ポリマーに対して高度に選択性をもつ。例え
ば、Ｈ2系化学物質を用いて金属線にパッシベーションを施した後、当業者に既
知の技術および材料を用いて、ＰＥＣＶＤ ＳｉxＮyＨzなどの保護層を金属線
に堆積させることが好ましい。
３２８に適切なライナ（図示せず）が堆積されてよい。Ｃｕなどの導体は、ライ
ナまたはバリヤ層を必要とする。通常、０．５μｍ以下の厚みをもつ第１の誘電
体層３１４、すなわちバイアプラグを含む層により、金属間層が形成される。金
属化配線を含む第２の誘電体層３１６により、金属内層(intra-metal layer)が
形成される。通常、金属内層の厚みは、０．２から４μｍの範囲のものである。
誘電体層の一方に適した誘電体材料の例には、ＰＥＣＶＤ（プラズマ強化型化学
気相堆積）ＳｉＯ2およびＦ−ＳｉＯ2などの酸化物が含まれるのに対して、他方
の誘電体層に適した誘電体材料には、アモルファスフッ化炭素系材料と、フッ化
および非フッ化ポリ（アリーレン）エーテル（商業上ＦＬＡＲＥ １．０および
２．０として知られ、Ａｌｌｉｅｄ Ｓｉｇｎａｌ Ｃｏｍｐａｎｙから入手可
能）、ポリ（アリーレン）エーテル（商業上ＰＡＥ２−３として知られ、Ｓｃｈ
ｕｍａｃｈｅｒ Ｃｏｍｐａｎｙから入手可能）、ジビニルシロキサンベンゾシ
クロブタン（ＤＶＳ−ＢＣＢ）や同様の製品などのスピンオン誘電体ポリマーと
、エーロゲルなどのポリマーが含まれる。これらの誘電体材料は、当業者に既知
のものである。ポリマーをエッチングするために用いられるＯ2系エッチング化
学物質は、ＳｉＯ2に対して高度に選択性をもつため、酸化物とポリマーのエッ
チング特性は異なるものである。一方、ＳｉＯ2をエッチングするために用いる
ＣＨＦx系エッチング化学物質は、ポリマーに対して高度に選択性をもつ。例え
ば、Ｈ2系化学物質を用いて金属線にパッシベーションを施した後、当業者に既
知の技術および材料を用いて、ＰＥＣＶＤ ＳｉxＮyＨzなどの保護層を金属線
に堆積させることが好ましい。
【００２０】 図３Ａから３Ｅを参照して記載した本発明の技術はフォトレジストマスクを用
いるが、本発明は、ハードマスクまたはフォトマスクとハードマスクの組合せを
用いる場合も同等に動作可能であることを理解されたい。例えば、誘電体層をエ
ッチングするさいに施すエッチング処理や下地基板３１０内にエッチングするた
めのオーバーエッチングステップにより、デュアルダマシンバイアプラグと下地
導体間の接触の抵抗率を低くすることができるように、フォトレジストのエッチ
ング速度が十分に低いものでなければ、ハードマスクが用いられてよい。
いるが、本発明は、ハードマスクまたはフォトマスクとハードマスクの組合せを
用いる場合も同等に動作可能であることを理解されたい。例えば、誘電体層をエ
ッチングするさいに施すエッチング処理や下地基板３１０内にエッチングするた
めのオーバーエッチングステップにより、デュアルダマシンバイアプラグと下地
導体間の接触の抵抗率を低くすることができるように、フォトレジストのエッチ
ング速度が十分に低いものでなければ、ハードマスクが用いられてよい。
【００２１】 本発明の新規のデュアルダマシン技術により時間調節されたエッチングを用い
る必要がなくなることで、エッチングの深さ制御が高められる。また、本発明に
より、金属間層と金属内層誘電体層間にエッチングストップ層を用いる必要がな
くなることで、製造が容易になり、品質構造およびコスト削減が図れる。エッチ
ング選択性の上述した利点を備えたまま、機械的、熱的および電気的特性が最適
化される層の組合せが得られるように、金属間層と金属内層の誘電体材料を慎重
に選択することにより、従来のデュアルダマシン技術と比較した場合の本発明の
さらなる利点が得られる。
る必要がなくなることで、エッチングの深さ制御が高められる。また、本発明に
より、金属間層と金属内層誘電体層間にエッチングストップ層を用いる必要がな
くなることで、製造が容易になり、品質構造およびコスト削減が図れる。エッチ
ング選択性の上述した利点を備えたまま、機械的、熱的および電気的特性が最適
化される層の組合せが得られるように、金属間層と金属内層の誘電体材料を慎重
に選択することにより、従来のデュアルダマシン技術と比較した場合の本発明の
さらなる利点が得られる。
【００２２】 デュアルダマシン構造で使用する誘電体材料は、機械的強度が高く、ｋ（誘電
率）が低いものが望ましい。本願明細書に定義されるように、「低ｋ材料」とい
う用語は、ｋ＝１−３．５の誘電体材料を指す。本願明細書で定義される「高ｋ
材料」とは、ｋ＞３．５の誘電体材料を指す。当業者に既知であるように、以下
の材料などの低ｋ材料の物理的強度は比較的低い。例えば、ポリ（アリーレン）
エーテル、フッ化ポリ（アリーレン）エーテルおよびジビニルシロキサンベンゾ
シクロブタンなどのポリマーや、エーロゲルのような低ｋ材料の機械的強度は比
較的低く、これらの材料からなる膜は、層が非常に薄いものでなければ、一般に
、亀裂が生じやすい。また、これらの材料からなる高アスペクトの線は壊れやす
い。しかしながら、高ｋ材料と比較すると、低キャパシタンスや低電力損失など
の誘電体特性が優れているため、低ｋ材料を使用することは非常に望ましい。本
発明によれば、例えば、第２の誘電体層３１６（すなわち、金属内層）に使用す
る材料に低ｋ材料を選択し、第１の誘電体層３１４（すなわち、金属間層）に使
用する材料にｋが比較的高い材料を選択することにより、図３Ａから３Ｅを参照
して記載して構造に低ｋと高ｋの誘電体材料が用いられることが利点となる。こ
のように誘電体材料を選択することによって、従来技術と比較した場合、金属内
層の厚みを低減させることができる。
率）が低いものが望ましい。本願明細書に定義されるように、「低ｋ材料」とい
う用語は、ｋ＝１−３．５の誘電体材料を指す。本願明細書で定義される「高ｋ
材料」とは、ｋ＞３．５の誘電体材料を指す。当業者に既知であるように、以下
の材料などの低ｋ材料の物理的強度は比較的低い。例えば、ポリ（アリーレン）
エーテル、フッ化ポリ（アリーレン）エーテルおよびジビニルシロキサンベンゾ
シクロブタンなどのポリマーや、エーロゲルのような低ｋ材料の機械的強度は比
較的低く、これらの材料からなる膜は、層が非常に薄いものでなければ、一般に
、亀裂が生じやすい。また、これらの材料からなる高アスペクトの線は壊れやす
い。しかしながら、高ｋ材料と比較すると、低キャパシタンスや低電力損失など
の誘電体特性が優れているため、低ｋ材料を使用することは非常に望ましい。本
発明によれば、例えば、第２の誘電体層３１６（すなわち、金属内層）に使用す
る材料に低ｋ材料を選択し、第１の誘電体層３１４（すなわち、金属間層）に使
用する材料にｋが比較的高い材料を選択することにより、図３Ａから３Ｅを参照
して記載して構造に低ｋと高ｋの誘電体材料が用いられることが利点となる。こ
のように誘電体材料を選択することによって、従来技術と比較した場合、金属内
層の厚みを低減させることができる。
【００２３】 ２つの誘電体層を組み合わせると、例えば、ＳｉＯ2を用いる金属間層から主
に機械的強度が得られる。低ｋ材料の中には亀裂への耐性が比較的弱いものもあ
るが、これは、本発明において低ｋ材料からなる薄い層を用いることにより解消
される。低ｋ層は、高ｋ層よりもかなり薄いものが好ましい。さらに、本発明の
重要な利点は、金属間層と金属内層の両方の材料を低ｋ材料にする場合と比較す
ると、一方の層が低ｋ材料を備え、他方の層が高ｋ材料を備える場合、層の組合
せのクロストークが１０から２０％低減される。本発明の技術のさらなる利点が
得られる要因は、バイアがトレンチとは別々に形成されることであり、言い換え
れば、トレンチが形成される前に両方の誘電体層を通してバイアホールが完全に
形成されるため、バイアとトレンチ間の位置ずれがある場合、バイアのサイズが
低減しないことである。この特徴により、金属線の幅が下地バイアの直径に実質
的に類似したデザインが得られる。
に機械的強度が得られる。低ｋ材料の中には亀裂への耐性が比較的弱いものもあ
るが、これは、本発明において低ｋ材料からなる薄い層を用いることにより解消
される。低ｋ層は、高ｋ層よりもかなり薄いものが好ましい。さらに、本発明の
重要な利点は、金属間層と金属内層の両方の材料を低ｋ材料にする場合と比較す
ると、一方の層が低ｋ材料を備え、他方の層が高ｋ材料を備える場合、層の組合
せのクロストークが１０から２０％低減される。本発明の技術のさらなる利点が
得られる要因は、バイアがトレンチとは別々に形成されることであり、言い換え
れば、トレンチが形成される前に両方の誘電体層を通してバイアホールが完全に
形成されるため、バイアとトレンチ間の位置ずれがある場合、バイアのサイズが
低減しないことである。この特徴により、金属線の幅が下地バイアの直径に実質
的に類似したデザインが得られる。
【００２４】 本発明の別の実施形態が、ＩＣ構造などのさまざまな製造される構造を示す図
４Ａから４Ｆに図示されており、この実施形態では、フォトレジストおよびハー
ドマスクを用い、さらに基板上に窒化物層などのエッチングストップやキャップ
層を用いる。図４Ａに示された構造では、半導体基板４１０などの基板上に堆積
される窒化物層４１１などのストップまたはキャップ層が用いられる。キャップ
層４１１上には第１の誘電体層４１４が堆積される。第１の誘電体層４１４上に
は第２の誘電体層４１６が堆積される。第１および第２の誘電体層４１４および
４１６のエッチング特性はそれぞれ異なるため、これらの層の一方のエッチング
を他方の層を著しくエッチングすることなく選択的に行うことができる。誘電体
層の一方は、例えば、ＰＥＣＶＤ ＳｉＯ2などの酸化物からなるのに対して、
他方の誘電体層に適した材料には、図３Ａから３Ｅを参照して記載したポリマー
などの低ｋ材料が含まれてよい。図４Ａに図示されているように、層４１６上に
ハードマスク４１８が堆積された後、第１のフォトレジスト４２０が堆積される
。バイアパターン４２２が第１のフォトレジストに現像される。次いで、第１の
異方性エッチングプロセスを用いて、バイアパターンがキャップ層４１１までエ
ッチングされて、層４１４にバイアホール４２４（図４Ｂ）を形成する。図３Ｂ
を参照して記載されているように、バイアホール４２４を形成するためのエッチ
ングプロセスは、バイアホール３２２を形成するためのプロセスに類似したもの
である。第１のフォトレジスト４２０が取り除かれ、図４Ｃに示す第２のフォト
レジスト４２６が、ハードマスク４１８の露出表面上に堆積される。この替わり
として、バイアホール４２４にあるキャップ層４１１の露出部分上にフォトレジ
スト４２６が堆積されてもよい。第２のフォトレジスト４２６が構造上に堆積さ
れると、エッチングステップを施す前に、ハードマスク４１８が部分的または完
全に除去されてもよいことを理解されたい。トレンチパターン４２８が第２のフ
ォトレジストに現像される。誘電体、マスクおよびエッチングストップ層は、当
業者に既知の任意の方法により堆積されてよい。
４Ａから４Ｆに図示されており、この実施形態では、フォトレジストおよびハー
ドマスクを用い、さらに基板上に窒化物層などのエッチングストップやキャップ
層を用いる。図４Ａに示された構造では、半導体基板４１０などの基板上に堆積
される窒化物層４１１などのストップまたはキャップ層が用いられる。キャップ
層４１１上には第１の誘電体層４１４が堆積される。第１の誘電体層４１４上に
は第２の誘電体層４１６が堆積される。第１および第２の誘電体層４１４および
４１６のエッチング特性はそれぞれ異なるため、これらの層の一方のエッチング
を他方の層を著しくエッチングすることなく選択的に行うことができる。誘電体
層の一方は、例えば、ＰＥＣＶＤ ＳｉＯ2などの酸化物からなるのに対して、
他方の誘電体層に適した材料には、図３Ａから３Ｅを参照して記載したポリマー
などの低ｋ材料が含まれてよい。図４Ａに図示されているように、層４１６上に
ハードマスク４１８が堆積された後、第１のフォトレジスト４２０が堆積される
。バイアパターン４２２が第１のフォトレジストに現像される。次いで、第１の
異方性エッチングプロセスを用いて、バイアパターンがキャップ層４１１までエ
ッチングされて、層４１４にバイアホール４２４（図４Ｂ）を形成する。図３Ｂ
を参照して記載されているように、バイアホール４２４を形成するためのエッチ
ングプロセスは、バイアホール３２２を形成するためのプロセスに類似したもの
である。第１のフォトレジスト４２０が取り除かれ、図４Ｃに示す第２のフォト
レジスト４２６が、ハードマスク４１８の露出表面上に堆積される。この替わり
として、バイアホール４２４にあるキャップ層４１１の露出部分上にフォトレジ
スト４２６が堆積されてもよい。第２のフォトレジスト４２６が構造上に堆積さ
れると、エッチングステップを施す前に、ハードマスク４１８が部分的または完
全に除去されてもよいことを理解されたい。トレンチパターン４２８が第２のフ
ォトレジストに現像される。誘電体、マスクおよびエッチングストップ層は、当
業者に既知の任意の方法により堆積されてよい。
【００２５】 図４Ｄに示されているように、第２の異方性エッチングプロセスを用いて、ハ
ードマスク４１８と誘電体層４１６を通してトレンチパターンを転写し、このと
きエッチングストップとして誘電体層４１４とキャップ層４１１を用いることに
よって、トレンチ４３０を形成する。この替わりとして、このプロセスが著しい
速度でキャップ層をエッチング可能であれば、バイアホール４２４に堆積された
フォトレジスト４２６を用いて、第２のエッチングプロセスからキャップ層４１
１の露出部分を保護してよい。図３Ｄを参照した記載と同様に、層４１６のエッ
チング化学物質が層４１４に対して高度に選択性をもつものであるように層４１
４および４１６のエッチング特性が異なる場合、誘電体層４１４がエッチングス
トップとなる。ついで、第２のフォトレジスト４２６が除去される。次いで、図
４Ｅに示されているように、第３の異方性エッチングにより、ハードマスク４１
８とバイアホール４２６内のキャップ層４１１を選択的に除去する。バイアホー
ル４２６とトレンチ４３０内にバリヤ層４３２（図４Ｆ）が堆積される。ライナ
内に金属などの導体材料が堆積されて、バイアプラグ４３４と金属線４３６を同
時に形成し、金属線４３６とバイアプラグ４３４によりデュアルダマシン構造が
形成される。ＣＭＰまたは金属エッチバックなどの平坦化ステップを用いて、金
属線４３６を画定する。本発明は、導体金属がライナまたはバリヤ層を必要とし
ない場合、ライナまたはバリヤ層４３２を用いずに同等に動作可能である。
ードマスク４１８と誘電体層４１６を通してトレンチパターンを転写し、このと
きエッチングストップとして誘電体層４１４とキャップ層４１１を用いることに
よって、トレンチ４３０を形成する。この替わりとして、このプロセスが著しい
速度でキャップ層をエッチング可能であれば、バイアホール４２４に堆積された
フォトレジスト４２６を用いて、第２のエッチングプロセスからキャップ層４１
１の露出部分を保護してよい。図３Ｄを参照した記載と同様に、層４１６のエッ
チング化学物質が層４１４に対して高度に選択性をもつものであるように層４１
４および４１６のエッチング特性が異なる場合、誘電体層４１４がエッチングス
トップとなる。ついで、第２のフォトレジスト４２６が除去される。次いで、図
４Ｅに示されているように、第３の異方性エッチングにより、ハードマスク４１
８とバイアホール４２６内のキャップ層４１１を選択的に除去する。バイアホー
ル４２６とトレンチ４３０内にバリヤ層４３２（図４Ｆ）が堆積される。ライナ
内に金属などの導体材料が堆積されて、バイアプラグ４３４と金属線４３６を同
時に形成し、金属線４３６とバイアプラグ４３４によりデュアルダマシン構造が
形成される。ＣＭＰまたは金属エッチバックなどの平坦化ステップを用いて、金
属線４３６を画定する。本発明は、導体金属がライナまたはバリヤ層を必要とし
ない場合、ライナまたはバリヤ層４３２を用いずに同等に動作可能である。
【００２６】 図３Ａから３Ｅを参照して記載された利点は、図４Ａから４Ｆを参照して記載
された製造方法および材料に同様に当てはまる。さらに、後者の形態では、トレ
ンチおよびバイアホールの画定部分にあまり影響を及ぼさずに、ハードマスクお
よびキャップ層を同時に除去するのに非常に適した方法が得られる。
された製造方法および材料に同様に当てはまる。さらに、後者の形態では、トレ
ンチおよびバイアホールの画定部分にあまり影響を及ぼさずに、ハードマスクお
よびキャップ層を同時に除去するのに非常に適した方法が得られる。
【００２７】 エッチング特性が異なる連続した誘電体層を含む本発明の別の実施形態が、図
５Ａから５ＦのＩＣ構造などの製造される構造に図示されている。図５Ａは、半
導体基板５１０などの基板上に堆積された、ＰＥＣＶＤ ＳｉＯ2やＦ−ＳｉＯ2 などの第１の誘電体層５１４を示す。誘電体層５１４上には第１のフォトレジス
ト５１６が堆積され、バイアパターン５１８がこのフォトレジストに現像される
。図５Ｂに示されているように、層５１４を通してバイアパターンが転写され、
層５１４にバイアホール５１２を形成し、半導体基板５１０上でエッチングを停
止する。フォトレジストが取り除かれ、層５１４上に第２の誘電体層５２０（図
５Ｂ）が堆積されて、層５１４にあるバイアホール５１２を完全または部分的に
充填するプラグ５１３を形成する。第２の誘電体層５２０上には、図５Ｃに示さ
れている第２のフォトレジスト５２２が堆積される。誘電体層およびフォトレジ
スト層は、当業者に既知の任意の方法で堆積されてよい。
５Ａから５ＦのＩＣ構造などの製造される構造に図示されている。図５Ａは、半
導体基板５１０などの基板上に堆積された、ＰＥＣＶＤ ＳｉＯ2やＦ−ＳｉＯ2 などの第１の誘電体層５１４を示す。誘電体層５１４上には第１のフォトレジス
ト５１６が堆積され、バイアパターン５１８がこのフォトレジストに現像される
。図５Ｂに示されているように、層５１４を通してバイアパターンが転写され、
層５１４にバイアホール５１２を形成し、半導体基板５１０上でエッチングを停
止する。フォトレジストが取り除かれ、層５１４上に第２の誘電体層５２０（図
５Ｂ）が堆積されて、層５１４にあるバイアホール５１２を完全または部分的に
充填するプラグ５１３を形成する。第２の誘電体層５２０上には、図５Ｃに示さ
れている第２のフォトレジスト５２２が堆積される。誘電体層およびフォトレジ
スト層は、当業者に既知の任意の方法で堆積されてよい。
【００２８】 第２のフォトレジストが現像されて、トレンチパターン５２４（図５Ｃ）を形
成する。層５２０は、エッチングストップとして層５１４と半導体基板５１０を
用いて異方的にエッチングされることにより、図５Ｄに示すトレンチ５２６を形
成する。また、層５２０にトレンチ５２６を形成するために用いる異方性エッチ
ングプロセスを用いて、バイアホール５１２（図５Ｄ）からプラグ５１３を除去
する。エッチング層５２０へのエッチングプロセスが、層５１４および基板５１
０に対して高度に選択性をもつように、誘電体層５１４および５２０のエッチン
グ特性は異なるものである（図３Ａから３Ｅの誘電体層３１４および３１６と同
様）。この替わりとして、半導体基板５１０には、窒化物などのキャップ（図示
せず）がある。さらに、第２のフォトレジストと層５２０間にはハードマスク（
図示せず）が挿間され、この場合、キャップとハードマスクが異方的にエッチン
グされて、ハードマスクを除去し、キャップ層を通してバイアパターンをエッチ
ングする。
成する。層５２０は、エッチングストップとして層５１４と半導体基板５１０を
用いて異方的にエッチングされることにより、図５Ｄに示すトレンチ５２６を形
成する。また、層５２０にトレンチ５２６を形成するために用いる異方性エッチ
ングプロセスを用いて、バイアホール５１２（図５Ｄ）からプラグ５１３を除去
する。エッチング層５２０へのエッチングプロセスが、層５１４および基板５１
０に対して高度に選択性をもつように、誘電体層５１４および５２０のエッチン
グ特性は異なるものである（図３Ａから３Ｅの誘電体層３１４および３１６と同
様）。この替わりとして、半導体基板５１０には、窒化物などのキャップ（図示
せず）がある。さらに、第２のフォトレジストと層５２０間にはハードマスク（
図示せず）が挿間され、この場合、キャップとハードマスクが異方的にエッチン
グされて、ハードマスクを除去し、キャップ層を通してバイアパターンをエッチ
ングする。
【００２９】 第２のフォトレジスト５２２が取り除かれると、層５２０にトレンチ５２６を
有し層５１４にバイアホール５１２を有する図５Ｅの構造が得られる。図５Ｆに
示されているように、金属などの導体材料がトレンチ５２６とバイアホール５１
２に同時に堆積されて、金属線５３２とプラグ５３４を有するデュアルダマシン
構造が形成される。例えば、ＣＭＰや金属エッチバックを用いて、層５２０の表
面から余分な金属５３０が除去される。代替実施形態（図示せず）において、金
属５３０と誘電体層５１４および５２０間にライナが挿間される。層５１４は、
層３１４（図３Ａから３Ｆ）に類似した図５Ｄから５Ｆの構造の金属内層である
。層５２０は、層３１６に類似した金属間層である。図３Ａから３Ｅを参照して
記載された利点は、図５Ａから５Ｆを参照して記載した製造方法および材料に同
等に当てはまるものである。また、本発明の新規の技術により、従来のデュアル
ダマシン技術と比較した場合、バイアエッチングで非常に深いバイアをエッチン
グする必要がないため、デュアルダマシン製造技術がさらに高められものとされ
る。
有し層５１４にバイアホール５１２を有する図５Ｅの構造が得られる。図５Ｆに
示されているように、金属などの導体材料がトレンチ５２６とバイアホール５１
２に同時に堆積されて、金属線５３２とプラグ５３４を有するデュアルダマシン
構造が形成される。例えば、ＣＭＰや金属エッチバックを用いて、層５２０の表
面から余分な金属５３０が除去される。代替実施形態（図示せず）において、金
属５３０と誘電体層５１４および５２０間にライナが挿間される。層５１４は、
層３１４（図３Ａから３Ｆ）に類似した図５Ｄから５Ｆの構造の金属内層である
。層５２０は、層３１６に類似した金属間層である。図３Ａから３Ｅを参照して
記載された利点は、図５Ａから５Ｆを参照して記載した製造方法および材料に同
等に当てはまるものである。また、本発明の新規の技術により、従来のデュアル
ダマシン技術と比較した場合、バイアエッチングで非常に深いバイアをエッチン
グする必要がないため、デュアルダマシン製造技術がさらに高められものとされ
る。
【００３０】 本発明の新規の技術は、フォトマスク、ハードマスク、またはフォトマスクと
ハードマスクの組合せで実行可能である。ＳｉＯ2や窒化シリコンなどのハード
マスクは、Ｏ2系エッチングに対して通常のフォトレジスト材料のエッチング耐
性が低いため、多くの低ｋ材料を選択的にエッチングするさいに使用されるＯ2
系エッチング化学物質に適している。従来のハードマスク技術では、ハードマス
ク上にフォトレジストを使用する必要があるため、２つのマスク層が用いられる
。フォトレジストが現像され、パターンがハードマスク層に転写される。１９９
８年２月２日に出願された本願と同一の譲受人に譲渡された米港特許出願第０９
／０１７，３５０号に記載されているように、本発明は、シリコン系の感光材料
からなる単層を用いたハードマスク作製技術に適用されることが好ましい。単層
のハードマスク技術を利用する本発明の一実施形態が、図６Ａから６Ｃに示すＩ
Ｃ構造に図示されている。図６Ａに示されているように、半導体基板６１０上に
は、ＰＥＣＶＤ ＳｉＯ2などの第１の誘電体層６１４が堆積される。図５Ａを
参照して記載したように、この層に最終的なバイアに適合するホール６１２が形
成される。図５Ｂを参照して記載されているように、層６１４上には第２の誘電
体層６２０が堆積され、プラグ６１３を形成することにより部分的または完全に
ホール６１２を充填し、ここでの第１および第２の誘電体層のエッチング特性は
異なるものである。誘電体層６２０に適した材料には、アモルファスフッ化炭素
または図３Ａから５Ｅに図示した実施形態を参照して記載したような有機スピン
オン誘電体材料などの低ｋ材料が含まれる。第２の誘電体層６２０上には、シリ
コン系感光マスク材料６２２の層が堆積される。マスク層６２２に適した材料に
は、本願明細書に参照により引用された米国特許第５，４３９，７８０号に示さ
れているように、ＣＶＤ ＰＰＭＳ（プラズマ重合化メチルシラン）が含まれる
。
ハードマスクの組合せで実行可能である。ＳｉＯ2や窒化シリコンなどのハード
マスクは、Ｏ2系エッチングに対して通常のフォトレジスト材料のエッチング耐
性が低いため、多くの低ｋ材料を選択的にエッチングするさいに使用されるＯ2
系エッチング化学物質に適している。従来のハードマスク技術では、ハードマス
ク上にフォトレジストを使用する必要があるため、２つのマスク層が用いられる
。フォトレジストが現像され、パターンがハードマスク層に転写される。１９９
８年２月２日に出願された本願と同一の譲受人に譲渡された米港特許出願第０９
／０１７，３５０号に記載されているように、本発明は、シリコン系の感光材料
からなる単層を用いたハードマスク作製技術に適用されることが好ましい。単層
のハードマスク技術を利用する本発明の一実施形態が、図６Ａから６Ｃに示すＩ
Ｃ構造に図示されている。図６Ａに示されているように、半導体基板６１０上に
は、ＰＥＣＶＤ ＳｉＯ2などの第１の誘電体層６１４が堆積される。図５Ａを
参照して記載したように、この層に最終的なバイアに適合するホール６１２が形
成される。図５Ｂを参照して記載されているように、層６１４上には第２の誘電
体層６２０が堆積され、プラグ６１３を形成することにより部分的または完全に
ホール６１２を充填し、ここでの第１および第２の誘電体層のエッチング特性は
異なるものである。誘電体層６２０に適した材料には、アモルファスフッ化炭素
または図３Ａから５Ｅに図示した実施形態を参照して記載したような有機スピン
オン誘電体材料などの低ｋ材料が含まれる。第２の誘電体層６２０上には、シリ
コン系感光マスク材料６２２の層が堆積される。マスク層６２２に適した材料に
は、本願明細書に参照により引用された米国特許第５，４３９，７８０号に示さ
れているように、ＣＶＤ ＰＰＭＳ（プラズマ重合化メチルシラン）が含まれる
。
【００３１】 ＰＰＭＳ層は、ＵＶ光に選択的に露出されて、ＰＰＭＳ層の露出部分をＰＰＭ
ＳＯ（プラズマ重合化メチルシラン酸化物）に転換する。層６２２のエッチング
パターンは、層の非露出ＰＰＭＳ部分を除去することにより現像されて、デュア
ルダマシンプロセスのトレンチ配置に適合する開口６２４（図６Ｂ）が得られる
。非露出ＰＰＭＳは、例えば、Ｃｌ2またはＣｌ2−ＨＢｒ系のプラジマエッチン
グを用いて除去される。このエッチング化学物質は、これらの材料の多くのエッ
チング耐性がこのエッチング化学物質に対して一般に優れているため、低ｋ材料
を含むデュアルダマシン技術に特に適している。図６Ｃに示されているように、
異方性のＯ2系プラズマエッチングを用いて、トレンチ６２６とバイアホール６
１２を形成する。図５Ｆを参照して記載されているように、トレンチ６２６とバ
イアホール６１２は、適切な導体材料で同時に充填される。その結果得られる金
属線は、例えば、ＣＭＰを用いて画定され、このときマスク６２２も除去される
。図６Ａから６Ｃを参照して記載されているように、シリコン系感光材料の単層
を用いるマスク技術は、図３Ａから５Ｆに図示されている本発明の実施形態で用
いられる場合に同様に実行可能である。
ＳＯ（プラズマ重合化メチルシラン酸化物）に転換する。層６２２のエッチング
パターンは、層の非露出ＰＰＭＳ部分を除去することにより現像されて、デュア
ルダマシンプロセスのトレンチ配置に適合する開口６２４（図６Ｂ）が得られる
。非露出ＰＰＭＳは、例えば、Ｃｌ2またはＣｌ2−ＨＢｒ系のプラジマエッチン
グを用いて除去される。このエッチング化学物質は、これらの材料の多くのエッ
チング耐性がこのエッチング化学物質に対して一般に優れているため、低ｋ材料
を含むデュアルダマシン技術に特に適している。図６Ｃに示されているように、
異方性のＯ2系プラズマエッチングを用いて、トレンチ６２６とバイアホール６
１２を形成する。図５Ｆを参照して記載されているように、トレンチ６２６とバ
イアホール６１２は、適切な導体材料で同時に充填される。その結果得られる金
属線は、例えば、ＣＭＰを用いて画定され、このときマスク６２２も除去される
。図６Ａから６Ｃを参照して記載されているように、シリコン系感光材料の単層
を用いるマスク技術は、図３Ａから５Ｆに図示されている本発明の実施形態で用
いられる場合に同様に実行可能である。
【００３２】 任意の次の製造ステップにおいて任意の層を堆積する前に、当業者に既知の表
面調整方法および材料を用いて、構造の表面を洗浄または調整する必要があるこ
とを理解されたい。また、フォトレジストを除去するための方法には、従来のド
ライおよびウェット方法が含まれることも理解されたい。
面調整方法および材料を用いて、構造の表面を洗浄または調整する必要があるこ
とを理解されたい。また、フォトレジストを除去するための方法には、従来のド
ライおよびウェット方法が含まれることも理解されたい。
【００３３】 本発明の新規のデュアルダマシン製造技術では、一連の処理ステップが必要と
なる。各処理ステップは、製造ステーションで実行されてよい。製造ステーショ
ンのすべてまたは一部およびそれぞれの処理ステップは、図７に図示されている
コントローラ７００を含む新規の装置により統合される。コントローラ７００は
、図３Ａから３Ｃを参照して記載したＩＣ構造のように、製造される構造を形成
するさいに利用する多数の製造ステーションを制御し得るものである。図７に示
されているように、ＩＣ構造を製造するための新規の製造システム７１０には、
コントローラ７００と、複数の製造ステーション７２０、７２２、７２４、７２
６、７２８および７３０が含まれる。さらに、システム７１０には、コントロー
ラ７００と、製造ステーション７２０、７２２、７２４、７２６、７２８および
７３０のそれぞれとの間を接続する操作リンク７２１、７２３、７２５、７２７
、７２９および７３１がある。新規の装置には、コンピュータプログラムなどの
データ構造が含まれており、これにより、コントローラ７００が各製造ステーシ
ョンでの処理ステップを制御し、任意に、新規の構造を形成するために製造ステ
ーションを用いる順番を調整する。
なる。各処理ステップは、製造ステーションで実行されてよい。製造ステーショ
ンのすべてまたは一部およびそれぞれの処理ステップは、図７に図示されている
コントローラ７００を含む新規の装置により統合される。コントローラ７００は
、図３Ａから３Ｃを参照して記載したＩＣ構造のように、製造される構造を形成
するさいに利用する多数の製造ステーションを制御し得るものである。図７に示
されているように、ＩＣ構造を製造するための新規の製造システム７１０には、
コントローラ７００と、複数の製造ステーション７２０、７２２、７２４、７２
６、７２８および７３０が含まれる。さらに、システム７１０には、コントロー
ラ７００と、製造ステーション７２０、７２２、７２４、７２６、７２８および
７３０のそれぞれとの間を接続する操作リンク７２１、７２３、７２５、７２７
、７２９および７３１がある。新規の装置には、コンピュータプログラムなどの
データ構造が含まれており、これにより、コントローラ７００が各製造ステーシ
ョンでの処理ステップを制御し、任意に、新規の構造を形成するために製造ステ
ーションを用いる順番を調整する。
【００３４】 適切なコントローラの例には、他のコンピュータやコンピュータまたはデータ
処理装置のネットワークに操作可能に接続された１以上のコンピュータを含む従
来のコンピュータおよびコンピュータシステムが含まれる。適切なコンピュータ
には、パーソナルコンピュータとして一般に知られるコンピュータが含まれる。
コントローラ７００により使用されるデータ構造は、コンピュータのフロッピー
（登録商標）ディスク、取外し可能なコンピュータのハードディスク、磁気テー プおよび光ディスクなどの取外し可能な電子データ記録媒体７４０（図７）に格 納されることで、製造場所が異なる場合でも同じデータ構造を使用しやすくなる 。この替わりとして、当業者に既知であるように、このようなデータ記録装置を 用いて、コントローラ７００から離れた位置にある位置に配置された媒体（図示 せず）を含む取外しができない電子データ記録媒体に格納されてよい。１以上の モデムやサーバとして一般に知られる１以上のコンピュータを用いた技術を利用 して、ハードワイヤ接続、ワイヤレス接続およびデータ通信方法を含む当業者に 既知の通信技術を利用して、遠隔地からコントローラ７００へとデータ構造が伝 送されてよい。データ記録媒体は、当業者に既知の方法および装置部品を用いて 、コントローラに操作可能に接続されてよい。製造システム７１０に適した製造 ステーションの例には、表Ａに示すステーションが含まれる。
処理装置のネットワークに操作可能に接続された１以上のコンピュータを含む従
来のコンピュータおよびコンピュータシステムが含まれる。適切なコンピュータ
には、パーソナルコンピュータとして一般に知られるコンピュータが含まれる。
コントローラ７００により使用されるデータ構造は、コンピュータのフロッピー
（登録商標）ディスク、取外し可能なコンピュータのハードディスク、磁気テー プおよび光ディスクなどの取外し可能な電子データ記録媒体７４０（図７）に格 納されることで、製造場所が異なる場合でも同じデータ構造を使用しやすくなる 。この替わりとして、当業者に既知であるように、このようなデータ記録装置を 用いて、コントローラ７００から離れた位置にある位置に配置された媒体（図示 せず）を含む取外しができない電子データ記録媒体に格納されてよい。１以上の モデムやサーバとして一般に知られる１以上のコンピュータを用いた技術を利用 して、ハードワイヤ接続、ワイヤレス接続およびデータ通信方法を含む当業者に 既知の通信技術を利用して、遠隔地からコントローラ７００へとデータ構造が伝 送されてよい。データ記録媒体は、当業者に既知の方法および装置部品を用いて 、コントローラに操作可能に接続されてよい。製造システム７１０に適した製造 ステーションの例には、表Ａに示すステーションが含まれる。
【００３５】 (表Ａ) ─────────────────────────────────ステーション 処理ステップ ───────────────────────────────── ７２０ 基板上に第１の誘電体層を堆積 ７２２ 第１の誘電体層上に第２の誘電体層を堆積 ７２４ 第２の誘電体層上にバイアパターンをもつ第１のエッチング マスク層を堆積 ７２６ 第１および第２の誘電体層を通してバイアパターンを異方的 にエッチング ７２８ 第１のエッチングマスク層を除去 ７３０ 下地バイア上の第２の誘電体層にトレンチをエッチング
【００３６】 製造システム７１０には、さらなる製造ステーションが追加されてよい。また
、１以上の製造ステーションが、他の製造ステーションから離れた位置に配置さ
れる場合、さらなるコントローラまたはコントローラのネットワークが用いられ
て、遠隔位置の製造ステーションを制御してもよいことも理解されたい。
、１以上の製造ステーションが、他の製造ステーションから離れた位置に配置さ
れる場合、さらなるコントローラまたはコントローラのネットワークが用いられ
て、遠隔位置の製造ステーションを制御してもよいことも理解されたい。
【００３７】 図７に示されているように、コントローラ７００は、操作リンクを介して各製
造ステーションに接続され得るものである。これらの各リンクにより、双方向接
続が得られて、コントローラ７００が特定の操作パラメータなどのコマンドをデ
ータ構造から転送し、テストデータなどの情報を製造ステーションから受信する
ことができる。操作リンクは、ハードワイヤ接続またはワイヤレス接続の形態の
ものであってよい。
造ステーションに接続され得るものである。これらの各リンクにより、双方向接
続が得られて、コントローラ７００が特定の操作パラメータなどのコマンドをデ
ータ構造から転送し、テストデータなどの情報を製造ステーションから受信する
ことができる。操作リンクは、ハードワイヤ接続またはワイヤレス接続の形態の
ものであってよい。
【００３８】 図８は、本発明の別の実施形態を示す。本発明のコントローラ８００を含む新
規の装置は、図５Ａから５Ｆを参照して記載されるＩＣ構造のような製造される
構造を形成するさいに用いる製造ステーションを制御し得るものである。製造ス
テーション８２０、８２２、８２４、８２６、８２８、８３０および８３２は、
操作リンク８２１、８２３、８２５、８２７、８２９、８３１および８３３をそ
れぞれ介してコントローラ８００に接続される。新規の装置には、各製造ステー
ションでの処理ステップをコントローラに制御させるデータ構造が含まれる。図
５Ａから５Ｆに示されている構造を製造するための新規の製造システム８１０に
は、コントローラ８００、データ構造、上述した製造ステーションおよび操作リ
ンクが含まれる。取外し可能な電子記録媒体８４０にデータ構造が与えられてよ
い。コントローラ、データ構造、操作リンクおよび取外し可能な記録媒体は、図
７を参照して記載したものと同様のものである。製造システム８１０に適した製
造ステーションの例には、表Ｂに示されるステーションが含まれる。
規の装置は、図５Ａから５Ｆを参照して記載されるＩＣ構造のような製造される
構造を形成するさいに用いる製造ステーションを制御し得るものである。製造ス
テーション８２０、８２２、８２４、８２６、８２８、８３０および８３２は、
操作リンク８２１、８２３、８２５、８２７、８２９、８３１および８３３をそ
れぞれ介してコントローラ８００に接続される。新規の装置には、各製造ステー
ションでの処理ステップをコントローラに制御させるデータ構造が含まれる。図
５Ａから５Ｆに示されている構造を製造するための新規の製造システム８１０に
は、コントローラ８００、データ構造、上述した製造ステーションおよび操作リ
ンクが含まれる。取外し可能な電子記録媒体８４０にデータ構造が与えられてよ
い。コントローラ、データ構造、操作リンクおよび取外し可能な記録媒体は、図
７を参照して記載したものと同様のものである。製造システム８１０に適した製
造ステーションの例には、表Ｂに示されるステーションが含まれる。
【００３９】 (表Ｂ) ──────────────────────────────────ステーション 処理ステップ ────────────────────────────────── ８２０ 基板上に第１の誘電体層を堆積 ８２２ 第１の誘電体層上にバイアパターンをもつ第１のエッチングマ スク層を堆積 ８２４ 第１の誘電体層にバイアホールを異方的にエッチング ８２６ 第１のエッチングマスク層を除去 ８２８ 第１の誘電体層上に第２の誘電体層を堆積 ８３０ 第２の誘電体層上にトレンチパターンをもつ第２のエッチング マスク層を堆積 ８３２ 第２の誘電層を介してトレンチパターンを異方的にエッチング
【００４０】 本発明の半導体基板の使用に適した半導体材料には、シリコン、ゲルマニウム
、シリコン／ゲルマニウム合金、ガリウムヒ素およびインジウム／ガリウム／ヒ
化物／リン化物が含まれる。通常、本発明のデュアルダマシン構造は、半導体基
板上の金属化線と接触する。本発明のデュアルダマシンのトレンチおよびバイア
ホールを充填するのに適した導体材料は、Ｃｕ、Ａｇ、Ａｌ、Ｗ、これらの合金
および合金をもつかまたはもたないこれらの金属の混合物が含まれる。金属配線
および金属デュアルダマシン構造を用いて本発明の実施形態を記載および図示し
ているが、本発明は、金属以外の導体材料が用いられる場合も同等に実行可能で
ある。適切な導体材料には、金属および非金属の超伝導体、すなわち、金属ニッ
ケル／ゲルマニウムおよび非金属イットリウム／バリヤ／銅酸化物などの超伝導
転移温度かまたはそれ以下の温度で直流抵抗がゼロの材料が含まれる。デュアル
ダマシンのトレンチおよびバイアホールを同時に充填するのに適した技術には、
ＣＶＤ、ＰＶＤ、電気めっきおよび無電解めっきが含まれる。これらの技術は当
業者に既知のものである。
、シリコン／ゲルマニウム合金、ガリウムヒ素およびインジウム／ガリウム／ヒ
化物／リン化物が含まれる。通常、本発明のデュアルダマシン構造は、半導体基
板上の金属化線と接触する。本発明のデュアルダマシンのトレンチおよびバイア
ホールを充填するのに適した導体材料は、Ｃｕ、Ａｇ、Ａｌ、Ｗ、これらの合金
および合金をもつかまたはもたないこれらの金属の混合物が含まれる。金属配線
および金属デュアルダマシン構造を用いて本発明の実施形態を記載および図示し
ているが、本発明は、金属以外の導体材料が用いられる場合も同等に実行可能で
ある。適切な導体材料には、金属および非金属の超伝導体、すなわち、金属ニッ
ケル／ゲルマニウムおよび非金属イットリウム／バリヤ／銅酸化物などの超伝導
転移温度かまたはそれ以下の温度で直流抵抗がゼロの材料が含まれる。デュアル
ダマシンのトレンチおよびバイアホールを同時に充填するのに適した技術には、
ＣＶＤ、ＰＶＤ、電気めっきおよび無電解めっきが含まれる。これらの技術は当
業者に既知のものである。
【００４１】 好適な実施形態の点から本発明を記載してきた。当業者であれば、さまざまな
手段から本発明の要素を構成し、さまざまな方法で部品の配置を修正することが
可能であることが理解されよう。本発明の実施形態を詳細に記載し添付の図面に
示してきたが、請求項に記載されているように本発明の範囲から逸脱することな
く、さらなるさまざまな修正が可能であることは明らかであろう。
手段から本発明の要素を構成し、さまざまな方法で部品の配置を修正することが
可能であることが理解されよう。本発明の実施形態を詳細に記載し添付の図面に
示してきたが、請求項に記載されているように本発明の範囲から逸脱することな
く、さらなるさまざまな修正が可能であることは明らかであろう。
【図１Ａ】 従来のＩＣ構造を順次段階的に示した略図的断面側面図である
。
。
【図１Ｂ】 従来のＩＣ構造を順次段階的に示した略図的断面側面図である
。
。
【図１Ｃ】 従来のＩＣ構造を順次段階的に示した略図的断面側面図である
。
。
【図２Ａ】 従来のＩＣ構造を順次段階的に示した略図的断面側面図である
。
。
【図２Ｂ】 従来のＩＣ構造を順次段階的に示した略図的断面側面図である
。
。
【図２Ｃ】 従来のＩＣ構造を順次段階的に示した略図的断面側面図である
。
。
【図３Ａ】 本発明のＩＣ構造の実施形態を順次段階的に示した略図的断面
側面図である。
側面図である。
【図３Ｂ】 本発明のＩＣ構造の実施形態を順次段階的に示した略図的断面
側面図である。
側面図である。
【図３Ｃ】 本発明のＩＣ構造の実施形態を順次段階的に示した略図的断面
側面図である。
側面図である。
【図３Ｄ】 本発明のＩＣ構造の実施形態を順次段階的に示した略図的断面
側面図である。
側面図である。
【図３Ｅ】 本発明のＩＣ構造の実施形態を順次段階的に示した略図的断面
側面図である。
側面図である。
【図４Ａ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図４Ｂ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図４Ｃ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図４Ｄ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図４Ｅ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図４Ｆ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図５Ａ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図５Ｂ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図５Ｃ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図５Ｄ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図５Ｅ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図５Ｆ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図６Ａ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図６Ｂ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図６Ｃ】 本発明のＩＣ構造の別の実施形態を順次段階的に示した略図的
断面側面図である。
断面側面図である。
【図７】 図３Ａから３ＥのＩＣ構造を製造するための製造システムを示し
たブロック図である。
たブロック図である。
【図８】 図５Ａから５ＦのＩＣ構造を製造するための製造システムを示し
たブロック図である。
たブロック図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナイク， メフル， ビー． アメリカ合衆国， カリフォルニア州， サン ノゼ， ラ ロッサ サークル 1608 (72)発明者 ブロイド， サミュエル アメリカ合衆国， カリフォルニア州， ロス アルトス ヒルズ， プリッシマ ロード 26496 (72)発明者 ヘイ， ハンス， ピーター， ダブリュ ー． アメリカ合衆国， カリフォルニア州， サニーヴェイル， ロッビア ドライヴ 1087 Ｆターム(参考） 4M104 AA01 AA02 AA04 AA05 BB02 BB04 BB08 BB18 BB36 CC01 DD08 DD16 DD20 EE12 HH20 4M113 AD51 BA04 BA15 BA23 CA01 CA34 5F004 DA00 DA04 EA04 EB02 5F033 GG02 HH08 HH11 HH14 HH19 HH40 JJ01 JJ08 JJ11 JJ14 JJ19 JJ40 KK03 MM02 MM13 NN07 PP06 PP14 PP27 PP28 QQ09 QQ10 QQ11 QQ16 QQ21 QQ25 QQ26 QQ31 QQ35 QQ37 QQ48 RR04 RR11 RR21 SS15 WW09 XX03 XX24
Claims (36)
- 【請求項１】 基板上に構造を形成する方法であって、 ａ）前記基板上に第１の誘電体層を堆積すること； ｂ）前記第１の誘電体層上に、前記第１の誘電体層とエッチング特性が異なる
材料を備える第２の誘電体層を堆積すること； ｃ）前記第２の誘電体層上にバイアパターンをもつ第１のエッチングマスクを
堆積すること； ｄ）第１のエッチング手順において前記第１および第２の誘電体層を通してバ
イアパターンを異方的にエッチングすることにより、第１の誘電体層にバイアホ
ールを形成すること； ｅ）前記第１のエッチングマスクを除去すること； ｆ）第２のエッチング手順において下地バイアホール上の第２の誘電体層にト
レンチを異方的にエッチングすることにより、トレンチおよびバイアホールがデ
ュアルダマシン構造を製造するように適応させることを含む方法。 - 【請求項２】 前記第１のエッチング手順が、 ａ）第１のエッチング化学物質において第２の誘電体層を通してバイアパター
ンを異方的にエッチングすること； ｂ）第２のエッチング化学物質において第１の誘電体層を通してバイアパター
ンを異方的にエッチングすることを含む請求項１記載の方法。 - 【請求項３】 前記第２のエッチング手順が、 ａ）前記第２の誘電体層上に、トレンチパターンをもつ第２のエッチングマス
クをバイアパターンを覆うように堆積させること； ｂ）第１の誘電体材料に対して選択性をもつエッチング化学物質を用いて、第
２の誘電体層を通してトレンチパターンを異方的にエッチングすることを含む請
求項１記載の方法。 - 【請求項４】 第２のエッチングマスクを堆積することが、フォトレジスト
を堆積することを含む請求項３記載の方法。 - 【請求項５】 ａ）バイアホールにフォトレジストを堆積すること； ｂ）第２の誘電体層を通してトレンチパターンをエッチングした後、バイアホ
ールからフォトレジストを除去することをさらに含む請求項４記載の方法。 - 【請求項６】 第１のエッチングマスクを堆積することが、フォトレジスト
マスク、ハードマスクおよびフォトレジストマスクとハードマスクの組合せの群
から選択されるマスクを堆積することを含む請求項１記載の方法。 - 【請求項７】 第１のエッチングマスクを堆積することが、 ａ）第２の誘電体層上にシリコン系感光材料の層を堆積すること； ｂ）シリコン系感光材料層をパターニングして、バイアパターンを画定するこ
とを含む請求項１記載の方法。 - 【請求項８】 シリコン系感光材料は、放射に露光されてパターニングされ
るプラズマ重合化メチルシランであり、露光することによって、プラズマ重合化
メチルシランがプラズマ重合化メチルシラン酸化物を備えるハードマスクを形成
する請求項７記載の方法。 - 【請求項９】 前記第１および第２の誘電体層が、異なる誘電率の材料を備
える請求項１記載の方法。 - 【請求項１０】 前記第１の誘電体層材料の誘電率が、第２の誘電体層材料
のものよりも高い請求項１記載の方法。 - 【請求項１１】 前記第１の誘電体層材料の誘電率が、約３．５から約８の
範囲のものであり、前記第２の誘電体層材料の誘電率が、約１から約３．５の範
囲のものである請求項１記載の方法。 - 【請求項１２】 前記第１の誘電体層が、ＳｉＯ2およびフッ素化されたＳ
ｉＯ2からなる群から選択された１以上の材料を備える請求項１記載の方法。 - 【請求項１３】 前記第２の誘電体層が、アモルファスフッ化炭素、有機ス
ピンオン材料、スピンオンガラス、エーロゲル、ポリ（アリーレン）エーテル、
フッ化ポリ（アリーレン）エーテルおよびジビニルシロキサンベンゾシクロブタ
ンからなる群から選択された１以上の材料を備える請求項１２記載の方法。 - 【請求項１４】 前記第２のエッチ ング手順が、 ａ）第２の誘電体層上に、バイアパターンを覆いトレンチパターンをもつ第２
のエッチングマスクを堆積すること； ｂ）Ｏ2系エッチング化学物質において第２の誘電体層を通してトレンチパタ
ーンを異方的にエッチングすることを含む請求項１３記載の方法。 - 【請求項１５】 導体材料でトレンチおよびバイアホールを充填することに
より、デュアルダマシン構造を形成することをさらに含む請求項１記載の方法。 - 【請求項１６】 前記導体材料が、金属、合金、金属超伝導体および非金属
超伝導体からなる群から選択された材料を備える請求項１５記載の方法。 - 【請求項１７】 前記導体材料が、Ｃｕ、Ａｇ、Ａｌ、Ｗ、Ｃｕ合金、Ａｇ
合金、Ａｌ合金、Ｗ合金、ニッケル／ゲルマニウムおよびイットリウム／バリウ
ム／銅酸化物からなる群から選択された１以上の材料を備える請求項１５記載の
方法。 - 【請求項１８】 トレンチおよびバイアホールを充填することが、化学気相
堆積法、物理気相堆積法、電気めっきおよび無電解めっきからなる群から選択さ
れた方法を備える請求項１５記載の方法。 - 【請求項１９】 前記基板と前記第１の誘電体層間に、キャップ層が挿間さ
れる請求項１記載の方法。 - 【請求項２０】 基板上に構造を形成する方法であって、 ａ）前記基板上に第１の誘電体層を堆積すること； ｂ）前記第１の誘電体層上にバイアパターンをもつ第１のエッチングマスク層
を堆積すること； ｃ）前記第１の誘電体層にバイアホールを異方的にエッチングすること； ｄ）前記第１のエッチングマスク層を除去すること； ｅ）前記第１の誘電体層上に、前記第１の誘電体層とエッチング特性が異なる
材料を備える第２の誘電体層を堆積すること； ｆ）前記第２の誘電体層上に、バイアホールを覆うトレンチパターンをもつ第
２のエッチングマスク層を堆積すること； ｇ）第２の誘電体層にトレンチを異方的にエッチングすることにより、トレン
チおよびバイアホールがデュアルダマシン構造を製造するように適応させること
を含む方法。 - 【請求項２１】 トレンチを異方的にエッチングすることが、第１の誘電体
材料に対して選択性をもつエッチング化学物質を含む請求項２０記載の方法。 - 【請求項２２】 前記第１および第２の誘電体材料の誘電率が異なることを
特徴とする請求項２０記載の方法。 - 【請求項２３】 前記第１の誘電体層の誘電率が、前記第２の誘電体層のも
のよりも高い請求項２０記載の方法。 - 【請求項２４】 前記第１の誘電体層材料の誘電率が、約３．５から約８の
範囲のものであり、前記第２の誘電体層材料の誘電率が、約１から約３．５の範
囲のものである請求項２０記載の方法。 - 【請求項２５】 前記第１の誘電体層が、ＳｉＯ2およびフッ素化されたＳ
ｉＯ2からなる群から選択された１以上の材料を備える請求項２０記載の方法。 - 【請求項２６】 前記第２の誘電体層が、アモルファスフッ化炭素、有機ス
ピンオン材料、スピンオンガラス、エーロゲル、ポリ（アリーレン）エーテル、
フッ化ポリ（アリーレン）エーテルおよびジビニルシロキサンベンゾシクロブタ
ンからなる群から選択された１以上の材料を備える請求項２５記載の方法。 - 【請求項２７】 トレンチを異方的にエッチングすることが、Ｏ2系化学物
質を備える請求項２５記載の方法。 - 【請求項２８】 第２のエッチングマスクを堆積することが、フォトレジス
トマスク、ハードマスクおよびフォトレジストマスクとハードマスクの組合せか
らなる群から選択されるマスクを堆積することを含む請求項２０記載の方法。 - 【請求項２９】 第２のエッチングマスクを堆積することが、 ａ）第１の誘電体層上にシリコン系感光材料の層を堆積すること； ｂ）シリコン系感光材料層をパターニングして、トレンチパターンを画定する
ことを含む請求項２０記載の方法。 - 【請求項３０】 シリコン系感光材料は、放射に露光されてパターニングさ
れるプラズマ重合化メチルシランであり、露光することによってプラズマ重合化
メチルシランがプラズマ重合化メチルシラン酸化物を備えるハードマスクを形成
する請求項２９記載の方法。 - 【請求項３１】 導体材料でトレンチおよびバイアホールを充填することに
より、デュアルダマシン構造を形成することをさらに含む請求項２０記載の方法
。 - 【請求項３２】 前記導体材料が、金属、合金、金属超伝導体および非金属
超伝導体からなる群から選択された材料を備える請求項３１記載の方法。 - 【請求項３３】 前記導体材料が、Ｃｕ、Ａｇ、Ａｌ、Ｗ、Ｃｕ合金、Ａｇ
合金、Ａｌ合金、Ｗ合金、ニッケル／ゲルマニウムおよびイットリウム／バリウ
ム／銅酸化物からなる群から選択された１以上の材料を備える請求項３１記載の
方法。 - 【請求項３４】 トレンチおよびバイアホールを充填することが、化学気相
堆積、物理気相成堆積、電気めっきおよび無電解めっきからなる群から選択され
た方法を備える請求項３１記載の方法。 - 【請求項３５】 ａ）基板と； ｂ）前記基板上に配置された第１の誘電体層と； ｃ）前記第１の誘電体層上に配置され、前記第１の誘電体層とエッチング特性
が異なる材料を備える第２の誘電体層と； ｄ）前記第１の誘電体層を通って延びるバイアホールを画定する第１の誘電体
層にある第１の領域と； ｅ）前記下地バイアホール上に、前記第２の誘電体層を通って延びるトレンチ
を画定する第２の誘電体層にある第２の領域とを備え、前記バイアホールとトレ
ンチがデュアルダマシン構造を含むように適応される、デバイス。 - 【請求項３６】 基板上に製造される構造の形成を制御するための装置であ
って、 ａ）（１）基板上に第１の誘電体層を堆積するための第１の製造ステーション
と、（２）前記第１の誘電体層上に第２の誘電体層を堆積するための第２の製造
ステーションと、（３）前記第２の誘電体層上にバイアパターンをもつ第１のエ
ッチングマスクを堆積するための第３の製造ステーションと、（４）前記第１お
よび第２の誘電体層を通してバイアパターンを異方的にエッチングするための第
４の製造ステーションと、（５）前記第１のエッチングマスクを除去するための
第５の製造ステーションと、（６）下地バイアホール上の第２の誘電体層を通し
てトレンチをエッチングするための第６の製造ステーションとを含む複数の製造
ステーションと相互作用するようにされた少なくとも１つのコントローラと； ｂ）製造される構造の形成をコントローラに制御させるデータ構造を含む、装
置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13307598A | 1998-08-12 | 1998-08-12 | |
| US09/133,075 | 1998-08-12 | ||
| PCT/US1999/018034 WO2000010202A1 (en) | 1998-08-12 | 1999-08-09 | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002522923A true JP2002522923A (ja) | 2002-07-23 |
Family
ID=22456898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000565566A Pending JP2002522923A (ja) | 1998-08-12 | 1999-08-09 | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6514671B1 (ja) |
| EP (1) | EP1110241A1 (ja) |
| JP (1) | JP2002522923A (ja) |
| KR (1) | KR100607767B1 (ja) |
| TW (1) | TW437040B (ja) |
| WO (1) | WO2000010202A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019504480A (ja) * | 2015-12-08 | 2019-02-14 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超電導デバイス用の非酸化物系誘電体 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| US6251770B1 (en) | 1999-06-30 | 2001-06-26 | Lam Research Corp. | Dual-damascene dielectric structures and methods for making the same |
| US6365327B1 (en) * | 1999-08-30 | 2002-04-02 | Agere Systems Guardian Corp. | Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit |
| EP1284015A4 (en) * | 2000-04-28 | 2005-07-20 | Tokyo Electron Ltd | SEMICONDUCTOR COMPONENT WITH A LOW DIELECTRICITY FILM AND METHOD OF MANUFACTURING THEREOF |
| US20020173079A1 (en) * | 2000-12-28 | 2002-11-21 | Erdem Kaltalioglu | Dual damascene integration scheme using a bilayer interlevel dielectric |
| US6677680B2 (en) * | 2001-02-28 | 2004-01-13 | International Business Machines Corporation | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials |
| JP4999234B2 (ja) * | 2001-04-02 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | フォトマスク及びそれを用いた半導体装置の製造方法 |
| US6780567B2 (en) * | 2001-08-02 | 2004-08-24 | Fuji Photo Film Co., Ltd. | Lithographic process using reaction of o-quinodimethane |
| US6992391B2 (en) * | 2001-09-28 | 2006-01-31 | Intel Corporation | Dual-damascene interconnects without an etch stop layer by alternating ILDs |
| KR100443515B1 (ko) * | 2001-12-24 | 2004-08-09 | 주식회사 하이닉스반도체 | 비아홀 형성 방법 |
| US6740579B2 (en) * | 2002-06-18 | 2004-05-25 | Intel Corporation | Method of making a semiconductor device that includes a dual damascene interconnect |
| US20060051966A1 (en) * | 2004-02-26 | 2006-03-09 | Applied Materials, Inc. | In-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber |
| US7435074B2 (en) * | 2004-03-13 | 2008-10-14 | International Business Machines Corporation | Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning |
| US7253123B2 (en) * | 2005-01-10 | 2007-08-07 | Applied Materials, Inc. | Method for producing gate stack sidewall spacers |
| KR100737306B1 (ko) * | 2006-03-20 | 2007-07-09 | 김경원 | 금속 이온밴드 |
| US7781154B2 (en) * | 2006-03-28 | 2010-08-24 | Applied Materials, Inc. | Method of forming damascene structure |
| US20070238254A1 (en) * | 2006-03-28 | 2007-10-11 | Applied Materials, Inc. | Method of etching low dielectric constant films |
| US7780865B2 (en) * | 2006-03-31 | 2010-08-24 | Applied Materials, Inc. | Method to improve the step coverage and pattern loading for dielectric films |
| US7601651B2 (en) * | 2006-03-31 | 2009-10-13 | Applied Materials, Inc. | Method to improve the step coverage and pattern loading for dielectric films |
| US20070287301A1 (en) | 2006-03-31 | 2007-12-13 | Huiwen Xu | Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics |
| US7618889B2 (en) * | 2006-07-18 | 2009-11-17 | Applied Materials, Inc. | Dual damascene fabrication with low k materials |
| US20080124924A1 (en) * | 2006-07-18 | 2008-05-29 | Applied Materials, Inc. | Scheme for copper filling in vias and trenches |
| US7675162B2 (en) * | 2006-10-03 | 2010-03-09 | Innovative Micro Technology | Interconnect structure using through wafer vias and method of fabrication |
| CN102339741B (zh) * | 2010-07-22 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨方法 |
| TWI503936B (zh) * | 2013-02-07 | 2015-10-11 | 矽品精密工業股份有限公司 | 封裝結構之連線構件及其製法 |
| US9679803B2 (en) * | 2014-01-13 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming different patterns in a semiconductor structure using a single mask |
| US10936756B2 (en) * | 2017-01-20 | 2021-03-02 | Northrop Grumman Systems Corporation | Methodology for forming a resistive element in a superconducting structure |
| US10763419B2 (en) | 2017-06-02 | 2020-09-01 | Northrop Grumman Systems Corporation | Deposition methodology for superconductor interconnects |
| US10985059B2 (en) | 2018-11-01 | 2021-04-20 | Northrop Grumman Systems Corporation | Preclean and dielectric deposition methodology for superconductor interconnect fabrication |
| US10770395B2 (en) | 2018-11-01 | 2020-09-08 | International Business Machines Corporation | Silicon carbide and silicon nitride interconnects |
| JP2022536793A (ja) * | 2019-06-18 | 2022-08-18 | ザ・リサーチ・ファウンデーション・フォー・ザ・ステイト・ユニヴァーシティ・オブ・ニューヨーク | フォトニクス構造導電経路の作製 |
| US11152299B2 (en) | 2020-03-03 | 2021-10-19 | International Business Machines Corporation | Hybrid selective dielectric deposition for aligned via integration |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683074A (ja) * | 1992-04-29 | 1994-03-25 | American Teleph & Telegr Co <Att> | エネルギー感受性材料及びそれらの使用法 |
| JPH06140518A (ja) * | 1992-10-26 | 1994-05-20 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH09115878A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | プラズマエッチング方法 |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| JPH10112503A (ja) * | 1996-10-03 | 1998-04-28 | Sony Corp | 半導体装置の製造方法 |
| JPH10116907A (ja) * | 1996-10-07 | 1998-05-06 | Motorola Inc | 半導体装置を形成する方法 |
| JPH10150105A (ja) * | 1996-09-17 | 1998-06-02 | Sony Corp | 半導体装置及びその製造方法 |
| JPH11135626A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2663784B1 (fr) | 1990-06-26 | 1997-01-31 | Commissariat Energie Atomique | Procede de realisation d'un etage d'un circuit integre. |
| US5739579A (en) | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| US5651855A (en) | 1992-07-28 | 1997-07-29 | Micron Technology, Inc. | Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits |
| JP3297220B2 (ja) | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JPH08139194A (ja) | 1994-04-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス |
| EP0697723A3 (en) * | 1994-08-15 | 1997-04-16 | Ibm | Method of metallizing an insulating layer |
| US5635423A (en) | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US5691238A (en) | 1995-06-07 | 1997-11-25 | Advanced Micro Devices, Inc. | Subtractive dual damascene |
| US5614765A (en) * | 1995-06-07 | 1997-03-25 | Advanced Micro Devices, Inc. | Self aligned via dual damascene |
| US5759911A (en) | 1995-08-22 | 1998-06-02 | International Business Machines Corporation | Self-aligned metallurgy |
| US5741626A (en) | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| KR100215846B1 (ko) | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
| US5726100A (en) | 1996-06-27 | 1998-03-10 | Micron Technology, Inc. | Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask |
| US6114216A (en) * | 1996-11-13 | 2000-09-05 | Applied Materials, Inc. | Methods for shallow trench isolation |
| US6537905B1 (en) | 1996-12-30 | 2003-03-25 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
| US6143646A (en) | 1997-06-03 | 2000-11-07 | Motorola Inc. | Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation |
| EP0911697A3 (en) | 1997-10-22 | 1999-09-15 | Interuniversitair Microelektronica Centrum Vzw | A fluorinated hard mask for micropatterning of polymers |
| US6204168B1 (en) * | 1998-02-02 | 2001-03-20 | Applied Materials, Inc. | Damascene structure fabricated using a layer of silicon-based photoresist material |
| US6197696B1 (en) * | 1998-03-26 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for forming interconnection structure |
| US6127263A (en) | 1998-07-10 | 2000-10-03 | Applied Materials, Inc. | Misalignment tolerant techniques for dual damascene fabrication |
| US6391771B1 (en) | 1998-07-23 | 2002-05-21 | Applied Materials, Inc. | Integrated circuit interconnect lines having sidewall layers |
| US6017817A (en) | 1999-05-10 | 2000-01-25 | United Microelectronics Corp. | Method of fabricating dual damascene |
| US6133144A (en) | 1999-08-06 | 2000-10-17 | Taiwan Semiconductor Manufacturing Company | Self aligned dual damascene process and structure with low parasitic capacitance |
-
1999
- 1999-08-06 TW TW088113498A patent/TW437040B/zh not_active IP Right Cessation
- 1999-08-09 WO PCT/US1999/018034 patent/WO2000010202A1/en active IP Right Grant
- 1999-08-09 JP JP2000565566A patent/JP2002522923A/ja active Pending
- 1999-08-09 KR KR1020017001776A patent/KR100607767B1/ko not_active IP Right Cessation
- 1999-08-09 EP EP99939712A patent/EP1110241A1/en not_active Withdrawn
-
2000
- 2000-09-29 US US09/675,989 patent/US6514671B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683074A (ja) * | 1992-04-29 | 1994-03-25 | American Teleph & Telegr Co <Att> | エネルギー感受性材料及びそれらの使用法 |
| JPH06140518A (ja) * | 1992-10-26 | 1994-05-20 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH09115878A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | プラズマエッチング方法 |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| JPH10150105A (ja) * | 1996-09-17 | 1998-06-02 | Sony Corp | 半導体装置及びその製造方法 |
| JPH10112503A (ja) * | 1996-10-03 | 1998-04-28 | Sony Corp | 半導体装置の製造方法 |
| JPH10116907A (ja) * | 1996-10-07 | 1998-05-06 | Motorola Inc | 半導体装置を形成する方法 |
| JPH11135626A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019504480A (ja) * | 2015-12-08 | 2019-02-14 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超電導デバイス用の非酸化物系誘電体 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW437040B (en) | 2001-05-28 |
| KR20010072404A (ko) | 2001-07-31 |
| WO2000010202A1 (en) | 2000-02-24 |
| US6514671B1 (en) | 2003-02-04 |
| EP1110241A1 (en) | 2001-06-27 |
| KR100607767B1 (ko) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514671B1 (en) | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics | |
| US6127263A (en) | Misalignment tolerant techniques for dual damascene fabrication | |
| US6940170B2 (en) | Techniques for triple and quadruple damascene fabrication | |
| US6352917B1 (en) | Reversed damascene process for multiple level metal interconnects | |
| US6426249B1 (en) | Buried metal dual damascene plate capacitor | |
| US9576893B2 (en) | Semiconductor structure and semiconductor fabricating process for the same | |
| US7285489B2 (en) | Dual damascene process for forming a multi-layer low-k dielectric interconnect | |
| US20030148618A1 (en) | Selective metal passivated copper interconnect with zero etch stops | |
| EP1028460A2 (en) | Dual damascene misalignment tolerant techniques for vias and sacrificial etch segments | |
| US6391771B1 (en) | Integrated circuit interconnect lines having sidewall layers | |
| US6503835B1 (en) | Method of making an organic copper diffusion barrier layer | |
| US20030170978A1 (en) | Method of fabricating a dual damascene structure on a semiconductor substrate | |
| US6350695B1 (en) | Pillar process for copper interconnect scheme | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| US20020151165A1 (en) | Advanced interconnection for integrated circuits | |
| KR100529673B1 (ko) | 듀얼-다마신 패턴을 이용한 반도체 소자의 제조 방법 | |
| JP2003520449A (ja) | ダマスク構造体とダマスク構造体を形成する方法 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| KR20040022625A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR19990004585A (ko) | 반도체 소자의 다중 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |