TWI503936B - 封裝結構之連線構件及其製法 - Google Patents

封裝結構之連線構件及其製法 Download PDF

Info

Publication number
TWI503936B
TWI503936B TW102104743A TW102104743A TWI503936B TW I503936 B TWI503936 B TW I503936B TW 102104743 A TW102104743 A TW 102104743A TW 102104743 A TW102104743 A TW 102104743A TW I503936 B TWI503936 B TW I503936B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
photosensitive
photosensitive dielectric
layer
build
Prior art date
Application number
TW102104743A
Other languages
English (en)
Other versions
TW201432863A (zh
Inventor
林俊宏
盧俊宏
馬光華
黃曉君
陳光欣
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102104743A priority Critical patent/TWI503936B/zh
Priority to CN201310059618.0A priority patent/CN103985700B/zh
Priority to US13/894,687 priority patent/US9076796B2/en
Publication of TW201432863A publication Critical patent/TW201432863A/zh
Application granted granted Critical
Publication of TWI503936B publication Critical patent/TWI503936B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

封裝結構之連線構件及其製法
本發明係有關於一種封裝結構之金屬連線(Metal Interconnection)構件及其製法，尤指一種低製造成本且具有感光型可圖形化介電層之封裝結構之金屬連線構件及其製法。
傳統上積體電路之多層線路結構是先乾蝕刻金屬層，然後進行介電層的填充；而鑲嵌(damascene)技術則是先在介電層上蝕刻出金屬導線用的圖形，然後再填入金屬。鑲嵌技術最主要的特點是不需蝕刻金屬層。當金屬導線的材料由鋁轉換成電阻率較低的銅時，因為銅的乾蝕刻技術較為困難，所以鑲嵌技術對於銅製程來說非常重要。
一般有兩種常見的鑲嵌結構：單鑲嵌(single damascene)結構及雙鑲嵌(dual damascene)結構。雙鑲嵌結構是將孔洞及金屬導線結合在一起都用鑲嵌的方式來做，如此則只需要一個金屬填充的步驟，因此，雙鑲嵌內連線技術在半導體製程中顯得日益重要。
第1A至1I圖所示者，係習知之雙鑲嵌結構之製法的 剖視圖。
如第1A圖所示，提供一矽基板10。
如第1B圖所示，藉由化學氣相沉積(chemical vapor deposition，簡稱CVD)方式於該矽基板10之一表面上依序形成第一氮化層11、第一氧化層12、第二氮化層13與第二氧化層14。
如第1C圖所示，於該第二氧化層14上形成圖案化之第一光阻15。
如第1D圖所示，以該第一光阻15為遮罩來蝕刻該第二氮化層13與第二氧化層14。
如第1E圖所示，移除該第一光阻15。
如第1F圖所示，於該第二氧化層14上形成圖案化之第二光阻16。
如第1G圖所示，以該第二光阻16為遮罩來蝕刻該第一氮化層11與第一氧化層12，而於該第一氮化層11、第一氧化層12、第二氮化層13與第二氧化層14中構成孔171與溝槽172。
如第1H圖所示，移除該第二光阻16。
如第1I圖所示，沉積金屬層18，並移除高於該第二氧化層14頂面之金屬層18，以於該孔171與溝槽172中分別形成導電孔181與線路層182。
惟，習知之雙鑲嵌結構的製造必須經過化學氣相沉積、光阻塗佈、光阻曝光、光阻顯影與乾蝕刻等步驟，故整體製程之步驟較多、較複雜、較耗時且成本較高，尤其 是該化學氣相沉積與乾蝕刻步驟需要在高度真空環境下進行，且需要配合特殊製程氣體，所以大幅增加製程時間與成本。
因此，如何避免上述習知技術中之種種問題，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝結構之連線構件，係包括：基板本體，其一表面具有導電部；第一感光型介電層，係形成於具有該導電部之基板本體之表面上，且具有外露該導電部的第一開孔；第一線路層，係形成於該第一開孔中；第二感光型介電層，係形成於該第一感光型介電層與第一線路層上，且具有外露該第一線路層的孔；導電孔，係形成於該孔中，用以電性連接該第一線路層；第三感光型介電層，係形成於該第二感光型介電層上，且具有外露該導電孔與第二感光型介電層的第二開孔；以及第二線路層，係形成於該第二開孔中，用以電性連接該導電孔。
本發明復提供一種封裝結構之連線構件之製法，係包括：於一具有導電部之基板本體之表面上形成第一感光型介電層，且該第一感光型介電層形成有外露該導電部的第一開孔；於該第一開孔中形成第一線路層；於該第一感光型介電層與第一線路層上形成第二感光型介電層，且該第二感光型介電層形成有外露該第一線路層的孔；於該孔中與第二感光型介電層上形成第三感光型介電層；移除該孔 中之第三感光型介電層與該第二感光型介電層上之部分第三感光型介電層，以外露該孔並形成外露該孔與第二感光型介電層的第二開孔；以及於各該孔中形成導電孔，並於該第二開孔中形成第二線路層，以由該導電孔電性連接該第一線路層與第二線路層。
本發明提供另一種封裝結構之連線構件，係包括：基板本體，其一表面具有導電部；第一感光型介電層，係形成於具有該導電部之基板本體之表面上，且具有外露該導電部的孔；導電孔，各係形成於該孔中，用以電性連接該導電部；第二感光型介電層，係形成於該第一感光型介電層上，且具有外露該導電孔與第一感光型介電層的開孔；以及線路層，係形成於該開孔中，用以電性連接該導電孔。
本發明復提供另一種封裝結構之連線構件之製法，係包括：於一具有導電部之基板本體之表面上形成第一感光型介電層，且該第一感光型介電層形成有外露該導電部的孔；於該孔中與第一感光型介電層上形成第二感光型介電層；移除該孔中之第二感光型介電層與該第一感光型介電層上之部分第二感光型介電層，以外露該孔並形成外露該孔與第一感光型介電層的開孔；以及於各該孔中形成導電孔，並於該開孔中形成線路層，且該導電孔係電性連接該導電部與線路層。
由上可知，由於本發明係改良習知之雙鑲嵌結構，並使用感光型介電層來取代習知化學氣相沉積之介電層配合光阻以圖案化的方式，因此無須進行昂貴且費時之乾蝕刻 及化學氣相沉積步驟，故本發明之製程步驟較少、製程時間較短且製程成本較低。
10‧‧‧矽基板
11‧‧‧第一氮化層
12‧‧‧第一氧化層
13‧‧‧第二氮化層
14‧‧‧第二氧化層
15‧‧‧第一光阻
16‧‧‧第二光阻
171、230、310‧‧‧孔
172‧‧‧溝槽
18‧‧‧金屬層
181、251、331‧‧‧導電孔
182‧‧‧線路層
20、30‧‧‧基板本體
21、31‧‧‧第一感光型介電層
210‧‧‧第一開孔
22‧‧‧第一線路層
23、32‧‧‧第二感光型介電層
24‧‧‧第三感光型介電層
240‧‧‧第二開孔
252‧‧‧第二線路層
2、3‧‧‧封裝結構之連線構件
301‧‧‧導電穿孔
320‧‧‧開孔
332‧‧‧線路層
第1A至1I圖所示者係習知之雙鑲嵌結構之製法的剖視圖；第2A至2G圖所示者係本發明之封裝結構之連線構件及其製法之第一實施例的剖視圖；以及第3A至3F圖所示者係本發明之封裝結構之連線構件及其製法之第二實施例的剖視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「中」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
第2A至2G圖所示者，係本發明之封裝結構之連線構件及其製法之第一實施例的剖視圖。
如第2A圖所示，於一基板本體20之具有導電部(未圖示)之一表面上形成第一感光型介電層21，且該第一感光型介電層21係具有外露該表面導電部的第一開孔210，並固化(curing)該第一感光型介電層21，又形成該第一開孔210之方式係為微影(lithography)製程，該基板本體20可為晶片、具有線路之晶圓或中介板或具有複數導電部之介電層表面本體。
如第2B圖所示，以電鍍方式於該第一開孔210中形成第一線路層22。
如第2C圖所示，於該第一感光型介電層21與第一線路層22上形成第二感光型介電層23。
如第2D圖所示，藉由微影製程於該第二感光型介電層23中形成外露該第一線路層22的孔230，且固化該第二感光型介電層23。
如第2E圖所示，於該孔230中與第二感光型介電層23上形成第三感光型介電層24。
如第2F圖所示，藉由微影製程移除該孔230中之第三感光型介電層24與該第二感光型介電層23上之部分第三感光型介電層24，以外露該孔230並形成外露該孔230與第二感光型介電層23的第二開孔240，且固化該第三感光型介電層24。
如第2G圖所示，以電鍍方式於該孔230中形成導電孔251，並於該第二開孔240中形成第二線路層252，且該導電孔251係連接該第一線路層22與第二線路層252，至此即完成本發明之封裝結構之連線構件2。
於本實施例中，該第一感光型介電層21、第二感光型介電層23與第三感光型介電層24之材質係為感光型旋塗式介電質(photosensitive spin-on dielectrics，PSOD)、可光定義材料(photodefinable material)或感光可圖案化材料(photosensitive patternable material)，且舉例來說，該感光型旋塗式介電質之主要成份可為可光定義之聚對二唑苯先驅物(photodefinable polybenzobisoxazole(PBO)precursor)，該可光定義材料之主要成份可為聚亞醯胺先驅物(polyimide precursor)，該感光可圖案化材料之主要成份可為聚倍半矽氧烷合成物(polysilsesquiazane composition)，該第一感光型介電層21、第二感光型介電層23與第三感光型介電層24之材質係可三者皆相同、可三者皆不同或可三者中任兩者相同。
第二實施例
第3A至3F圖所示者，係本發明之封裝結構之連線構件及其製法之第二實施例的剖視圖。
如第3A圖所示，提供一具有導電部(例如為貫穿之導電穿孔301)的基板本體30，該基板本體30可為晶片、具有線路之晶圓或中介板或具有複數導電部之介電層表面本體。
如第3B圖所示，於該基板本體30具有導電部之一表面上形成第一感光型介電層31，而該導電部例如為貫穿之導電穿孔301。
如第3C圖所示，藉由微影製程於該第一感光型介電層31中形成外露該導電穿孔301的孔310，且固化該第一感光型介電層31。
如第3D圖所示，於該孔310中與第一感光型介電層31上形成第二感光型介電層32。
如第3E圖所示，藉由微影製程移除該孔310中之第二感光型介電層32與該第一感光型介電層31上之部分第二感光型介電層32，以外露該孔310並形成外露該孔310與第一感光型介電層31的開孔320，且固化該第二感光型介電層32。
如第3F圖所示，以電鍍方式於該孔310中形成導電孔331，並於該開孔320中形成線路層332，且該導電孔331係連接該導電穿孔301與線路層332，至此即完成本發明之封裝結構之連線構件3。
於本實施例中，該第一感光型介電層31與第二感光型介電層32之材質係為感光型旋塗式介電質(photosensitive spin-on dielectrics，PSOD)、可光定義材料(photodefinable material)或感光可圖案化材料(photosensitive patternable material)，且該感光型旋塗式介電質之主要成份可為可光定義之聚對二唑苯先驅物(photo-definable polybenzobisoxazole(PBO)precursor)，該可光定義材料之 主要成份可為聚亞醯胺先驅物(polyimide precursor)，該感光可圖案化材料之主要成份可為聚倍半矽氧烷合成物(polysilsesquiazane composition)，該第一感光型介電層31與第二感光型介電層32之材質係相同或不同。
於本發明之製法中，於形成線路層之後，復可包括進行化學機械研磨(CMP)步驟，惟此係所屬技術領域中具有通常知識者依本說明書而能理解者，故不在此贅述。
又於本發明之製法中，形成線路層或導電孔之步驟係包括：於開孔中濺鍍形成導電層(seed layer，其材質例如為鈦/銅、鎳/銅或金/鎳/銅)，再於該導電層上進行電鍍(或化鍍)銅，惟此係所屬技術領域中具有通常知識者依本說明書而能理解者，故不在此贅述。
本發明復提供一種封裝結構之連線構件2，係包括：基板本體20，其一表面具有導電部(未圖示)；第一感光型介電層21，係形成於具有該導電部之基板本體20之表面上，且具有外露該表面的第一開孔210；第一線路層22，係形成於該第一開孔210中；第二感光型介電層23，係形成於該第一感光型介電層21與第一線路層22上，且具有外露該第一線路層22的孔230；導電孔251，係形成於該孔230中，且連接該第一線路層22；第三感光型介電層24，係形成於該第二感光型介電層23上，且具有外露該導電孔251與第二感光型介電層23的第二開孔240；以及第二線路層252，係形成於該第二開孔240中，且連接該導電孔251。
本發明復提供另一種封裝結構之連線構件3，係包括：基板本體30，其一表面具有導電部，該導電部例如為貫穿之導電穿孔301；第一感光型介電層31，係形成於具有該導電部之該基板本體30之表面上，且具有外露該導電穿孔301的孔310；導電孔331，係形成於該孔310中，且連接該導電穿孔301；第二感光型介電層32，係形成於該第一感光型介電層31上，且具有外露該導電孔331與第一感光型介電層31的開孔320；以及線路層332，係形成於該開孔320中，且連接該導電孔331。
於本發明之封裝結構之連線構件2,3中，該第一感光型介電層21,31、第二感光型介電層23,32與第三感光型介電層24之材質係為感光型旋塗式介電質(photosensitive spin-on dielectrics，PSOD)、可光定義材料(photodefinable material)或感光可圖案化材料(photosensitive patternable material)，且該感光型旋塗式介電質之主要成份可為可光定義之聚對二唑苯先驅物(photo definable polybenzobisoxazole(PBO)precursor)，該可光定義材料之主要成份可為聚亞醯胺先驅物(polyimide precursor)，該感光可圖案化材料之主要成份可為聚倍半矽氧烷合成物(polysilsesquiazane composition)。
要特別說明的是，本發明之導電孔251,331的平面形狀並不限於圓形，其亦可為矩形或其他形狀。
要補充說明的是，本發明之該基板本體之該表面可具有複數該導電部，本發明之線路層之層數並不限於本實施 例，而復可於本實施例之構件結構上以相同方式繼續形成增層結構並且層與層之間電性連接，其係包括至少一第一增層感光型介電層、形成於該增層感光型介電層上的第二增層感光型介電層、形成於該第一增層感光型介電層中的增層導電孔、與形成於該第二增層感光型介電層中的增層線路層，惟此係所屬技術領域具有通常知識者依據本說明書而能瞭解者，故不在此贅述。
要再補充說明的是，本發明之感光型介電層之一般特性係可藉由黃光製程(例如以i-line、g-line或e-beam等進行曝光)、可圖案化、可旋轉塗佈、可顯影與可固化，且其供應商通常為：AZ Electronic Materials、旭化成株式會社(Asahi Kasei Corporation)、亞契專業化學公司(Arch Specialty Chemicals)、富士電子材料(FUJIFILM Electronic Materials)或東京應化(TOK)。
上述之感光型旋塗式介電質(photosensitive spin-on dielectrics，PSOD)、可光定義材料(photodefinable material)或感光可圖案化材料(photosensitive patternable material)，其實為同一功能材料之不同名稱，而並非不同材料。
綜上所述，相較於習知技術，由於本發明係改良習知之雙鑲嵌結構，並使用感光型介電層來取代習知化學氣相沉積之介電層配合光阻以圖案化的方式，因此無須進行昂貴且費時之乾蝕刻及化學氣相沉積步驟，故本發明之製程步驟較少、製程時間較短且製程成本較低。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
20‧‧‧基板本體
21‧‧‧第一感光型介電層
210‧‧‧第一開孔
22‧‧‧第一線路層
23‧‧‧第二感光型介電層
230‧‧‧孔
24‧‧‧第三感光型介電層
240‧‧‧第二開孔
251‧‧‧導電孔
252‧‧‧第二線路層
2‧‧‧封裝結構之連線構件

Claims (15)

  1. 一種封裝結構之連線構件，係包括：基板本體，具有貫穿其中之導電穿孔；第一感光型介電層，係形成於具有該導電穿孔之基板本體之表面上，且具有外露該導電穿孔的孔；導電孔，各係形成於該孔中，用以接觸且電性連接該導電穿孔；第二感光型介電層，係形成於該第一感光型介電層上，且具有外露該導電孔與第一感光型介電層的開孔；以及線路層，係形成於該開孔中，用以電性連接該導電孔，其中該線路層及導電孔係同時形成。
  2. 如申請專利範圍第1項所述之封裝結構之連線構件，其中，形成該第一感光型介電層與第二感光型介電層之材質係為感光型旋塗式介電質(photosensitive spin-on dielectrics(PSOD))、可光定義材料(photodefinable material)或感光可圖案化材料(photosensitive patternable material)。
  3. 如申請專利範圍第2項所述之封裝結構之連線構件，其中，該感光型旋塗式介電質之主要成份係為可光定義之聚對二唑苯先驅物(photodefinable polybenzobisoxazole(PBO)precursor)，該可光定義材料之主要成份係為聚亞醯胺先驅物(polyimide precursor)，該感光可圖案化材料之主要成份係為聚倍 半矽氧烷合成物(polysilsesquiazane composition)。
  4. 如申請專利範圍第1項所述之封裝結構之連線構件，其中，該第一感光型介電層與第二感光型介電層之材質係相同或不同。
  5. 如申請專利範圍第1項所述之封裝結構之連線構件，其中，該基板本體係為晶片、具有線路之晶圓或中介板或具有複數導電穿孔之介電層表面本體。
  6. 如申請專利範圍第1項所述之封裝結構之連線構件，復包括增層結構，係形成於該第二感光型介電層上，該增層結構係包括至少一第一增層感光型介電層、形成於該增層感光型介電層上的第二增層感光型介電層、複數形成於該第一增層感光型介電層中的增層導電孔、與形成於該第二增層感光型介電層中的增層線路層。
  7. 一種封裝結構之連線構件之製法，係包括：於一具有貫穿其中之導電穿孔的基板本體之表面上形成第一感光型介電層，且該第一感光型介電層形成有外露該導電穿孔的孔；於該孔中與第一感光型介電層上形成第二感光型介電層；移除該孔中之第二感光型介電層與該第一感光型介電層上之部分第二感光型介電層，以外露該孔並形成外露該孔與第一感光型介電層的開孔；以及於各該孔中形成導電孔，並於該開孔中形成線路 層，其中該線路層及導電孔係同時形成，且該導電孔係接觸該導電穿孔且電性連接該線路層。
  8. 如申請專利範圍第7項所述之封裝結構之連線構件之製法，其中，該孔與開孔之形成係以微影製程為之。
  9. 如申請專利範圍第7項所述之封裝結構之連線構件之製法，於形成該孔後，復包括固化該第一感光型介電層。
  10. 如申請專利範圍第7項所述之封裝結構之連線構件之製法，於形成該開孔後，復包括固化該第二感光型介電層。
  11. 如申請專利範圍第7項所述之封裝結構之連線構件之製法，其中，形成該第一感光型介電層與第二感光型介電層之材質係為感光型旋塗式介電質(photosensitive spin-on dielectrics(PSOD))、可光定義材(photodefinable material)或感光可圖案化材料(photosensitive patternable material)。
  12. 如申請專利範圍第11項所述之封裝結構之連線構件之製法，其中，該感光型旋塗式介電質之主要成份係為可光定義之聚對二唑苯先驅物(photodefinable polybenzobisoxazole(PBO)precursor)，該可光定義材料之主要成份係為聚亞醯胺先驅物(polyimide precursor)，該感光可圖案化材料之主要成份係為聚倍半矽氧烷合成物(polysilsesquiazane composition)。
  13. 如申請專利範圍第7項所述之封裝結構之連線構件之 製法，其中，該第一感光型介電層與第二感光型介電層之材質係相同或不同。
  14. 如申請專利範圍第7項所述之封裝結構之連線構件之製法，其中，該基板本體係為晶片、具有線路之晶圓或中介板或具有複數導電穿孔之介電層表面本體。
  15. 如申請專利範圍第7項所述之封裝結構之連線構件之製法，復包括於該第二感光型介電層上形成增層結構，該增層結構係包括至少一第一增層感光型介電層、形成於該增層感光型介電層上的第二增層感光型介電層、複數形成於該第一增層感光型介電層中的增層導電孔、與形成於該第二增層感光型介電層中的增層線路層。
TW102104743A 2013-02-07 2013-02-07 封裝結構之連線構件及其製法 TWI503936B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102104743A TWI503936B (zh) 2013-02-07 2013-02-07 封裝結構之連線構件及其製法
CN201310059618.0A CN103985700B (zh) 2013-02-07 2013-02-26 封装结构的联机构件及其制法
US13/894,687 US9076796B2 (en) 2013-02-07 2013-05-15 Interconnection structure for package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102104743A TWI503936B (zh) 2013-02-07 2013-02-07 封裝結構之連線構件及其製法

Publications (2)

Publication Number Publication Date
TW201432863A TW201432863A (zh) 2014-08-16
TWI503936B true TWI503936B (zh) 2015-10-11

Family

ID=51258614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104743A TWI503936B (zh) 2013-02-07 2013-02-07 封裝結構之連線構件及其製法

Country Status (3)

Country Link
US (1) US9076796B2 (zh)
CN (1) CN103985700B (zh)
TW (1) TWI503936B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550744B (zh) * 2014-12-04 2016-09-21 矽品精密工業股份有限公司 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
CN107231757B (zh) * 2016-03-23 2020-09-22 鹏鼎控股(深圳)股份有限公司 软性电路板及其制作方法
US10026691B2 (en) * 2016-06-13 2018-07-17 Intel Corporation Package substrate having noncircular interconnects
US10727111B2 (en) * 2017-07-18 2020-07-28 Taiwan Semiconductor Manufaturing Co., Ltd. Interconnect structure
CN109585359B (zh) * 2017-09-29 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10784196B2 (en) * 2018-09-26 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519858B (en) * 2002-05-20 2003-02-01 Via Tech Inc Printing method for manufacturing through hole and circuit of circuit board
TW201230276A (en) * 2011-01-10 2012-07-16 Unimicron Technology Crop Package substrate and fabrication method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437040B (en) * 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
US6740579B2 (en) * 2002-06-18 2004-05-25 Intel Corporation Method of making a semiconductor device that includes a dual damascene interconnect
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
JP5235378B2 (ja) * 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
CN102299099B (zh) * 2010-06-25 2014-11-05 上海华虹宏力半导体制造有限公司 半导体结构的形成方法及半导体结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519858B (en) * 2002-05-20 2003-02-01 Via Tech Inc Printing method for manufacturing through hole and circuit of circuit board
TW201230276A (en) * 2011-01-10 2012-07-16 Unimicron Technology Crop Package substrate and fabrication method thereof

Also Published As

Publication number Publication date
US20140217605A1 (en) 2014-08-07
TW201432863A (zh) 2014-08-16
CN103985700B (zh) 2017-04-12
CN103985700A (zh) 2014-08-13
US9076796B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
TWI503936B (zh) 封裝結構之連線構件及其製法
US7919835B2 (en) Semiconductor device and method for manufacturing the same
TWI499021B (zh) 半導體元件及其製造方法
CN105023908B (zh) 复合接触插塞结构及其制造方法
JP6333284B2 (ja) グラフェンおよび金属相互接続
CN105590900B (zh) 半导体装置及其制造方法
TWI718268B (zh) 半導體結構的製造方法
TW200947659A (en) Semiconductor apparatus and method for manufacturing the same
KR102124136B1 (ko) 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법
TWI451548B (zh) 佈線基板及其製造方法，暨半導體裝置
US8173539B1 (en) Method for fabricating metal redistribution layer
TWI344685B (en) An integrated circuit device and a process for forming the same
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
JP2015097243A (ja) 電子部品、電子部品の製造方法及び電子装置
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
TWI708298B (zh) 半導體結構及其製備方法
US20140000953A1 (en) Circuit substrate
KR20230098237A (ko) 자기-정렬된 상단 비아
KR20210066626A (ko) 반도체 패키지
JP5906812B2 (ja) 配線構造、半導体装置及び配線構造の製造方法
TWI678743B (zh) 半導體線路結構及其製作方法
TWI701793B (zh) 電子元件及其製造方法
JP6544462B2 (ja) 多層配線構造体
KR20100011121A (ko) 반도체 소자 및 그의 제조 방법
KR20010065145A (ko) 반도체 소자의 금속배선 형성방법