CN103985700B - 封装结构的联机构件及其制法 - Google Patents

封装结构的联机构件及其制法 Download PDF

Info

Publication number
CN103985700B
CN103985700B CN201310059618.0A CN201310059618A CN103985700B CN 103985700 B CN103985700 B CN 103985700B CN 201310059618 A CN201310059618 A CN 201310059618A CN 103985700 B CN103985700 B CN 103985700B
Authority
CN
China
Prior art keywords
dielectric layer
photosensitive type
layer
type dielectric
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310059618.0A
Other languages
English (en)
Other versions
CN103985700A (zh
Inventor
林俊宏
卢俊宏
马光华
黄晓君
陈光欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103985700A publication Critical patent/CN103985700A/zh
Application granted granted Critical
Publication of CN103985700B publication Critical patent/CN103985700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种封装结构的联机构件及其制法，该封装结构的联机构件包括基板本体、第一感光型介电层、导电孔、第二感光型介电层与线路层，该基板本体的一表面具有导电部，该第一感光型介电层形成于具有该导电部的基板本体的表面上，且具有外露该表面的导电部的孔，该导电孔形成于该孔中，且连接该导电部，该第二感光型介电层形成于该第一感光型介电层上，且具有外露该导电孔与第一感光型介电层的开孔，该线路层形成于该开孔中，且连接该导电孔。本发明可有效减少工艺步骤、降低工艺成本与缩短工艺时间。

Description

封装结构的联机构件及其制法
技术领域
本发明涉及一种封装结构的金属联机(Metal Interconnection)构件及其制法，尤指一种低制造成本且具有感光型可图形化介电层的封装结构的金属联机构件及其制法。
背景技术
传统上集成电路的多层线路结构是先干蚀刻金属层，然后进行介电层的填充；而镶嵌(damascene)技术则是先在介电层上蚀刻出金属导线用的图形，然后再填入金属。镶嵌技术最主要的特点是不需蚀刻金属层。当金属导线的材料由铝转换成电阻率较低的铜时，因为铜的干蚀刻技术较为困难，所以镶嵌技术对于铜工艺来说非常重要。
一般有两种常见的镶嵌结构：单镶嵌(single damascene)结构及双镶嵌(dualdamascene)结构。双镶嵌结构是将孔洞及金属导线结合在一起都用镶嵌的方式来做，如此则只需要一个金属填充的步骤，因此，双镶嵌内联机技术在半导体工艺中显得日益重要。
图1A至图1I所示者，为现有的双镶嵌结构的制法的剖视图。
如图1A所示，提供一硅基板10。
如图1B所示，通过化学气相沉积（chemical vapor deposition，简称CVD）方式于该硅基板10的一表面上依序形成第一氮化层11、第一氧化层12、第二氮化层13与第二氧化层14。
如图1C所示，于该第二氧化层14上形成图案化的第一光阻15。
如图1D所示，以该第一光阻15为屏蔽来蚀刻该第二氮化层13与第二氧化层14。
如图1E所示，移除该第一光阻15。
如图1F所示，于该第二氧化层14上形成图案化的第二光阻16。
如图1G所示，以该第二光阻16为屏蔽来蚀刻该第一氮化层11与第一氧化层12，而于该第一氮化层11、第一氧化层12、第二氮化层13与第二氧化层14中构成孔171与沟槽172。
如图1H所示，移除该第二光阻16。
如图1I所示，沉积金属层18，并移除高于该第二氧化层14顶面的金属层18，以于该孔171与沟槽172中分别形成导电孔181与线路层182。
但是，现有的双镶嵌结构的制造必须经过化学气相沉积、光阻涂布、光阻曝光、光阻显影与干蚀刻等步骤，故整体工艺的步骤较多、较还杂、较耗时且成本较高，尤其是该化学气相沉积与干蚀刻步骤需要在高度真空环境下进行，且需要配合特殊工艺气体，所以大幅增加工艺时间与成本。
因此，如何避免上述现有技术中的种种问题，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺点，本发明的主要目的在于提供一种封装结构的联机构件及其制法，可有效减少工艺步骤、降低工艺成本与缩短工艺时间。
本发明的封装结构的联机构件包括：基板本体，其一表面具有导电部；第一感光型介电层，其形成于具有该导电部的基板本体的表面上，且具有外露该导电部的第一开孔；第一线路层，其形成于该第一开孔中；第二感光型介电层，其形成于该第一感光型介电层与第一线路层上，且具有外露该第一线路层的孔；导电孔，其形成于该孔中，用以电性连接该第一线路层；第三感光型介电层，其形成于该第二感光型介电层上，且具有外露该导电孔与第二感光型介电层的第二开孔；以及第二线路层，其形成于该第二开孔中，用以电性连接该导电孔。
本发明还提供一种封装结构的联机构件的制法，其包括：于一具有导电部的基板本体的表面上形成第一感光型介电层，且该第一感光型介电层形成有外露该导电部的第一开孔；于该第一开孔中形成第一线路层；于该第一感光型介电层与第一线路层上形成第二感光型介电层，且该第二感光型介电层形成有外露该第一线路层的孔；于该孔中与第二感光型介电层上形成第三感光型介电层；移除该孔中的第三感光型介电层与该第二感光型介电层上的部分第三感光型介电层，以外露该孔并形成外露该孔与第二感光型介电层的第二开孔；以及于各该孔中形成导电孔，并于该第二开孔中形成第二线路层，以由该导电孔电性连接该第一线路层与第二线路层。
本发明提供另一种封装结构的联机构件，其包括：基板本体，其一表面具有导电部；第一感光型介电层，其形成于具有该导电部的基板本体的表面上，且具有外露该导电部的孔；导电孔，各形成于该孔中，用以电性连接该导电部；第二感光型介电层，其形成于该第一感光型介电层上，且具有外露该导电孔与第一感光型介电层的开孔；以及线路层，其形成于该开孔中，用以电性连接该导电孔。
本发明还提供另一种封装结构的联机构件的制法，其包括：于一具有导电部的基板本体的表面上形成第一感光型介电层，且该第一感光型介电层形成有外露该导电部的孔；于该孔中与第一感光型介电层上形成第二感光型介电层；移除该孔中的第二感光型介电层与该第一感光型介电层上的部分第二感光型介电层，以外露该孔并形成外露该孔与第一感光型介电层的开孔；以及于各该孔中形成导电孔，并于该开孔中形成线路层，且该导电孔电性连接该导电部与线路层。
由上可知，由于本发明为改进现有的双镶嵌结构，并使用感光型介电层来取代现有化学气相沉积的介电层配合光阻以图案化的方式，因此无须进行昂贵且费时的干蚀刻及化学气相沉积步骤，故本发明的工艺步骤较少、工艺时间较短且工艺成本较低。
附图说明
图1A至图1I所示者为现有的双镶嵌结构的制法的剖视图。
图2A至图2G所示者为本发明的封装结构的联机构件及其制法的第一实施例的剖视图。
图3A至图3F所示者为本发明的封装结构的联机构件及其制法的第二实施例的剖视图。
符号说明
10 硅基板
11 第一氮化层
12 第一氧化层
13 第二氮化层
14 第二氧化层
15 第一光阻
16 第二光阻
171、230、310 孔
172 沟槽
18 金属层
181、251、331 导电孔
182 线路层
20、30 基板本体
21、31 第一感光型介电层
210 第一开孔
22 第一线路层
23、32 第二感光型介电层
24 第三感光型介电层
240 第二开孔
252 第二线路层
2、3 封装结构的联机构件
301 导电穿孔
320 开孔
332 线路层。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“中”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
图2A至图2G所示者，其为本发明的封装结构的联机构件及其制法的第一实施例的剖视图。
如图2A所示，于一基板本体20的具有导电部（未图标）的一表面上形成第一感光型介电层21，且该第一感光型介电层21具有外露该表面导电部的第一开孔210，并固化（curing）该第一感光型介电层21，又形成该第一开孔210的方式为微影（lithography）工艺，该基板本体20可为芯片、具有线路的晶圆或中介板或具有多个导电部的介电层表面本体。
如图2B所示，以电镀方式于该第一开孔210中形成第一线路层22。
如图2C所示，于该第一感光型介电层21与第一线路层22上形成第二感光型介电层23。
如图2D所示，通过微影工艺于该第二感光型介电层23中形成外露该第一线路层22的孔230，且固化该第二感光型介电层23。
如图2E所示，于该孔230中与第二感光型介电层23上形成第三感光型介电层24。
如图2F所示，通过微影工艺移除该孔230中的第三感光型介电层24与该第二感光型介电层23上的部分第三感光型介电层24，以外露该孔230并形成外露该孔230与第二感光型介电层23的第二开孔240，且固化该第三感光型介电层24。
如图2G所示，以电镀方式于该孔230中形成导电孔251，并于该第二开孔240中形成第二线路层252，且该导电孔251连接该第一线路层22与第二线路层252，至此即完成本发明的封装结构的联机构件2。
于本实施例中，该第一感光型介电层21、第二感光型介电层23与第三感光型介电层24的材质为感光型旋涂式介电质（photosensitive spin-on dielectrics，PSOD）、可光定义材料（photodefnable material）或感光可图案化材料（photosensitive patternablematerial），且举例来说，该感光型旋涂式介电质的主要成份可为可光定义的聚对二唑苯先驱物（photodefnable polybenzobisoxazole(PBO)precursor），该可光定义材料的主要成份可为聚酰亚胺先驱物（polyimide precursor），该感光可图案化材料的主要成份可为聚倍半硅氧烷合成物（polysilsesquiazane composition），该第一感光型介电层21、第二感光型介电层23与第三感光型介电层24的材质可三者皆相同、可三者皆不同或可三者中任两者相同。
第二实施例
图3A至图3F所示者，其为本发明的封装结构的联机构件及其制法的第二实施例的剖视图。
如图3A所示，提供一具有导电部（例如为贯穿的导电穿孔301）的基板本体30，该基板本体30可为芯片、具有线路的晶圆或中介板或具有多个导电部的介电层表面本体。
如图3B所示，于该基板本体30具有导电部的一表面上形成第一感光型介电层31，而该导电部例如为贯穿的导电穿孔301。
如图3C所示，通过微影工艺于该第一感光型介电层31中形成外露该导电穿孔301的孔310，且固化该第一感光型介电层31。
如图3D所示，于该孔310中与第一感光型介电层31上形成第二感光型介电层32。
如图3E所示，通过微影工艺移除该孔310中的第二感光型介电层32与该第一感光型介电层31上的部分第二感光型介电层32，以外露该孔310并形成外露该孔310与第一感光型介电层31的开孔320，且固化该第二感光型介电层32。
如图3F所示，以电镀方式于该孔310中形成导电孔331，并于该开孔320中形成线路层332，且该导电孔331连接该导电穿孔301与线路层332，至此即完成本发明的封装结构的联机构件3。
于本实施例中，该第一感光型介电层31与第二感光型介电层32的材质为感光型旋涂式介电质（photosensitive spin-on dielectrics，PSOD）、可光定义材料（photodefnable material）或感光可图案化材料（photosensitive patternablematerial），且该感光型旋涂式介电质的主要成份可为可光定义的聚对二唑苯先驱物（photo-defnable polybenzobisoxazole(PBO)precursor），该可光定义材料的主要成份可为聚酰亚胺先驱物（polyimide precursor），该感光可图案化材料的主要成份可为聚倍半硅氧烷合成物（polysilsesquiazane composition），该第一感光型介电层31与第二感光型介电层32的材质为相同或不同。
于本发明的制法中，于形成线路层之后，还可包括进行化学机械研磨（CMP）步骤，此为所属技术领域中具有通常知识者依本说明书而能理解者，故不在此赘述。
又于本发明的制法中，形成线路层或导电孔的步骤包括：于开孔中溅镀形成导电层（seed layer，其材质例如为钛/铜、镍/铜或金/镍/铜），再于该导电层上进行电镀(或化镀)铜，此为所属技术领域中具有通常知识者依本说明书而能理解者，故不在此赘述。
本发明还提供一种封装结构的联机构件2，其包括：基板本体20，其一表面具有导电部（未图标）；第一感光型介电层21，其形成于具有该导电部的基板本体20的表面上，且具有外露该表面的第一开孔210；第一线路层22，其形成于该第一开孔210中；第二感光型介电层23，其形成于该第一感光型介电层21与第一线路层22上，且具有外露该第一线路层22的孔230；导电孔251，其形成于该孔230中，且连接该第一线路层22；第三感光型介电层24，其形成于该第二感光型介电层23上，且具有外露该导电孔251与第二感光型介电层23的第二开孔240；以及第二线路层252，其形成于该第二开孔240中，且连接该导电孔251。
本发明还提供另一种封装结构的联机构件3，其包括：基板本体30，其一表面具有导电部，该导电部例如为贯穿的导电穿孔301；第一感光型介电层31，其形成于具有该导电部的该基板本体30的表面上，且具有外露该导电穿孔301的孔310；导电孔331，其形成于该孔310中，且连接该导电穿孔301；第二感光型介电层32，其形成于该第一感光型介电层31上，且具有外露该导电孔331与第一感光型介电层31的开孔320；以及线路层332，其形成于该开孔320中，且连接该导电孔331。
于本发明的封装结构的联机构件2,3中，该第一感光型介电层21,31、第二感光型介电层23,32与第三感光型介电层24的材质为感光型旋涂式介电质（photosensitivespin-on dielectrics，PSOD）、可光定义材料（photodefnable material）或感光可图案化材料（photosensitive patternable material），且该感光型旋涂式介电质的主要成份可为可光定义的聚对二唑苯先驱物（photo defnable polybenzobisoxazole(PBO)precursor），该可光定义材料的主要成份可为聚酰亚胺先驱物（polyimide precursor），该感光可图案化材料的主要成份可为聚倍半硅氧烷合成物（polysilsesquiazanecomposition）。
要特别说明的是，本发明的导电孔251,331的平面形状并不限于圆形，其也可为矩形或其它形状。
要补充说明的是，本发明的该基板本体的该表面可具有多个该导电部，本发明的线路层的层数并不限于本实施例，而还可于本实施例的构件结构上以相同方式继续形成增层结构并且层与层之间电性连接，其包括至少一第一增层感光型介电层、形成于该增层感光型介电层上的第二增层感光型介电层、形成于该第一增层感光型介电层中的增层导电孔、与形成于该第二增层感光型介电层中的增层线路层，此为所属技术领域具有通常知识者依据本说明书而能了解者，故不在此赘述。
要再补充说明的是，本发明的感光型介电层的一般特性可通过黄光工艺（例如以i-line、g-line或e-beam等进行曝光）、可图案化、可旋转涂布、可显影与可固化，且其供货商通常为：AZ Electronic Materials、旭化成株式会社（Asahi Kasei Corporation）、亚契专业化学公司（Arch Specialty Chemicals）、富士电子材料（FUJIFILM ElectronicMaterials）或东京应化（TOK）。
上述的感光型旋涂式介电质（photosensitive spin-on dielectrics，PSOD）、可光定义材料（photodefnable material）或感光可图案化材料（photosensitivepatternable material），其实为同一功能材料的不同名称，而并非不同材料。
综上所述，相比于现有技术，由于本发明为改进现有的双镶嵌结构，并使用感光型介电层来取代现有化学气相沉积的介电层配合光阻以图案化的方式，因此无须进行昂贵且费时的干蚀刻及化学气相沉积步骤，故本发明的工艺步骤较少、工艺时间较短且工艺成本较低。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (32)

1.一种封装结构的联机构件，其包括：
基板本体，其一表面具有导电部；
第一感光型介电层，其形成于具有该导电部的基板本体的表面上，且具有外露该导电部的第一开孔；
第一线路层，其形成于该第一开孔中；
第二感光型介电层，其形成于该第一感光型介电层与第一线路层上，且具有外露该第一线路层的孔；
导电孔，其形成于该孔中，用以电性连接该第一线路层；
第三感光型介电层，其形成于该第二感光型介电层上，且具有外露该导电孔与第二感光型介电层的第二开孔；以及
第二线路层，其形成于该第二开孔中，用以电性连接该导电孔，
其中，形成该第一感光型介电层、第二感光型介电层与第三感光型介电层的材质为感光型旋涂式介电质、可光定义材料或感光可图案化材料。
2.根据权利要求1所述的封装结构的联机构件，其特征在于，该感光型旋涂式介电质的主要成份为可光定义的聚对二唑苯先驱物，该可光定义材料的主要成份为聚酰亚胺先驱物，该感光可图案化材料的主要成份为聚倍半硅氧烷合成物。
3.根据权利要求1所述的封装结构的联机构件，其特征在于，该第一感光型介电层、第二感光型介电层与第三感光型介电层的材质为三者皆相同、三者皆不同或三者中任两者相同。
4.根据权利要求1所述的封装结构的联机构件，其特征在于，该基板本体为芯片、具有线路的晶圆或中介板或具有多个导电部的介电层表面本体。
5.根据权利要求1所述的封装结构的联机构件，其特征在于，该基板本体的该表面具有多个该导电部。
6.根据权利要求5所述的封装结构的联机构件，其特征在于，该联机构件还包括增层结构，其形成于该第三感光型介电层上，该增层结构包括至少一第一增层感光型介电层、形成于该第一增层感光型介电层上的第二增层感光型介电层、多个形成于该第一增层感光型介电层中的增层导电孔、与形成于该第二增层感光型介电层中的增层线路层。
7.一种封装结构的联机构件的制法，其包括：
于一具有导电部的基板本体的表面上形成第一感光型介电层，且该第一感光型介电层形成有外露该导电部的第一开孔；
于该第一开孔中形成第一线路层；
于该第一感光型介电层与第一线路层上形成第二感光型介电层，且该第二感光型介电层形成有外露该第一线路层的孔；
于该孔中与第二感光型介电层上形成第三感光型介电层；
移除该孔中的第三感光型介电层与该第二感光型介电层上的部分第三感光型介电层，以外露该孔并形成外露该孔与第二感光型介电层的第二开孔；以及
于该孔中形成导电孔，并于该第二开孔中形成第二线路层，以由该导电孔电性连接该第一线路层与第二线路层。
8.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，该第一开孔、孔与第二开孔的形成以微影工艺为之。
9.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，于形成该第一开孔后，还包括固化该第一感光型介电层。
10.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，于形成该孔后，还包括固化该第二感光型介电层。
11.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，于形成该第二开孔后，还包括固化该第三感光型介电层。
12.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，形成该第一感光型介电层、第二感光型介电层与第三感光型介电层的材质为感光型旋涂式介电质、可光定义材料或感光可图案化材料。
13.根据权利要求12所述的封装结构的联机构件的制法，其特征在于，该感光型旋涂式介电质的主要成份为可光定义的聚对二唑苯先驱物，该可光定义材料的主要成份为聚酰亚胺先驱物，该感光可图案化材料的主要成份为聚倍半硅氧烷合成物。
14.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，该第一感光型介电层、第二感光型介电层与第三感光型介电层的材质为三者皆相同、三者皆不同或三者中任两者相同。
15.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，该基板本体为芯片、具有线路的晶圆或中介板或具有多个导电部的介电层表面本体。
16.根据权利要求7所述的封装结构的联机构件的制法，其特征在于，该基板本体的该表面具有多个该导电部。
17.根据权利要求16所述的封装结构的联机构件的制法，其特征在于，该制法还包括于该第三感光型介电层上形成增层结构，该增层结构包括至少一第一增层感光型介电层、形成于该第一增层感光型介电层上的第二增层感光型介电层、多个形成于该第一增层感光型介电层中的增层导电孔、与形成于该第二增层感光型介电层中的增层线路层。
18.一种封装结构的联机构件，其包括：
基板本体，其一表面具有导电部；
第一感光型介电层，其形成于具有该导电部的基板本体的表面上，且具有外露该导电部的孔；
导电孔，形成于该孔中，用以电性连接该导电部；
第二感光型介电层，其形成于该第一感光型介电层上，且具有外露该导电孔与第一感光型介电层的开孔；以及
线路层，其形成于该开孔中，用以电性连接该导电孔，
其中，形成该第一感光型介电层与第二感光型介电层的材质为感光型旋涂式介电质、可光定义材料或感光可图案化材料。
19.根据权利要求18所述的封装结构的联机构件，其特征在于，该感光型旋涂式介电质的主要成份为可光定义的聚对二唑苯先驱物，该可光定义材料的主要成份为聚酰亚胺先驱物，该感光可图案化材料的主要成份为聚倍半硅氧烷合成物。
20.根据权利要求18所述的封装结构的联机构件，其特征在于，该第一感光型介电层与第二感光型介电层的材质为相同或不同。
21.根据权利要求18所述的封装结构的联机构件，其特征在于，该基板本体为芯片、具有线路的晶圆或中介板或具有多个导电部的介电层表面本体。
22.根据权利要求18所述的封装结构的联机构件，其特征在于，该基板本体的该表面具有多个该导电部。
23.根据权利要求22所述的封装结构的联机构件，其特征在于，该联机构件还包括增层结构，其形成于该第二感光型介电层上，该增层结构包括至少一第一增层感光型介电层、形成于该第一增层感光型介电层上的第二增层感光型介电层、多个形成于该第一增层感光型介电层中的增层导电孔、与形成于该第二增层感光型介电层中的增层线路层。
24.一种封装结构的联机构件的制法，其包括：
于一具有导电部的基板本体的表面上形成第一感光型介电层，且该第一感光型介电层形成有外露该导电部的孔；
于该孔中与第一感光型介电层上形成第二感光型介电层；
移除该孔中的第二感光型介电层与该第一感光型介电层上的部分第二感光型介电层，以外露该孔并形成外露该孔与第一感光型介电层的开孔；以及
于该孔中形成导电孔，并于该开孔中形成线路层，且该导电孔电性连接该导电部与线路层，
其中，形成该第一感光型介电层与第二感光型介电层的材质为感光型旋涂式介电质、可光定义材料或感光可图案化材料。
25.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，该孔与开孔的形成以微影工艺为之。
26.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，于形成该孔后，还包括固化该第一感光型介电层。
27.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，于形成该开孔后，还包括固化该第二感光型介电层。
28.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，该感光型旋涂式介电质的主要成份为可光定义的聚对二唑苯先驱物，该可光定义材料的主要成份为聚酰亚胺先驱物，该感光可图案化材料的主要成份为聚倍半硅氧烷合成物。
29.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，该第一感光型介电层与第二感光型介电层的材质为相同或不同。
30.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，该基板本体为芯片、具有线路的晶圆或中介板或具有多个导电部的介电层表面本体。
31.根据权利要求24所述的封装结构的联机构件的制法，其特征在于，该基板本体的该表面具有多个该导电部。
32.根据权利要求31所述的封装结构的联机构件的制法，其特征在于，该制法还包括于该第二感光型介电层上形成增层结构，该增层结构包括至少一第一增层感光型介电层、形成于该第一增层感光型介电层上的第二增层感光型介电层、多个形成于该第一增层感光型介电层中的增层导电孔、与形成于该第二增层感光型介电层中的增层线路层。
CN201310059618.0A 2013-02-07 2013-02-26 封装结构的联机构件及其制法 Active CN103985700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102104743 2013-02-07
TW102104743A TWI503936B (zh) 2013-02-07 2013-02-07 封裝結構之連線構件及其製法

Publications (2)

Publication Number Publication Date
CN103985700A CN103985700A (zh) 2014-08-13
CN103985700B true CN103985700B (zh) 2017-04-12

Family

ID=51258614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310059618.0A Active CN103985700B (zh) 2013-02-07 2013-02-26 封装结构的联机构件及其制法

Country Status (3)

Country Link
US (1) US9076796B2 (zh)
CN (1) CN103985700B (zh)
TW (1) TWI503936B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550744B (zh) * 2014-12-04 2016-09-21 矽品精密工業股份有限公司 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
CN107231757B (zh) * 2016-03-23 2020-09-22 鹏鼎控股(深圳)股份有限公司 软性电路板及其制作方法
US10026691B2 (en) 2016-06-13 2018-07-17 Intel Corporation Package substrate having noncircular interconnects
US10727111B2 (en) * 2017-07-18 2020-07-28 Taiwan Semiconductor Manufaturing Co., Ltd. Interconnect structure
CN109585359B (zh) * 2017-09-29 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10784196B2 (en) * 2018-09-26 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514671B1 (en) * 1998-08-12 2003-02-04 Applied Materials, Inc. Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
CN101371332A (zh) * 2006-01-13 2009-02-18 国际商业机器公司 低电阻和电感的背面通孔及其制造方法
CN101419948A (zh) * 2007-10-24 2009-04-29 松下电器产业株式会社 半导体装置及其制造方法
CN102299099A (zh) * 2010-06-25 2011-12-28 上海宏力半导体制造有限公司 半导体结构的形成方法及半导体结构
TW201230276A (en) * 2011-01-10 2012-07-16 Unimicron Technology Crop Package substrate and fabrication method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519858B (en) * 2002-05-20 2003-02-01 Via Tech Inc Printing method for manufacturing through hole and circuit of circuit board
US6740579B2 (en) * 2002-06-18 2004-05-25 Intel Corporation Method of making a semiconductor device that includes a dual damascene interconnect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514671B1 (en) * 1998-08-12 2003-02-04 Applied Materials, Inc. Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
CN101371332A (zh) * 2006-01-13 2009-02-18 国际商业机器公司 低电阻和电感的背面通孔及其制造方法
CN101419948A (zh) * 2007-10-24 2009-04-29 松下电器产业株式会社 半导体装置及其制造方法
CN102299099A (zh) * 2010-06-25 2011-12-28 上海宏力半导体制造有限公司 半导体结构的形成方法及半导体结构
TW201230276A (en) * 2011-01-10 2012-07-16 Unimicron Technology Crop Package substrate and fabrication method thereof

Also Published As

Publication number Publication date
US20140217605A1 (en) 2014-08-07
CN103985700A (zh) 2014-08-13
TWI503936B (zh) 2015-10-11
TW201432863A (zh) 2014-08-16
US9076796B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
CN103985700B (zh) 封装结构的联机构件及其制法
TW533544B (en) Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
TWI278263B (en) Circuit board structure and method for fabricating the same
CN105493244B (zh) 通过双图案化和填充技术来形成不同金属材料的平行导线的方法
TW200921876A (en) Method for making copper-core layer multi-layer encapsulation substrate
CN108074911A (zh) 跳孔结构
JP6015969B2 (ja) 回路基板の形成方法
TWI304719B (en) Circuit board structure having embedded compacitor and fabrication method thereof
CN109786355A (zh) 电镀金属化结构
US7013562B2 (en) Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
JP4619411B2 (ja) 導電性リソグラフィーポリマー及びこれを用いたデバイスの作製方法
CN105977239A (zh) 微电子装置及其制造方法
TW201307184A (zh) 在晶圓層級封裝中用於高密度電感與重分配的薄膜結構
TWI677271B (zh) 線路基板及其製作方法
TWI742138B (zh) 半導體互連中的通孔及間隙
CN106575623A (zh) 用于低剖面基板的图案间图案
CN107703722A (zh) 图案化光阻的形成方法
JP5931428B2 (ja) 配線パターンの形成方法及び半導体装置
CN102738063B (zh) 一种线路互联结构制法
CN104112701B (zh) 半导体结构及其制造方法
US7358184B2 (en) Method of forming a conductive via plug
JP5101074B2 (ja) 電子相互接続の製作方法
TWI305406B (en) Method for fabricating a packaging substrate
TWI357294B (en) Wire structure on circuit board and method for fab
TWI470757B (zh) 封裝基板及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant