CN105977239A - 微电子装置及其制造方法 - Google Patents

微电子装置及其制造方法 Download PDF

Info

Publication number
CN105977239A
CN105977239A CN201510731901.2A CN201510731901A CN105977239A CN 105977239 A CN105977239 A CN 105977239A CN 201510731901 A CN201510731901 A CN 201510731901A CN 105977239 A CN105977239 A CN 105977239A
Authority
CN
China
Prior art keywords
wire
dielectric layer
microelectronic
line segment
intermetallic dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510731901.2A
Other languages
English (en)
Other versions
CN105977239B (zh
Inventor
李纪敦
金珍硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105977239A publication Critical patent/CN105977239A/zh
Application granted granted Critical
Publication of CN105977239B publication Critical patent/CN105977239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了微电子装置及其制造方法。所述微电子装置包括双镶嵌互连结构和直接位于双镶嵌互连结构上的单镶嵌线结构。所述双镶嵌互连结构和所述单镶嵌线结构均可以包括以砖墙图案布置的多条线段。砖墙图案还可以用于两个或更多个单镶嵌线结构。描述了各种微电子装置和相关制造方法。

Description

微电子装置及其制造方法
本申请要求于2015年3月11日提交的名称为“使短长度电迁移和良率最大化的堆叠层的砖纹图案”的第62/131,523号美国临时申请和2015年4月20日提交的第14/691,336号美国非临时申请的权益，这些专利申请的公开内容通过引用全部包含于此，犹如在此充分阐述一样。
技术领域
本发明构思总体上涉及微电子装置，更具体地，涉及用于微电子装置的布线结构。
背景技术
诸如集成电路装置的微电子装置广泛用于消费、商业和其他应用。微电子装置总体上包括诸如半导体基底的基底，所述基底包括位于其中/其上的很多诸如晶体管的有源器件以及诸如电阻器和电容器的无源器件。基底上的布线结构被用于选择性地电连接有源器件和/或无源器件以形成电路。
随着微电子装置的集成度持续提高和微电子装置的性能持续提高，有源器件和无源器件以及布线结构会持续减小尺寸。这种尺寸的减小会使布线结构中的互连件的数量增加，这会引起更多缺陷和/或降低微电子装置的生产良率。布线结构的尺寸减小还会增大布线结构的电阻，这会使性能劣化。布线结构的尺寸减小还会使布线结构的纵横比增大，这会增加制造工艺的难度因而降低微电子装置的良率和/或可靠性。最后，布线结构的尺寸减小会产生布线结构的较小剖面，并且提高的性能要求会使布线结构在较高的频率下操作，这会加剧电迁移问题。
通常使用镶嵌工艺来制造微电子装置的布线结构，在镶嵌工艺中，将下层的绝缘层图案化为具有敞开的沟槽和/或过孔，在敞开的沟槽和/或过孔将形成导体。使明显溢满沟槽和过孔的厚金属层(例如，铜)沉积在绝缘层上，并使用化学机械平坦化(CMP)来去除在绝缘层的顶部上方延伸的金属。陷入绝缘层内的金属没有被去除并且变成图案化的导体。单镶嵌工艺通常形成并用金属填充诸如沟槽或过孔的单个特征体(feature)。双镶嵌工艺通常一次性地形成并用金属填充两个特征体。例如，可以利用双镶嵌以单金属沉积的方式来填充过孔和在该过孔上层的沟槽两者。
发明内容
在此描述的各种实施例可以提供包括镶嵌结构和直接位于该镶嵌结构上的单镶嵌线结构的微电子装置。在一些实施例中，镶嵌结构包括双镶嵌互连结构或单镶嵌线结构。在一些实施例中，镶嵌结构和单镶嵌线结构均包括以砖墙图案布置的多条线段。砖墙图案还可以用于两个或更多个单镶嵌线结构。
更具体地，根据在此描述的各种实施例的微电子装置可以包括：微电子基底；双镶嵌互连结构，位于微电子基底上；单镶嵌线结构，直接位于双镶嵌互连结构上。双镶嵌互连结构可以包括导电过孔和与微电子基底对置并直接位于导电过孔上的第一导线。单镶嵌线结构可以包括与导电过孔对置并位于第一导线上的第二导线。
在一些实施例中，双镶嵌互连结构还包括第一阻挡层，所述第一阻挡层在导电过孔的底表面上、导电过孔的侧壁上、第一导线的在导电过孔外部的底表面上以及第一导线的侧壁上延伸。另外，单镶嵌线结构还可以包括第二阻挡层，所述第二阻挡层在第一导线的顶表面与第二导线的底表面之间以及第二导线的侧壁上延伸。在一些实施例中，第一阻挡层不在导电过孔与第一导线之间延伸。
在其他实施例中，双镶嵌互连结构还包括位于微电子基底上的第一金属间介电层，其中，第一导线和导电过孔延伸到第一金属间介电层中。另外，单镶嵌线结构还可以包括与所述基底对置并位于第一金属间介电层上的第二金属间介电层，其中，第二导线延伸到第二金属间介电层中，并且帽封层位于第一金属间介电层与第二金属间介电层之间。
在又一个实施例中，双镶嵌互连结构还包括位于微电子基底上的第一金属间介电层，其中，第一导线、导电过孔和第一阻挡层延伸到第一金属间介电层中。另外，单镶嵌线结构还包括与所述基底对置并位于第一金属间介电层上的第二金属间介电层，其中，第二导线延伸到第二金属间介电层中，并且帽封层位于第一金属间介电层与第二金属间介电层之间，帽封层与第二阻挡层的一部分共面，所述第二阻挡层的所述一部分在第一导线的顶表面与第二导线的底表面之间延伸并电连接第一导线和第二导线。
在一些实施例中，第一导线的顶表面与第二导线的底表面一致。
另外，在一些实施例中，第一导线段、第二导线段以及第一间隙和第二间隙以砖墙图案布置，从而不被电迁移效应损坏。
在一些实施例中，第一导线包括多条第一导线段，所述多条第一导线段之间包括至少一个第一间隙。第二导线包括多条第二导线段，所述多条第二导线段之间包括至少一个第二间隙。另外，所述至少一个第一间隙自所述至少一个第二间隙横向地偏置。在一些实施例中，第一导线段和第二导线段中的每个足够短到不被电迁移效应损坏。
另外，在一些实施例中，双镶嵌互连结构还包括第一阻挡层，所述第一阻挡层在导电过孔的底表面上、导电过孔的侧壁上、第一导线段的位于导电过孔外部的底表面上以及第一导线段的侧壁上延伸。另外，单镶嵌线结构还包括第二阻挡层，所述第二阻挡层在第一导线段的顶表面与第二导线段的底表面之间以及第二导线段的侧壁上延伸。
在一些实施例中，单镶嵌线结构是第一单镶嵌线结构，微电子装置还包括第二单镶嵌线结构，所述第二单镶嵌线结构与双镶嵌互连结构对置并直接位于第一单镶嵌线结构上，所述第二单镶嵌线结构包括与第一导线对置并位于第二导线上的第三导线。
根据在此描述的又一个实施例的微电子装置包括微电子基底、位于微电子基底上的第一导线和与微电子基底对置并直接位于第一导线上的第二导线。第一导线包括多条第一导线段，所述多条第一导线段之间包括至少一个第一间隙。第二导线包括多条第二导线段，所述多条第二导线段之间包括至少一个第二间隙。所述至少一个第一间隙自所述至少一个第二间隙横向地偏置。
在一些实施例中，第一导线和第二导线是镶嵌导线。
在一些实施例中，第一导线段和第二导线段中的每个足够短到不被电迁移效应损坏。
另外，在一些实施例中，第一导线包括在第一导线段的底表面上和第一导线段的侧壁上延伸的第一阻挡层。第二导线包括在第二导线段的底表面上和第二导线段的侧壁上延伸的第二阻挡层。
一些实施例还包括位于微电子基底上的第一金属间介电层，与所述基底对置并位于第一金属间介电层上的第二金属间介电层以及位于第一金属间介电层与第二金属间介电层之间的帽封层。第一导线段延伸到第一金属间介电层中并且第二导线段延伸到第二金属间介电层中。
其他实施例还包括位于微电子基底上的第一金属间介电层，其中，第一导线段延伸到第一金属间介电层中。第二金属间介电层与所述基底对置并设置在第一金属间介电层上，其中，第二导线段延伸到第二金属间介电层中。帽封层设置在第一金属间介电层与第二金属间介电层之间，帽封层与第二阻挡层共面，所述第二阻挡层在第二导线段的底表面上延伸并电连接第一导线和第二导线。
还提供了根据在此描述的各种实施例的制造微电子装置的方法。这些方法包括：在位于微电子基底上的第一介电层中蚀刻彼此连接的过孔和第一沟槽；用第一阻挡层布满过孔的底表面和侧壁以及第一沟槽的底表面和侧壁；在布满过孔的底表面和侧壁以及第一沟槽的底表面和侧壁的第一阻挡层上形成一体的金属过孔和第一线；在位于第一介电层上的第二介电层中蚀刻第二沟槽，所述第二沟槽暴露第一线的顶表面的至少一部分；用第二阻挡层布满第一线的顶表面的所述至少一部分以及第二沟槽的侧壁；在布满第一线的顶表面的所述至少一部分和第二沟槽的侧壁的第二阻挡层上形成第二线。
还可以利用相似的制造方法来制造以上描述的各种其他微电子装置。
对于本领域技术人员来说，当回顾附图和具体实施方式时，根据在此描述的各种实施例的其他方法和装置将是明了的或变得明了。其意图所有这样的另外的方法和装置被包括在本说明书内、在本发明构思的范围内并且被权利要求所保护。另外，其意图在此公开的所有实施例可以以任意方式和/或组合来单独地或组合地实施。
附图说明
图1是示出根据在此描述的各种实施例的微电子装置的示意性剖面图。
图2A至图2D分别是根据在此描述的各种实施例的堆叠的镶嵌结构的俯视图、沿着图2A的线2B的剖视图、沿着图2A的线2C的剖视图和沿着图2A的线2D的剖视图。
图3A至图3D分别是不具有堆叠在其上的单镶嵌结构的传统的双镶嵌结构的俯视图、沿着图3A的线3B的剖视图、沿着图3A的线3C的剖视图和沿着图3A的线3D的剖视图。
图4是根据在此描述的又一实施例的微电子装置的示意性剖视图。
图5A图示出针对各种电流密度的相对于微米级的线长度的标准化电迁移寿命。
图5B是与图5A的虚线圈5B对应的短线长度的双镶嵌线的示意性剖视图。
图5C是与图5A的虚线圈5C对应的长线长度的双镶嵌线的示意性剖视图。
图5D是与图5A的虚线圈5D对应的包括根据在此描述的各种实施例的短长度线段的长线的示意性剖视图。
图6是示出根据在此描述的各种实施例的包括堆叠的镶嵌结构的微电子装置的剖视图。
图7是示出根据在此描述的各种实施例的包括堆叠的镶嵌线段结构的微电子装置的剖视图。
图8是示出根据在此描述的又一实施例的包括堆叠的镶嵌线段结构的微电子装置的剖视图。
图9是根据在此描述的各种实施例的微电子装置的剖视图，该微电子装置包括位于第一单镶嵌线结构上的第二单镶嵌线结构。
图10A至图10F是示出根据在此描述的各种实施例的制造微电子装置的方法和如此所制造的装置的剖视图。
图11A至图11F是示出根据在此描述的各种其他实施例的制造微电子装置的方法和如此所制造的装置的剖视图。
图12是包括根据在此描述的各种实施例的微电子装置的系统的示意性框图。
图13是示出可以包括图12的系统的移动电话的透视图。
具体实施方式
在此描述的各种实施例可提供包括双镶嵌互连结构和直接位于双镶嵌互连结构上的单镶嵌线结构的微电子装置。通过直接在双镶嵌互连结构上堆叠单镶嵌线结构，可增加线冗余(line redundancy)，因而即使布线结构尺寸减小也能提高良率。另外，可以提供较低的电阻，该较低的电阻可至少部分地抵消可能由尺寸减小引起的电阻增大。还可以使用较低的纵横比，因而即使尺寸减小也能提高装置的良率和可靠性。
另外，在一些实施例中，双镶嵌互连结构和单镶嵌线结构均可以包括以砖墙图案布置的多条线段。这可通过设置短长度的互连来提供改善的电迁移性能，还能减少或消除对金属帽封、铜合金和/或微观结构控制的需求，从而减轻较弱的电迁移性能和由尺寸减小所产生的较高的电迁移要求。例如，在国际半导体技术发展路线图(ITRS)2011版第20页处互连中描述了在布线的尺寸减小方面的电迁移挑战。
图1是示出根据在此描述的各种实施例的微电子装置的示意性剖面图。现在参照图1，微电子装置包括微电子基底MS，该微电子基底MS可以包括块体(bulk)半导体基底、单元素半导体基底和/或化合物半导体基底，和/或可以包括单元素半导体层和/或化合物半导体层或者位于半导体基底或非半导体基底上的层。各种其他的第一导电层、绝缘层和/或半导体层01可以设置在微电子基底MS上。微电子基底MS和/或第一其他层01可在其中和/或其上包括有源微电子器件和/或无源微电子器件。
布线结构W要么直接设置在微电子基底MS上，要么位于第一其他层01上。布线结构W包括双镶嵌互连结构D-D和直接位于双镶嵌互连结构D-D上的单镶嵌线结构S-D。双镶嵌互连结构D-D和单镶嵌线结构S-D两者嵌入在一个或更多个绝缘层1中。单镶嵌S-D结构和双镶嵌D-D结构均提供可包括铜的一体金属结构。如将在下面描述的，可以在这些结构中设置诸如阻挡层的额外的层。各种其他的第二导电层、绝缘层和/或半导体层02也可以设置在布线结构W上。
图2A至图2D分别是根据在此描述的各种实施例的堆叠的镶嵌结构的俯视图、沿着图2A的线2B的剖视图、沿着图2A的线2C的剖视图和沿着图2A的线2D的剖视图。另外，图3A至图3D分别是不具有堆叠在其上的单镶嵌结构的传统的双镶嵌结构的俯视图、沿着线3B的剖视图、沿着线3C的剖视图和沿着线3D的剖视图。
如将在下面更详细地描述的，可以使用用于制造图2B至图2D的双镶嵌结构D-D的沟槽的同一个掩模或标线(reticle)来制造图2A至图2D的单镶嵌结构S-D。因此，可以不需要额外的掩模或标线。另外，比较图2B和图3B，在堆叠用于线结构的层的情况下，可减小沟槽金属电阻。另外，在剖面面积较大的情况下，电阻会减小，但是电容会上升，导致线结构中的同一水平的阻容(RC)延迟。
另外，将图2C和图2D与图3C和图3D进行比较，在堆叠线结构的情况下，因为电阻降低，所以不需要用于沟槽工艺的高纵横比。相反，如可在图2C和图2D中看出的，因为使用多个纵横比较低的层来构建具有高纵横比的结构，所以较之于图3C和图3D可使用相对低的纵横比。因此，在此描述的各种实施例可改善良率和可靠性。
关于缺陷，与图3A至图3D的单个层相比，图2A至图2D中的堆叠的层可提供缺陷冗余，这可降低对缺陷的敏感度，并且可改善良率和可靠性。最后，如将在下面详细描述的，以堆叠的方式，在双镶嵌结构D-D的顶部添加单镶嵌结构S-D，这可在单镶嵌结构S-D与双镶嵌结构D-D之间设置金属帽封层。这样可改善电迁移性能。如此，可以不需要在之后的设计中可能需要的潜在的昂贵且不可靠的无电金属帽封工艺。因此，相对于图3A至图3D的传统的双镶嵌结构，图1至图2D的堆叠的镶嵌结构可提供许多潜在的优点。
图4是根据在此描述的又一实施例的微电子装置的示意性剖视图。比较图1至图4，双镶嵌D-D结构的导线被分成多条第一导线段LS1，所述多条第一导线段LS1包括位于它们之间的至少一个第一间隙G1。单镶嵌结构S-D也被分成多条第二导线段LS2，所述多条第二导线段LS2包括位于它们之间的至少一个第二间隙G2。如图4中所示，比较D-D结构和S-D结构，线段的数量不需要相同，它们的长度不需要相同，它们的间隙宽度也不需要相同。然而，如图4中所示，所述至少一个第一间隙G1自所述至少一个第二间隙G2横向地偏置。这样提供了堆叠线段的“砖墙”图案。
还将理解，在图1、图2A至图2D和图4中，双镶嵌结构D-D在一些实施例中可以是不具有过孔的双镶嵌结构。在其他实施例中，也可以由单镶嵌结构来代替双镶嵌结构D-D。
图4的构造可以提供改善的电迁移(EM)性能。如已知的，电迁移是这样一种过程：金属导体在经由其流过的电流的影响下改变形状，并最终导致导体断裂。如将要结合图5A至图5D详细描述的，图4的砖墙结构可以改善布线结构的电迁移抗性。
具体地，图5A图示出针对各种电流密度的相对于微米级的线长度的标准化EM寿命。图5A基于标准Blech EM方程。如图5B中所示，长度短的双镶嵌线(例如，具有大约10μm或更短的长度)可以具有长的EM寿命。因此，根据在此描述的各种实施例，图1至图2D的第一导线和第二导线可足够短，从而不被电迁移效应所损坏。反之，如图5C中所示，长度长的线(例如，大约100μm或更长)会具有短的EM寿命。然而，如图5D中所示，使用根据在此描述的各种实施例的堆叠的镶嵌结构的长度短的线段可以在提供用于长的电迁移寿命的长度短的线段的同时，提供长的线长度。
因此，在图5D中，第一镶嵌层和第二镶嵌层可断成多条短线段，在一些实施例中，每条短线段可以具有小于大约5μm的长度，并且断点或间隙可以错开，形成砖墙图案，亦称之为“砖纹图案”。电流从一条短线段流动到另一个层中的另一条短线段。已知在线长度较短的情况下EM显著改善，其针对电路设计而言可以允许200％至500％较高电流密度界限。这就是公知的短长度EM效应。采用图4和图5D的砖纹图案，长线(堆叠的)可以被断成多条短线链结构，而无需它们之间的中间过孔。这可以在直流电(DC)下将电流密度设计界限提高大约200％至大约500％。
如果不使用在此描述的各种实施例，则设计者为了短长度EM效益可采用串联的双镶嵌(线和过孔)互连件来代替长线。但是，这会要求微电子装置的大规模重新设计，这也将在给定的高电流路径中增加对于可靠性和良率而言可提供薄弱点的过孔的数量。与此相对，可将图4和图5D的砖纹图案应用于一个或两个选定的级以固定在设计检验器中发现的EM违例而不需要大规模地修改整个布局。这可节省许多设计时间。
另外，如果不使用砖纹图案，则设计者会需要加宽互连件，以避免EM违例。然而，遗憾的是，增大线宽也会导致大规模的多级布局修改。最后，可以通过改变金属与间隙的比例来调节线的RC参数。例如，在一些实施例中，间隙越小，装置的可靠性越高且堆叠线的砖墙图案的电阻越低。
甚至更具体地，EM短线效应表明线长越短，EM寿命就越长。因此，在临界长度(Lc)以下，线将不会在微电子装置的预计寿命内被EM损坏。换言之，在临界长度以下，线将不会被电迁移效应损坏。临界长度Lc与电流密度J成反比。因此，假定J与Lc的乘积为大约3000A/cm，这是普遍接受的工业标准。对于J＝10mA/μm2而言Lc为大约30μm，对于J＝20mA/μm2而言Lc为大约15μm，对于J＝30mA/μm2而言Lc为大约10μm。例如，如果电流密度为30mA/μm2，则EM寿命遵循图5A的图中的最左边的线。图5B的短长度线可以具有接近于Lc的长度，并可以在一些实施例中小于大约30μm长，在一些实施例中小于大约15μm长，在一些实施例中小于大约10μm长，在其他实施例中小于大约5μm长。于此相对，诸如图5C中示出的长线可以具有大约100μm至大约1,000μm之间的长度，并可以具有短的EM寿命。因此，如图5D中所示，通过将图5C的长线以砖纹图案断成例如10μm组成部分，EM寿命可以延长10,000倍。出于实用性的目的，第一导线段和第二导线段中的每个导线段足够短，从而不被电迁移效应损坏。
图6是示出根据在此描述的各种实施例的包括堆叠的镶嵌结构的微电子装置的剖视图。图6可以被视为图1的更详细的实施例。现在参照图6，微电子装置包括微电子基底10，所述微电子基底10可以是结合图1描述的任意的微电子基底MS。为了简洁起见，不示出任何介于中间的层(相当于图1中的元件01)。双镶嵌互连结构20设置在微电子基底10上。双镶嵌互连结构20可以提供图1的双镶嵌结构D-D的更详细的实施例。双镶嵌互连结构20包括导电过孔22和与微电子基底10对置的直接位于导电过孔22上的第一导线24。导电过孔22可以在一些实施例中具有几十纳米与几微米之间的高度，并且可以在剖面中为圆形、椭圆形、椭球形或多边形。在一些实施例中，第一导线24可以是厚度在几十纳米与几微米之间。导电过孔22和第一导线24提供包括例如铜的一体金属结构。单镶嵌线结构30还被直接设置在双镶嵌互连结构20上。单镶嵌线结构30可以提供图1的单镶嵌结构S-D的更详细的实施例。单镶嵌线结构30包括与导电过孔22对置的位于第一导线24上的第二导线34。第二导线34可以在一些实施例中厚度为几十纳米与几微米之间，并且也可以包括铜。
仍然参照图6，在其他实施例中，双镶嵌互连结构20还包括第一阻挡层26，所述第一阻挡层26在导电过孔22的底表面22B上、导电过孔22的侧壁22S上、第一导线24的在导电过孔22外部的底表面24B上以及第一导线24的侧壁24S上延伸。单镶嵌线结构30还包括第二阻挡层36，所述第二阻挡层36在第一导线24的顶表面24T与第二导线34的底表面34B之间以及第二导线34的侧壁34S上延伸。将理解的是，导电过孔22、第一导线24和第二导线34可根据它们的形状包括一个或更多个侧壁。例如，圆形、椭圆形或椭球形结构可具有单个侧壁，而多边形结构可具有三个或更多个侧壁。
因此，在图6的实施例中，导电过孔22和第一导线24可以分别被第一阻挡层26和第二阻挡层36包封。阻挡层26和阻挡层36可以包括钽和/或用作阻挡物的其他传统材料以防止铜扩散到周围材料中。在一些实施例中，阻挡层26和阻挡层36的厚度可以在几埃与几十纳米之间。也可以设置多层阻挡层。
还应注意，在图6中，第一阻挡层26不在导电过孔22与第一导线24之间延伸。换言之，导电过孔22和第一导线24形成包括例如铜的一体结构。
仍然参照图6，双镶嵌互连结构20还可以包括位于微电子基底10上的第一金属间介电层28，使得第一导线24和导电过孔22延伸到第一金属间介电层28中，并且在一些实施例中完全穿透第一金属间介电层28。第一金属间介电层可以包括二氧化硅和/或其他绝缘材料，并包括多个子层。另外，单镶嵌线结构30还可以包括与微电子基底10对置的位于第一金属间介电层28上的第二金属间介电层38。第二导线34延伸到第二金属间介电层38中，并且在一些实施例中完全穿透第二金属间介电层38。第二金属间介电层38可以包括二氧化硅和/或其他介电材料，并包括多个子层。帽封层32分别设置在第一金属间介电层28与第二金属间介电层38之间。帽封层32可以包括氮化硅和/或与第一金属间介电层28和第二金属间介电层38不同的其他绝缘材料。也可以使用多个子层。
在一些实施例中，帽封层32是第一帽封层，第二帽封层42可以与微电子基底10对置并设置在第二金属间介电层38上和第二导线34上。在一些实施例中，第一金属间介电层28和第二金属间介电层38可以分别是厚度在几十纳米与几微米之间。在一些实施例中，第一帽封层32和第二帽封层42可以是厚度在几埃与几十纳米之间。
仍然参照图6，帽封层32可以与第二阻挡层36的一部分共面，第二阻挡层36的所述一部分在第一导线24的顶表面24T与第二导线34的底表面34B之间延伸并且电连接第一导线24和第二导线34。
另外，在一些实施例中，第一导线24的顶表面24T与第二导线34的底表面34B一致(即，尺寸和形状相同)。因此，在制造时，可以使用同一个标线或掩模在第一金属间介电层28中和第二金属间介电层38中制造分别用于第一导线24和第二导线34的沟槽。
图7是可以对应于图4的更详细的实施例的在此描述的其他实施例的剖视图。在图7中，第一导线24包括多条第一导线段24'，所述多条第一导线段24'包括在其之间的至少一个第一间隙25。在一些实施例中，第一间隙25可以被第一金属间介电层28填充。第二导线34包括多条第二导线段34'，所述多条第二导线段34'包括在其之间的至少一个第二间隙35。在一些实施例中，第二间隙35可以被第二金属间介电层38填充。所述至少一个第一间隙25自所述至少一个第二间隙35横向地偏置。在一些实施例中，每个第一导线段24'和每个第二导线段34'长度相同，并且每个间隙25和每个间隙35宽度相同。然而，在其他实施例中，两个或更多个第一导线段24'的长度可以不同，两个或更多个第一间隙25的宽度可以不同，两个或更多个第二导线段34'的长度可以不同，和/或两个或更多个第二间隙35的宽度可以不同，只要第一间隙25和第二间隙35彼此横向地偏置即可，以提供砖墙图案。在一些实施例中，第一导线段24'和第二导线段34'中的每个足够短以不被电迁移效应损坏。例如，在一些实施例中，第一导线段24'和第二导线段34'中的每个可以小于大约10μm长。
仍然参照图7，在这些实施例中，第一阻挡层26还在第一导线段24'的侧壁上延伸，第二阻挡层36还在第二导线段34'的侧壁上延伸。
还将理解的是，在图6和图7中，双镶嵌结构20在一些实施例中可以是不具有过孔的双镶嵌结构。在其他实施例中，也可以由单镶嵌结构来代替双镶嵌结构20。
在其他实施例中，可以使用直接位于彼此上面的两条导线来实施图7的砖墙结构。如图7中所示，这两条导线可以包括两条堆叠的单镶嵌线而非堆叠在双镶嵌互连件上的单镶嵌线。
具体地，参照图8，在此描述的其他实施例可以包括位于微电子基底10上的第一导线50。第一导线50包括多条第一导线段24'，所述多条第一导线段24'包括在其之间的至少一个第一间隙25。在一些实施例中，第一间隙25可以被第一金属间介电层28填充。第二导线60与微电子基底10对置并被直接设置在第一导线50上。第二导线60包括多条第二导线段34'，所述多条第二导线段34'包括在其之间的至少一个第二间隙35。在一些实施例中，第二间隙35可以被第二金属间介电层38填充。所述至少一个第一间隙25自所述至少一个第二间隙35横向地偏置。可以如结合图7中所描述的那样来构造第一导线50和第二导线60。还可以如结合图7中所描述的那样来设置第一阻挡层26和第二阻挡层36。在一些实施例中，第一导线50和第二导线60是单镶嵌导线。还可以如结合图7中所描述的那样来设置第一金属间介电层28和第二金属间介电层38以及帽封层32。
还将理解，在图1、图4以及图5至图8中描述的所有实施例中，多条单镶嵌线可以堆叠在双镶嵌线或最下面的单镶嵌线上面，以提供三条或更多条导线结构。例如，图9示出位于第一单镶嵌线结构30上的第二单镶嵌线结构70。还示出了第三导线54、第三金属间介电层58和第三阻挡层56。
图10A至图10F是示出根据在此描述的各种实施例的制造微电子装置的方法的剖视图。可以使用图10A至图10F的方法来制造例如图6的微电子装置。
参照图10A，在微电子基底10上的第一介电层28中蚀刻彼此连接的过孔V和第一沟槽T1。可以在“沟槽第一双镶嵌工艺”或“过孔第一双镶嵌工艺”中先于或后于第一沟槽T1蚀刻过孔V。使用过孔图案掩模或标线和沟槽图案掩模或标线来蚀刻过孔V和第一沟槽T1。
然后，参照图10B，用第一阻挡层26布满过孔V的底表面和侧壁以及第一沟槽T1的底表面和侧壁。可以通过例如钽的物理气相沉积来形成阻挡层。还可以使用多层阻挡层26。
然后，参照图10C，在布满过孔V的底表面和侧壁以及第一沟槽T1的底表面和侧壁的第一阻挡层26上形成一体的金属过孔22和第一导线24。可以通过在阻挡层26上沉积籽晶铜层、利用电解电镀来沉积铜层并且化学机械抛光以使第一导线24平坦化来制造一体的金属过孔22和第一导线24。
现在参照图10D，形成并图案化帽封层32，并且形成并图案化第二介电层38。将理解，可以覆盖沉积帽封层32和第二金属间介电层38两者并使用同一个标线或掩模来将其图案化。另外，用于将帽封层32和第二金属间介电层38图案化的标线或掩模可以与用于将图10A中的第一沟槽T1图案化的标线或掩模相同。因此，图10D示出了在位于第一介电层28上的第二介电层38中蚀刻第二沟槽T2，其中，第二沟槽T2暴露第一导线24的顶表面的至少一部分。在一些实施例中，暴露第一导线24的整个顶表面。
参照图10E，用第二阻挡层36布满第一导线24的顶表面的暴露的部分和第二沟槽T2的侧壁，在一些实施例中，用第二阻挡层36布满第一导线24的整个顶表面和第二沟槽T2的侧壁。
参照图10F，然后，在布满第一导线24的顶表面的至少一部分和第二沟槽T2的侧壁的第二阻挡层36上形成第二导线34。可以通过在籽晶层沉积之后跟随以铜的电解电镀和化学机械抛光以使第二导线34平坦化来形成第二导线34。然后，可以如图6中所示地添加第二帽封层42。还将理解，可以重复进行图10D、图10E和图10F的操作，以形成例如图9中所示的多条堆叠的单镶嵌线。
图11A至图11F是示出根据在此描述的各种其他实施例的微电子装置的制造的剖视图。图11A至图11F的操作可以形成例如图7中所示的微电子装置。
如图11A中所示，在位于微电子基底10上的第一介电层28中蚀刻过孔V和多个第一沟槽T1'。至少一个第一沟槽T1'连接到过孔V。如上所述，第一沟槽T1'可以均具有小于临界长度的长度。
参照图11B，然后，在过孔V的底部(floor)和侧壁上并在第一沟槽T1'的底部和侧壁上形成第一阻挡层26。
参照图11C，在第一阻挡层26上形成一体的金属过孔22和多条第一导线段24'。将理解的是，在这些实施例中，仅一个第一导线段24'可以与金属过孔22形成一体结构。
参照图11D，在位于第一介电层28上的第二介电层38中蚀刻多个第二沟槽T2'。第二沟槽T2'暴露第一导电线段24'的顶表面的至少一部分。将理解的是，第二沟槽T2'自图11B的第一沟槽T1'偏置。因此，可以使用与蚀刻多个第一沟槽T1'所使用的标线或掩模不同的标线或掩模来蚀刻所述多个第二沟槽T2'。在其他实施例中，在应用横向偏置的情况下，可以使用同一个标线或掩模。
参照图11E，用第二阻挡层36布满多个第二沟槽T2'的底表面和侧壁。
参照图11F，在布满第二沟槽T2'的底表面和侧壁的第二阻挡层36上形成多个第二导线段34'。可以执行额外的处理来获得图7的结构。
图12是包括根据在此描述的各种实施例的微电子装置的系统的示意性框图。
参照图12，系统1100可以包括：控制器1110、输入/输出(I/O)装置1120、存储装置(或存储器)1130、接口1140和总线1150。控制器1110、输入/输出装置1120、存储装置1130和接口1140可以通过总线1150彼此通信。总线1150可以对应于数据能够在系统元件之间移动的路径。
控制器1110可以包括：微处理器、数字信号处理器、微控制器和/或能够控制操作程序的类似的装置。输入/输出装置1120可以包括按键、键盘或显示器。存储装置1130不但可以保存用于执行控制器1110的数据或代码而且可以保存由控制器1110执行的数据。图12的存储装置1130和/或其他区块可以包括根据在此描述的任何实施例的微电子装置。
系统1100可以应用于能够传输信息的产品，例如，PDA(个人数字助理)、便携式计算机、网页平板、无线电话、移动电话、数字音乐播放器和/或存储卡。
图12的系统1100可以应用于其他的各种产品。图13是示出包括图12的系统1100的移动电话1200的透视图。另外，图13的系统1100可以应用于便携式笔记本、MP3播放器、导航系统、固态硬盘(SSD)、汽车和/或家用电器。
已经在上面参照附图描述了发明构思的实施例，在附图中示出了示例实施例。然而，发明构思可以以许多不同形式实施，并且不应被解释为局限于在此阐述的实施例。而是，提供这些实施例使得本公开将是彻底的和完整的，并将把发明构思的范围充分传达给本领域技术人员。在整个说明书和附图中同样的附图标记指示同样的元件。如在此使用的，表述“和/或”包括相关列出项中的一个或更多个的任意和全部组合。
前面的描述表示使本领域普通技术人员能够实现和使用发明构思，并且在专利申请的背景及其必要条件下提供前面的描述。对实施例的各种修改和在此描述的普遍原理及特征将是容易明白的。主要以具体方法和在具体实施中提供的装置的形式来描述实施例。然而，该方法和装置可以在其他实施中有效地操作。已经针对具有某些元件的装置描述了实施例。然而，该装置可以包括比示出的元件更少的元件或额外的元件，并且在不脱离发明构思的范围的情况下，可以做出元件的布置和类型方面的变化。还已经在具有某些步骤或操作的具体方法的背景下描述了实施例。然而，该方法和装置可以对于其他方法有效地操作，所述其他方法具有不同的和/或额外的步骤/操作以及按照与实施例不一致的不同顺序的步骤/操作。因此，本发明构思不意图局限于示出的实施例，而是将被给予与在此描述的原理和特征一致的最宽范围。
将理解的是，虽然在此可以使用术语第一、第二等来描述各种元件，但是这些元件不应该被这些术语限制。这些术语仅用于将一个元件与另一个元件区别开。例如，在不脱离发明构思的范围的情况下，第一元件可能被称为第二元件，类似地，第二元件可能被称为第一元件。
还将理解的是，当元件被称为“结合到”或“连接到”另一个元件或“在”另一个元件“上”时，该元件可以直接结合到、连接到所述另一个元件或直接在所述另一个元件上，或者还可以存在中间元件。相反，当元件被称为“直接结合到”或“直接连接到”另一个元件或“直接在”另一个元件“上”时，不存在中间元件。应该以同样的方式来解释用于描述元件之间的关系的其他术语(即，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
在此可以使用诸如“在……下方”或“在……上方”或“上面的”或“下面的”或“水平的”或“垂直的”的相对术语来描述如附图中所示的一个元件、层或区域与另一个元件、层或区域的关系。将理解的是，除了在附图中绘出的方位之外，这些术语还意图包括装置的不同方位。还将理解的是，相对于下层基底来描述诸如元件、层或区域的“顶部”、“底部”和“侧壁”的术语。因此，元件、层或区域的“底部”是该元件、层或区域的最靠近所述基底的表面，元件、层或区域的“顶部”是该元件、层或区域的距所述基底最远的表面，“侧壁”是连接该元件、层或区域的顶部和底部的表面。
在此使用的术语仅出于描述具体实施例的目的，并不意图限制发明。如在此使用的，除非上下文清楚地另有指示，否则单数形式也意图包括复数形式。还将理解的是，术语“包括”和/或其变型用在本说明书中时，表示存在所述特征、元件和/或组件，但是不排除存在或添加一个或更多个其他的特征、元件、组件和/或它们的组。
已经在上面参照作为发明构思的理想化实施例(和中间结构)的示意图的剖视图描述了发明构思的实施例。为了清楚起见，可能夸大附图中的层和区域的厚度。另外，预计将出现例如由制造技术和/或公差导致的在示出的形状上的变化。因此，发明的实施例不应该被理解为局限于在此示出的区域的具体形状，而是将包括例如由制造导致的形状上的偏差。
所有实施例可以以任意方式和/或组合来进行组合。
除非另有定义，否则在此使用的术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，术语(诸如在通用词典中定义的术语)应该被理解为具有与它们在相关领域的语境中的意思一致的意思，并且将不以理想化或过于形式化的含义来解释它们，除非在这里明确地如此定义。
已经结合以上描述和附图在此公开了许多不同的实施例。将理解，书面地描述和示出这些实施例的每种组合和子组合将是赘述的且不清楚的。因此包括附图的本说明书应被理解为由在此描述的实施例的所有组合和子组合的完整书面描述以及制作和使用它们的工艺和方式所构成，并且包括附图的本说明书应该支持对任何这样的组合或子组合的权利要求。
如通过本发明实质所领会的，可以在诸如集成电路的微电子装置中实施根据在此描述的各种实施例的装置以及形成装置的方法，其中，根据在此描述的各种实施例的多个装置集成在同一个电子装置中。因此，在此示出的剖视图可以在微电子装置中在不需要正交的两个不同方向上重复。因此，实施根据在此描述的各种实施例的装置的微电子装置的平面图可以包括在矩阵中和/或二维图案中的基于微电子装置的功能的多个器件。
根据在此描述的各种实施例的装置可以根据微电子装置的功能而分布在其他装置当中。另外，根据可以使在此描述的各种实施例的装置在可以与两个不同的方向正交的第三方向上重复以提供三维集成电路。
因此，在此示出的剖视图针对根据在此描述的各种实施例的多个装置提供支持，所述多个装置在平面图中沿着两个不同的方向延伸和/或在透视图中沿着三个不同的方向延伸。例如，当在装置/结构的剖视图中示出单个孔或单条线时，该装置/结构可以包括如将在该装置的平面图中示出的多个孔、多条线以及位于其上的其他结构。
在附图和说明书中，具有已经公开的发明构思的典型实施例，虽然使用特定术语，但是仅以普遍的和描述性的含义来使用这些术语，并非出于限制的目的，发明构思的范围在权利要求中阐述。

Claims (21)

1.一种微电子装置，所述微电子装置包括：
微电子基底；
双镶嵌互连结构，位于微电子基底上，所述双镶嵌互连结构包括导电过孔和与微电子基底对置并直接位于导电过孔上的第一导线；以及
单镶嵌线结构，直接位于双镶嵌互连结构上，所述单镶嵌线结构包括与导电过孔对置并位于第一导线上的第二导线。
2.根据权利要求1所述的微电子装置，
其中，双镶嵌互连结构还包括第一阻挡层，所述第一阻挡层在导电过孔的底表面上、导电过孔的侧壁上、第一导线的在导电过孔外部的底表面上以及第一导线的侧壁上延伸，
其中，单镶嵌线结构还包括第二阻挡层，所述第二阻挡层在第一导线的顶表面与第二导线的底表面之间以及第二导线的侧壁上延伸。
3.根据权利要求2所述的微电子装置，其中，第一阻挡层不在导电过孔与第一导线之间延伸。
4.根据权利要求1所述的微电子装置，
其中，双镶嵌互连结构还包括位于微电子基底上的第一金属间介电层，其中，第一导线和导电过孔延伸到第一金属间介电层中；
其中，所述单镶嵌线结构还包括：
第二金属间介电层，与微电子基底对置并位于第一金属间介电层上，其中，第二导线延伸到第二金属间介电层中；以及
帽封层，位于第一金属间介电层与第二金属间介电层之间。
5.根据权利要求2所述的微电子装置，
其中，双镶嵌互连结构还包括位于微电子基底上的第一金属间介电层，其中，第一导线、导电过孔和第一阻挡层延伸到第一金属间介电层中；
其中，单镶嵌线结构还包括：
第二金属间介电层，与所述微电子基底对置并位于第一金属间介电层上，其中，第二导线延伸到第二金属间介电层中；以及
帽封层，位于第一金属间介电层与第二金属间介电层之间，所述帽封层与第二阻挡层的一部分共面，所述第二阻挡层的所述一部分在第一导线的顶表面与第二导线的底表面之间延伸并电连接第一导线和第二导线。
6.根据权利要求1所述的微电子装置，其中，第一导线的顶表面与第二导线的底表面一致。
7.根据权利要求1所述的微电子装置，
其中，第一导线包括多条第一导线段，所述多条第一导线段之间包括至少一个第一间隙，
其中，第二导线包括多条第二导线段，所述多条第二导线段之间包括至少一个第二间隙，
其中，所述至少一个第一间隙自所述至少一个第二间隙横向地偏置。
8.根据权利要求7所述的微电子装置，其中，第一导线段、第二导线段以及第一间隙和第二间隙以砖墙图案布置，从而不被电迁移效应损坏。
9.根据权利要求7所述的微电子装置，
其中，双镶嵌互连结构还包括第一阻挡层，所述第一阻挡层在导电过孔的底表面上、导电过孔的侧壁上、第一导线段的位于导电过孔外部的底表面上以及第一导线段的侧壁上延伸；
其中，单镶嵌线结构还包括第二阻挡层，所述第二阻挡层在第一导线段的顶表面与第二导线段的底表面之间以及第二导线段的侧壁上延伸。
10.根据权利要求1所述的微电子装置，其中，第一导线段和第二导线段中的每个足够短到不被电迁移效应损坏。
11.根据权利要求1所述的微电子装置，其中，单镶嵌线结构是第一单镶嵌线结构，微电子装置还包括：
第二单镶嵌线结构，所述第二单镶嵌线结构与双镶嵌互连结构对置并直接位于第一单镶嵌线结构上，所述第二单镶嵌线结构包括与第一导线对置并位于第二导线上的第三导线。
12.一种微电子装置，所述微电子装置包括：
微电子基底；
第一导线，位于微电子基底上，第一导线包括多条第一导线段，所述多条第一导线段之间包括至少一个第一间隙；以及
第二导线，与微电子基底对置并直接位于第一导线上，第二导线包括多条第二导线段，所述多条第二导线段之间包括至少一个第二间隙；
其中，所述至少一个第一间隙自所述至少一个第二间隙横向地偏置。
13.根据权利要求12所述的微电子装置，其中，第一导线和第二导线是镶嵌导线。
14.根据权利要求12所述的微电子装置，其中，第一导线段和第二导线段中的每个足够短到不被电迁移效应损坏。
15.根据权利要求12所述的微电子装置，
其中，第一导线包括在第一导线段的底表面上和第一导线段的侧壁上延伸的第一阻挡层；
其中，第二导线包括在第二导线段的底表面上和第二导线段的侧壁上延伸的第二阻挡层。
16.根据权利要求12所述的微电子装置，所述微电子装置还包括：
第一金属间介电层，位于微电子基底上，其中，第一导线段延伸到第一金属间介电层中；
第二金属间介电层，与微电子基底对置并位于第一金属间介电层上，其中，第二导线段延伸到第二金属间介电层中；以及
帽封层，位于第一金属间介电层和第二金属间介电层之间。
17.根据权利要求15所述的微电子装置，所述微电子装置还包括：
第一金属间介电层，位于微电子基底上，其中，第一导线段延伸到第一金属间介电层中；
第二金属间介电层，与微电子基底对置并设置在第一金属间介电层上，其中，第二导线段延伸到第二金属间介电层中；以及
帽封层，设置在第一金属间介电层与第二金属间介电层之间，所述帽封层与第二阻挡层共面，所述第二阻挡层在第二导线段的底表面上延伸并电连接第一导线和第二导线。
18.一种微电子装置，所述微电子装置包括：
镶嵌结构；以及
直接位于所述镶嵌结构上的单镶嵌线结构。
19.根据权利要求18所述的微电子装置，其中，镶嵌结构和单镶嵌线结构均包括以砖墙图案布置的多条线段。
20.根据权利要求18所述的微电子装置，其中，镶嵌结构包括双镶嵌互连结构或单镶嵌线结构。
21.一种制造微电子装置的方法，所述方法包括以下步骤：
在位于微电子基底上的第一介电层中蚀刻彼此连接的过孔和第一沟槽；
用第一阻挡层布满过孔的底表面和侧壁以及第一沟槽的底表面和侧壁；
在布满过孔的底表面和侧壁以及第一沟槽的底表面和侧壁的第一阻挡层上形成一体的金属过孔和第一线；
在位于第一介电层上的第二介电层中蚀刻第二沟槽，所述第二沟槽暴露第一线的顶表面的至少一部分；
用第二阻挡层布满第一线的顶表面的所述至少一部分以及第二沟槽的侧壁；以及
在布满第一线的顶表面的所述至少一部分和第二沟槽的侧壁的第二阻挡层上形成第二线。
CN201510731901.2A 2015-03-11 2015-11-02 微电子装置及其制造方法 Active CN105977239B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562131523P 2015-03-11 2015-03-11
US62/131,523 2015-03-11
US14/691,336 US9431343B1 (en) 2015-03-11 2015-04-20 Stacked damascene structures for microelectronic devices
US14/691,336 2015-04-20

Publications (2)

Publication Number Publication Date
CN105977239A true CN105977239A (zh) 2016-09-28
CN105977239B CN105977239B (zh) 2018-08-24

Family

ID=56739938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510731901.2A Active CN105977239B (zh) 2015-03-11 2015-11-02 微电子装置及其制造方法

Country Status (4)

Country Link
US (1) US9431343B1 (zh)
KR (1) KR102412190B1 (zh)
CN (1) CN105977239B (zh)
TW (1) TWI672778B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法
KR20220030051A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지
US11876040B2 (en) * 2021-05-25 2024-01-16 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177287A1 (en) * 2000-01-21 2002-11-28 Lucent Technologies Inc. Capacitor for integration with copper damascene processes and a method of manufacture therefore
US20040173906A1 (en) * 1997-08-29 2004-09-09 Tatsuyuki Saito Semiconductor integrated circuit device and fabrication process thereof
CN1574336A (zh) * 2003-06-03 2005-02-02 恩益禧电子股份有限公司 半导体器件及其制造方法
CN103531578A (zh) * 2012-07-02 2014-01-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736457A (en) 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
US6033939A (en) 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6016011A (en) 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US6252290B1 (en) 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
US6475810B1 (en) 2000-08-10 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Method of manufacturing embedded organic stop layer for dual damascene patterning
US6566242B1 (en) 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
JP3418615B2 (ja) * 2001-06-12 2003-06-23 沖電気工業株式会社 半導体素子およびその製造方法
US6989603B2 (en) * 2001-10-02 2006-01-24 Guobiao Zhang nF-Opening Aiv Structures
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
JP2004119478A (ja) * 2002-09-24 2004-04-15 Renesas Technology Corp 半導体記憶装置、不揮発性記憶装置および磁気記憶装置
US20040222527A1 (en) 2003-05-06 2004-11-11 Dostalik William W. Dual damascene pattern liner
JP2005038971A (ja) 2003-07-17 2005-02-10 Ebara Corp 半導体装置及びその製造方法
US7834459B2 (en) * 2004-10-26 2010-11-16 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US20060097397A1 (en) 2004-11-10 2006-05-11 Russell Stephen W Method for forming a dual layer, low resistance metallization during the formation of a semiconductor device
JP2006216746A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
US7488682B2 (en) * 2006-10-03 2009-02-10 International Business Machines Corporation High-density 3-dimensional resistors
US7569475B2 (en) * 2006-11-15 2009-08-04 International Business Machines Corporation Interconnect structure having enhanced electromigration reliability and a method of fabricating same
KR100829385B1 (ko) * 2006-11-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7709370B2 (en) 2007-09-20 2010-05-04 International Business Machines Corporation Spin-on antireflective coating for integration of patternable dielectric materials and interconnect structures
US8618663B2 (en) 2007-09-20 2013-12-31 International Business Machines Corporation Patternable dielectric film structure with improved lithography and method of fabricating same
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
US8476758B2 (en) 2008-01-09 2013-07-02 International Business Machines Corporation Airgap-containing interconnect structure with patternable low-k material and method of fabricating
US7936067B2 (en) * 2008-05-15 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Backend interconnect scheme with middle dielectric layer having improved strength
US8114768B2 (en) * 2008-12-29 2012-02-14 International Business Machines Corporation Electromigration resistant via-to-line interconnect
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
KR20110056005A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 반도체 장치의 배선 구조체
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
US20130313717A1 (en) * 2012-05-24 2013-11-28 International Business Machines Corporation Spacer for enhancing via pattern overlay tolerence
US8803321B2 (en) 2012-06-07 2014-08-12 International Business Machines Corporation Dual damascene dual alignment interconnect scheme
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US8853095B1 (en) 2013-05-30 2014-10-07 International Business Machines Corporation Hybrid hard mask for damascene and dual damascene
US9269668B2 (en) * 2014-07-17 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect having air gaps and polymer wrapped conductive lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173906A1 (en) * 1997-08-29 2004-09-09 Tatsuyuki Saito Semiconductor integrated circuit device and fabrication process thereof
US20020177287A1 (en) * 2000-01-21 2002-11-28 Lucent Technologies Inc. Capacitor for integration with copper damascene processes and a method of manufacture therefore
CN1574336A (zh) * 2003-06-03 2005-02-02 恩益禧电子股份有限公司 半导体器件及其制造方法
CN103531578A (zh) * 2012-07-02 2014-01-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201633475A (zh) 2016-09-16
US20160268199A1 (en) 2016-09-15
KR20160110007A (ko) 2016-09-21
KR102412190B1 (ko) 2022-06-22
US9431343B1 (en) 2016-08-30
CN105977239B (zh) 2018-08-24
TWI672778B (zh) 2019-09-21

Similar Documents

Publication Publication Date Title
US6202191B1 (en) Electromigration resistant power distribution network
US9202743B2 (en) Graphene and metal interconnects
KR100770486B1 (ko) 반도체 장치의 제조방법
CN102820280B (zh) 用于集成电路的非分层式金属层
US10032780B2 (en) Semiconductor device including dummy metal
US10636698B2 (en) Skip via structures
KR102502870B1 (ko) 표준 셀 블록용 파워 레일
CN105977239A (zh) 微电子装置及其制造方法
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
US10971356B2 (en) Stack viabar structures
US9293343B2 (en) Method of forming patterns of semiconductor device
US7087350B2 (en) Method for combining via patterns into a single mask
JP5252350B2 (ja) 半導体デバイスにおいて付加的金属ルーティングを形成するためのシステムおよび方法
JP5230061B2 (ja) 半導体装置及びその製造方法
CN105990392B (zh) 电阻式随机存取存储器及其制造方法
US6864171B1 (en) Via density rules
KR100571259B1 (ko) 반도체 소자의 다마신 패턴 형성방법
TW202324553A (zh) 半導體裝置及其製造方法
KR100779793B1 (ko) 반도체 장치
KR100671558B1 (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
KR20060072836A (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
JP2008021801A (ja) 半導体装置の製造方法、半導体装置、および露光マスクデータの作成方法
JP2012033527A (ja) 配線構造及び配線構造の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant