CN109585359B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN109585359B CN109585359B CN201710909060.9A CN201710909060A CN109585359B CN 109585359 B CN109585359 B CN 109585359B CN 201710909060 A CN201710909060 A CN 201710909060A CN 109585359 B CN109585359 B CN 109585359B
- Authority
- CN
- China
- Prior art keywords
- isolation
- layer
- forming
- hole
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 124
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000002955 isolation Methods 0.000 claims abstract description 253
- 230000008569 process Effects 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000010521 absorption reaction Methods 0.000 claims abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 16
- 229920002577 polybenzoxazole Polymers 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 231
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供基底；在所述基底上形成隔离结构；对所述隔离结构进行图形化处理，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构，在所述图形化处理过程中，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；在所述接触孔中形成连接结构。所述隔离结构能够降低基底反射的光对接触孔尺寸的影响，从而能够精确控制接触孔的尺寸，改善所形成半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体器件的应用也越来越广泛。
金属互连是形成半导体结构的重要技术，金属互连是指在集成电路片上淀积金属薄膜，并通过光刻技术形成布线，将互相隔离的元件按一定要求互连成所需电路的工艺。集成电路的金属互连技术，随着集成度的提高，也从简单向复杂、从单层向多层发展。大规模集成电路中，两层和两层以上的金属布线已得到广泛应用。
铜具有电阻率小、抗电子迁移性能好等特点，铜逐渐取代传统的铝成为新型半导体制造工艺技术中互连线的重要材料。为了适应铜作为互连线的工艺需要，大马士革技术应运而生。
然而现有的金属互连工艺较复杂、工艺周期较长。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够简化工艺流程，缩短生产周期。
为解决上述问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成隔离结构；对所述隔离结构进行图形化处理，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构，在所述图形化处理过程中，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；在所述接触孔中形成连接结构，所述连接结构与所述基底连接。
可选的，形成所述连接结构的步骤包括：在所述隔离结构上、以及所述接触孔底部和侧壁形成第一种子层；在所述隔离结构上的第一种子层上形成第一图形层；形成第一图形层之后，通过电化学镀膜工艺在所述接触孔中形成连接结构；在所述接触孔中形成连接结构之后，去除所述第一图形层。
可选的，所述第一图形层的材料为光刻胶、聚酰亚胺或聚苯并噁唑。
可选的，形成所述连接结构之后，还包括：去除所述隔离结构上的第一种子层。
可选的，形成所述连接结构之前，还包括：形成覆盖所述接触孔底部和侧壁的阻挡层。
可选的，所述阻挡层的材料为钛。
可选的，所述隔离结构包括：位于所述衬底上的第一隔离层，所述第一隔离层中具有第一孔，所述第一孔贯穿所述第一隔离层；位于所述第一隔离层上的第二隔离层，所述第二隔离层中具有第二孔，所述第二孔贯穿所述第二隔离层，所述第二孔和第一孔构成所述接触孔；形成所述隔离结构的步骤包括：在所述衬底上形成第一初始隔离层；对所述第一初始隔离层进行第一图形化处理，形成第一隔离层以及位于所述第一隔离层中的第一孔；在所述第一隔离层上和第一孔中形成第二初始隔离层；对所述第二初始隔离层进行第二图形化处理，去除所述第一孔中的第二初始隔离层，形成第二隔离层以及位于所述第二隔离层中的第二孔。
可选的，形成所述第一初始隔离层和第二初始隔离层的工艺包括旋涂工艺。
可选的，所述第一初始隔离层的材料为光阻材料；所述第一图形化处理的步骤包括：提供第一光罩；以所述第一光罩为掩膜对所述第一初始隔离层进行第一曝光处理；所述第二图形化处理的步骤包括：提供第二光罩；以所述第二光罩为掩膜对所述第二初始隔离层进行第二曝光处理。
可选的，所述隔离结构的材料包括聚酰亚胺或聚苯并噁唑。
可选的，形成所述连接结构的步骤包括：在所述隔离结构上形成图形化的光刻胶；以所述光刻胶为掩膜对所述隔离结构进行刻蚀，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构；在所述接触孔中形成连接结构。
可选的，所述隔离结构的个数为多个；多个所述隔离结构层叠设置。
可选的，所述图形化处理的步骤包括：对所述隔离结构进行曝光处理，在所述隔离结构中形成接触孔。
可选的，所述基底包括：衬底；位于所述衬底上的第一电极板；位于所述第一电极板上的电介质层；位于所述电介质层上的第二电极板；所述连接结构包括：连接所述第一电极板的第一连接结构；连接所述第二电极板的第二连接结构。
可选的，所述基底上具有器件结构，所述隔离结构位于所述器件结构表面；或者，所述隔离结构位于所述基底表面。
相应的，本发明技术方案还提供一种半导体结构，包括：基底；位于所述基底上的隔离结构，所述隔离结构中具有接触孔，所述接触孔贯穿所述隔离结构，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；位于所述接触孔中的连接结构。
可选的，所述隔离结构的材料包括聚酰亚胺或聚苯并噁唑。
可选的，还包括：位于所述隔离结构与连接结构之间的阻挡层。
可选的，所述隔离结构的厚度为6.5μm～12.5μm；所述阻挡层的厚度为0.09μm～0.11μm。
可选的，所述阻挡层的材料为钛。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，在所述图形化处理过程中，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数。在形成接触孔的过程中，所述隔离结构对基底反射光的吸收系数较大，且隔离结构对光的反射和散射较小。因此，所述形成方法能够减小基底反射的光对接触孔尺寸的影响，进而能够精确控制接触孔的尺寸，改善所形成半导体结构的性能。另外，由于所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数，在形成所述接触孔的过程中，可以不需要抗反射层，从而能够简化工艺流程。
进一步，所述第一初始隔离层为光阻材料，可以通过第一曝光处理形成第一隔离层，从而能够简化工艺流程；所述第二初始隔离层的材料为光阻材料，可以通过第二曝光处理形成第二隔离层，从而能够简化工艺流程。
进一步，形成所述连接结构的步骤中，通过化学镀膜形成连接结构之前，在所述隔离结构上的第一种子层上形成第一图形层。所述第一图形层覆盖所述隔离结构上的第一种子层，在电化学镀膜工艺过程中，所述第一图形层上仅形成于所述接触孔中。因此，所述形成方法能够简化工艺流程。
进一步，形成连接结构之前，形成阻挡层。所述阻挡层能够阻挡所述连接结构材料原子扩散入所述隔离结构中，从而能够防止隔离结构绝缘性下降。因此，形成连接结构之前形成阻挡层，能够改善所形成半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图15是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有技术的半导体结构的形成方法存在诸多问题，例如：工艺流程较复杂、工艺周期较长。
现结合一种半导体结构的形成方法，分析现有技术的半导体结构的形成方法工艺流程较复杂的原因：
请参考图1，所述半导体结构的形成方法包括：提供衬底100；在所述衬底100上形成第一电极板112；在所述第一电极板112上形成电介质层，所述电介质层暴露出部分所述第一电极板112；在所述电介质层上形成第二电极板111；在所述第一电极板112、第二电极板111和衬底100上形成第一介质层141；在所述第一介质层141上形成抗反射层132；在所述抗反射层132上形成图形化的掩膜层131，所述掩膜层131中具有开口；在所述掩膜层131上形成第二介质层142。
请参考图2，对所述第二介质层142进行图形化，在所述第二介质层142中形成第二孔152，所述第二孔152与所述开口贯通，且所述第二孔152底部暴露出部分掩膜层131。
请参考图3，以所述掩膜层131为掩膜对所述第一介质层141进行刻蚀，在所述第一介质层141中形成第一孔151。
其中，形成所述第二孔152的步骤包括：在所述第二介质层142上形成图形化的光刻胶；以所述光刻胶为掩膜对所述第二介质层142进行刻蚀。在形成所述光刻胶的过程中，需要通过光对所述光刻胶进行曝光处理。所述第一介质层141和第二介质层142的材料为氧化硅。氧化硅对光的吸收较少，在曝光处理过程中，衬底100容易反射光，衬底100反射的光到达所述光刻胶上容易引起第二孔152侧壁产生损耗，从而降低第二孔152尺寸的精度。因此，曝光处理前需要在所述第一介质层141上形成抗反射层，从而导致所述半导体结构的形成方法较复杂。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底；在所述基底上形成隔离结构；对所述隔离结构进行图形化处理，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构，在所述图形化处理过程中，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；在所述接触孔中形成连接结构。所述方法能够精确控制接触孔的尺寸，改善所形成半导体结构的性能。另外，所述形成方法可以不需要抗反射层，从而能够简化工艺流程。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图15是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图4，提供基底。
本实施例中，所述基底包括：衬底200和半导体器件。
本实施例中，所述半导体器件为电容器。在其他实施例中，所述半导体器件还可以为MOS晶体。
所述半导体器件包括：位于所述衬底200上的第一电极板211；位于所述第一电极板211上的电介质层213；位于所述电介质层213上的第二电极板212。
本实施例中，所述衬底200与所述第一电极板211之间具有介质层201。
所述第一电极板211和第二电极板212的材料为铜铝。所述介质层201的材料为氧化硅。
后续在所述基底上形成隔离结构；对所述隔离结构进行图形化处理，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构，在所述图形化处理过程中，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数。
本实施例中，所述隔离结构的材料包括有机电介质材料。有机电介质材料的机械强度较大，从而使隔离结构的机械强度较大。因此，当所形成的半导体结构受到外力作用时，所述隔离结构不容易损坏，因此，所述形成方法能够改善所形成半导体结构的性能。
本实施例中，所述隔离结构包括：位于所述衬底200上的第一隔离层，所述第一隔离层中具有第一孔，所述第一孔贯穿所述第一隔离层；位于所述第一隔离层上的第二隔离层，所述第二隔离层中具有第二孔，所述第二孔贯穿所述第二隔离层，所述第二孔和第一孔构成所述接触孔。
本实施例中，所形成的半导体结构包括：两层层叠设置的隔离结构。连接结构的个数为两个，相邻层叠设置的隔离结构中的连接结构相连。
所述两层层叠设置的隔离结构分别为第一隔离结构和位于第一隔离结构上的第二隔离结构。
具体的，本实施例中，形成所述第一隔离结构和第一隔离结构中的接触孔的步骤如图4和图5所示。
请参考图4，在所述衬底200上形成第一初始隔离层；对所述第一初始隔离层进行第一图形化处理，形成第一隔离层220以及位于所述第一隔离层220中的第一孔221。
所述第一隔离层220用于实现后续形成的相邻连接结构之间的电隔离。所述第一孔221用于后续容纳电连接结构。
本实施例中，为了使形成所述第一初始隔离层的工艺与衬底200上其他半导体器件的工艺兼容，所述第一隔离层220的材料为氧化硅。在其他实施例中，所述第一隔离层的材料可以为有机电介质材料，例如聚酰亚胺或聚苯并噁唑。
需要说明的是，本实施例中，所述半导体器件为电容器。所述隔离结构中连接结构的个数为两个，所述两个连接结构分别为第一连接结构和第二连接结构，所述第一连接结构连接所述第一电极板211，所述第二连接结构连接所述第二电极板212。因此，所述第一孔221的个数为两个，用于容纳所述第一连接结构的第一孔221底部暴露出所述第一电极板211，用于容纳所述第二连接结构的第一孔221底部暴露出所述第二电极板212。
本实施例中，所述图形化处理的步骤包括：在所述第一初始隔离层上形成图形化的图形层；以所述图形层为掩膜对所述第一初始隔离层进行刻蚀，形成第一隔离层220和位于所述第一隔离层220中的第一孔221。
本实施例中，对所述第一初始隔离层进行刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在其他实施例中，所述第一隔离层的材料为有机电介质材料，例如聚酰亚胺或聚苯并噁唑。聚酰亚胺或聚苯并噁唑为光阻材料。所述第一图形化处理的步骤包括：提供第一光罩；以所述第一光罩为掩膜对所述第一初始隔离层进行第一曝光处理，形成第一隔离层和位于所述第一隔离层中的第一孔。
请参考图5，在所述第一隔离层220上和第一孔221中形成第二初始隔离层；对所述第二初始隔离层进行第二图形化处理，去除所述第一孔221中的第二初始隔离层，形成第二隔离层230以及位于所述第二隔离层230中的第二孔231，所述第一孔221与所述第二孔231贯通。
所述第二隔离层230用于实现后续相邻连接结构之间的电隔离。所述第二孔231用于后续容纳连接结构。
本实施例中，所述第二初始隔离层的材料为有机电介质材料。具体的，所述第二初始隔离层的材料为聚酰亚胺或聚苯并噁唑。
本实施例中，所述第二初始隔离层为光阻材料。
所述第二图形化的步骤包括：提供第二光罩；以所述第二光罩为掩膜对所述第二初始隔离层进行第二曝光处理，形成第二隔离层230以及位于所述第二隔离层230中的第二孔231。
需要说明的是，所述第二初始隔离层具有一定的流动性，在曝光处理的过程中，第二初始隔离层能够与第二曝光处理的光反应。所述第二曝光处理，之后所述第二初始隔离层固化，形成第二隔离层230。固化后的第二隔离层230不容易与光反应，从而在后续形成第二连接结构的第一曝光处理和第二曝光处理过程中，所述第二隔离层230不容易受到光的损伤。
所述第二曝光处理的光波长为365nm。
由于聚酰亚胺和聚苯并噁唑对所述第二曝光处理的光吸收系数较大，且对光的反射系数较小，在所述第二曝光处理过程中，所述第二初始隔离层能够吸收所述衬底200反射的光，并减少光的散射，从而能够减小衬底200反射的光对所述第二孔231尺寸的影响。
如果所述第二隔离层230的厚度过小，容易增加工艺难度，且容易降低所述第二隔离层230的隔离性能；如果所述第二隔离层230的厚度过大，容易增加第二曝光处理的难度。具体的，本实施例中，所述第二隔离层230的厚度为6.5μm～12.5μm。
如果所述第二曝光处理的精度过低，不容易保证所述第二孔231的尺寸的精度。因此，所述第二曝光处理的精度应小于3μm，具体的，本实施例中，所述第二曝光处理的精度为2μm。
如果相邻第二孔231之间的间距过小，容易降低后续形成于第二孔231中的连接结构270之间的距离，容易产生漏电，且容易增加工艺难度；如果相邻第二孔231之间的间距过大，容易降低集成度。相邻第二孔231之间的间距大于10μm。具体的，本实施例中，相邻第二孔231之间的间距为12μm～15μm。
如果所述第二孔231的宽度过小，容易影响后续形成的连接结构的导电性能，且容易增加工艺难度；如果所述第二孔231的宽度过大，容易降低集成度。具体的，本实施例中，所述第二孔231的宽度为10μm～20μm。
如果所述第二孔231的深度过小，容易影响后续形成于所述第二孔231中的连接结构270的电阻，且容易增加工艺难度。所述第二孔231的深度与所述第二隔离层220的厚度相同。
所述形成方法还包括：形成连接结构之前，形成覆盖所述接触孔底部和侧壁的阻挡层(图中未示出)。
所述阻挡层用于阻挡后续形成的连接结构材料中原子向所述隔离结构中的扩散，从而防止隔离结构隔离性能的下降。
本实施例中，所述阻挡层的材料为钛。
本实施例中，形成所述阻挡层的工艺包括电镀工艺。
如果所述阻挡层的厚度过小，不利于阻挡后续形成的连接结构材料中原子向所述隔离结构的扩散；如果所述阻挡层的厚度过大，容易增加材料浪费。具体的，所述阻挡层的厚度为0.09μm～0.11μm。
后续在所述接触孔中形成连接结构。
本实施例中，形成所述连接结构的步骤如图7至图11所示。
请参考图7，在所述隔离结构、以及所述接触孔底部和侧壁形成第一种子层241。
所述第一种子层241的材料为铜。
形成所述第一种子层241的工艺包括物理气相沉积工艺。
如果所述第一种子层241的厚度过小，不利于为后续形成的连接结构提供较好的籽晶；如果所述第一种子层241的厚度过大，容易增加物理气相沉积工艺的工艺难度。具体的，所述第一种子层241的厚度为0.2μm～0.4μm。
请参考图7，在所述隔离结构上的第一种子层241上形成第一图形层240。
所述第一图形层240用于隔离所述第二隔离层230上的第一种子层241。防止后续在所述隔离结构上的第一种子层241上形成连接结构，从而使后续的连接结构仅形成于所述接触孔中，进而能够避免后续去除所述隔离结构上的连接结构的步骤，进而能够简化工艺流程。
本实施例中，所述第一图形层240的材料为光刻胶。
本实施例中，形成所述第一图形层240的步骤包括：在所述第一种子层241上形成第一初始图形层；对所述第一初始图形层进行曝光，去除所述隔离结构上的第一初始图形层，形成第一图形层240。
由于所述第二隔离层230的材料为聚酰亚胺和聚苯并噁唑，所述第二隔离层230的对光的吸收系数较大。在对所述第一初始图形层进行曝光的过程中，所述隔离结构能够吸收基底反射的光，从而减小对所述第一初始图形进行曝光的影响，进而保证后续形成的连接结构的宽度，从而改善所形成半导体结构的性能。
请参考图8，形成第一图形层240之后，在所述接触孔中形成连接结构270。
所述连接结构270用于实现基底与外部电路的电连接。具体的，本实施例中，所述连接结构270用于连接所述第一电极板211和第二电极板212。
本实施例中，所述连接结构270的个数为两个。两个连接结构270分别为第一连接结构和第二连接结构。
所述第一连接结构连接所述第一电极板211，所述第二连接结构连接所述第二电极板212。
本实施例中，所述连接结构270的材料为铜。
形成所述连接结构270的工艺包括电化学镀膜工艺。电化学镀膜工艺形成连接结构270的速度较快。
形成所述连接结构270的过程中，由于所述隔离结构上的第一种子层241被第一图形层240覆盖，所述第一图形层240为非晶体，所述第一图形层240上不会生成连接结构270材料，从而不需要去除所述第二隔离层230上的连接结构270的步骤，因此，所述形成方法能够简化工艺流程。
本实施例中，形成所述连接结构270之后，还包括：去除所述第一图形层240。
去除所述第一图形层240的工艺包括灰化工艺。
请参考图9，形成所述连接结构270之后，去除所述隔离结构上的第一种子层241和阻挡层。
本实施例中，去除所述隔离结构上的第一种子层241和阻挡层的工艺包括湿法刻蚀工艺。
去除所述隔离结构上的第一种子层241和阻挡层的刻蚀剂包括HF溶液。
后续在所述连接结构270上形成第二种子层。本实施例中，形成所述第二种子层的步骤如图10和图11所示。
请参考图10，在所述第二隔离层230和所述连接结构270上形成第二初始种子层242。
本实施例中，所述第二初始种子层242的材料为铜。
形成所述第二初始种子层242的工艺包括物理气相沉积工艺。
如果所述第二初始种子层242的厚度过小，不利于为后续形成的连接结构270提供较好的籽晶；如果所述第二初始种子层242的厚度过大，容易增加物理气相沉积工艺的工艺难度。具体的，所述第二初始种子层242的厚度为0.2μm～0.4μm。
请参考图11，去除所述隔离结构上的第二初始种子层242(如图10所示)，形成第二种子层243。
所述第二种子层243用做后续形成第二隔离结构中的连接结构的籽晶。
去除所述隔离结构上的第二初始种子层242的步骤包括：在所述连接结构270上的第二初始种子层242上形成第二图形层；以所述第二图形层为掩膜对所述第二初始种子层242进行刻蚀，去除所述隔离结构上的第二初始种子层242。
形成所述第二图形层的步骤包括：在所述第二初始种子层242上形成第二初始图形层；对所述第二初始图形层进行曝光，去除所述隔离结构上的第二初始种子层242，形成第二种子层243。
由于所述第二隔离层230的材料为聚酰亚胺和聚苯并噁唑，聚酰亚胺和聚苯并噁唑为光阻材料。对所述第二初始图形层进行曝光的过程中，所述第二隔离层230能够吸收所述基底反射的光，从而减小到达所述第二初始图形层的光，从而能够保证所述第二种子层243的尺寸。
需要说明的是，本实施例中，所述半导体结构包括多层层叠设置的隔离结构，相连两层层叠设置的隔离结构中的连接结构接触。
具体的，本实施例中，所述隔离结构的个数为两个，两个隔离结构分别为第一隔离结构和位于第一隔离结构上的第二隔离结构；所述连接结构的个数为两个，所述第一隔离结构中的连接结构为下层连接结构，所述第二隔离结构中的连接结构为上层连接结构。
请参考图12至图14，在第一隔离结构上形成第二隔离结构，所述第二隔离结构中具有上层连接结构，所述上层连接结构与下层连接结构接触。
本实施例中，形成所述第二隔离结构和上层连接结构的步骤与图4至图11的相同之处在此不多做赘述，不同之处，在于：
请参考图12，所述第二隔离结构中的第一隔离层的材料为聚酰亚胺或聚苯并噁唑。
形成第二隔离结构中的所述第一隔离层和第一孔的步骤包括：在所述衬底上形成第一初始隔离层；对所述第一初始隔离层进行第一图形化处理，形成第一隔离层以及位于所述第一隔离层中的第一孔。
所述第一图形化处理的步骤包括：提供第一光罩；以所述第一光罩为掩膜对所述第一隔离层进行第一曝光处理。
在所述第一曝光处理的过程中，所述第一隔离结构中的第二隔离层能够吸收所述基底反射的光，从而减小基底反射的光对第一曝光处理的影响。
请参考图13，在所述第一隔离层上形成第二隔离层，所述第二隔离层中具有第二孔。
需要说明的是，在形成所述第二孔的过程中，所述第二隔离结构中的第一隔离层和第二隔离层、所述第一隔离结构中的第二隔离层，能够吸收所述基底反射的光，并减小光的散射，从而能够减小衬底反射的光对第二孔尺寸的影响，进而增加所述第二孔尺寸的精度，改善半导体结构性能。
请参考图15，形成多层隔离结构和连接结构之后，在所述隔离结构上形成钝化层261，所述钝化层261中具有连接孔，所述连接孔底部暴露出连接结构；在所述连接孔中形成连接柱260；在所述连接柱260上形成焊球263。
所述钝化层261的材料为聚酰亚胺或聚苯并噁唑。
所述连接柱260的材料为铜，所述焊球263的材料为锡。
继续参考图15，本发明实施例还提供一种半导体结构，包括：基底；位于所述基底上的隔离结构，所述隔离结构中具有接触孔，所述接触孔贯穿所述隔离结构，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；位于所述接触孔中的连接结构。
所述隔离结构的材料包括聚酰亚胺或聚苯并噁唑。
所述半导体结构还包括：位于所述隔离结构与连接结构之间的阻挡层。所述阻挡层的材料为钛。
所述隔离结构的厚度为6.5μm～12.5μm；所述阻挡层的厚度为0.09μm～0.11μm。
本实施例中，所述半导体结构与上一实施例形成的半导体结构相同，在此不多做赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成隔离结构；
对所述隔离结构进行图形化处理，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构，在所述图形化处理过程中，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；
在所述接触孔中形成连接结构；
所述隔离结构包括：位于所述基底上的第一隔离层，所述第一隔离层的材料为氧化硅，所述第一隔离层中具有第一孔，所述第一孔贯穿所述第一隔离层；位于所述第一隔离层上的第二隔离层，所述第二隔离层的材料为聚酰亚胺或聚苯并噁唑，所述第二隔离层中具有第二孔，所述第二孔贯穿所述第二隔离层，所述第二孔和第一孔构成所述接触孔。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述连接结构的步骤包括：在所述隔离结构上、以及所述接触孔底部和侧壁形成第一种子层；在所述隔离结构上的第一种子层上形成第一图形层；形成第一图形层之后，通过电化学镀膜工艺在所述接触孔中形成连接结构；在所述接触孔中形成连接结构之后，去除所述第一图形层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一图形层的材料为光刻胶、聚酰亚胺或聚苯并噁唑。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述连接结构之后，还包括：去除所述隔离结构上的第一种子层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述连接结构之前，还包括：形成覆盖所述接触孔底部和侧壁的阻挡层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为钛。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，
形成所述隔离结构的步骤包括：在所述基底上形成第一初始隔离层；对所述第一初始隔离层进行第一图形化处理，形成第一隔离层以及位于所述第一隔离层中的第一孔；在所述第一隔离层上和第一孔中形成第二初始隔离层；对所述第二初始隔离层进行第二图形化处理，去除所述第一孔中的第二初始隔离层，形成第二隔离层以及位于所述第二隔离层中的第二孔。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第二初始隔离层的工艺包括旋涂工艺。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，
所述第二图形化处理的步骤包括：提供第二光罩；以所述第二光罩为掩膜对所述第二初始隔离层进行第二曝光处理。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述连接结构的步骤包括：在所述隔离结构上形成图形化的光刻胶；以所述光刻胶为掩膜对所述隔离结构进行刻蚀，在所述隔离结构中形成接触孔，所述接触孔贯穿所述隔离结构；在所述接触孔中形成连接结构。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构的个数为多个；多个所述隔离结构层叠设置。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化处理的步骤包括：对所述隔离结构进行曝光处理，在所述隔离结构中形成接触孔。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括：衬底；位于所述衬底上的第一电极板；位于所述第一电极板上的电介质层；位于所述电介质层上的第二电极板；所述连接结构包括：连接所述第一电极板的第一连接结构；连接所述第二电极板的第二连接结构。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底上具有器件结构，所述隔离结构位于所述器件结构表面；或者，所述隔离结构位于所述基底表面。
15.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的隔离结构，所述隔离结构中具有接触孔，所述接触孔贯穿所述隔离结构，所述隔离结构对光的吸收系数大于二氧化硅对光的吸收系数；
位于所述接触孔中的连接结构；
所述隔离结构包括：位于所述基底上的第一隔离层，所述第一隔离层的材料为氧化硅，所述第一隔离层中具有第一孔，所述第一孔贯穿所述第一隔离层；位于所述第一隔离层上的第二隔离层，所述第二隔离层的材料为聚酰亚胺或聚苯并噁唑，所述第二隔离层中具有第二孔，所述第二孔贯穿所述第二隔离层，所述第二孔和第一孔构成所述接触孔。
16.如权利要求15所述的半导体结构，其特征在于，还包括：位于所述隔离结构与连接结构之间的阻挡层。
17.如权利要求16所述的半导体结构，其特征在于，所述隔离结构的厚度为6.5μm~12.5μm；所述阻挡层的厚度为0.09μm~0.11μm。
18.如权利要求16所述的半导体结构，其特征在于，所述阻挡层的材料为钛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710909060.9A CN109585359B (zh) | 2017-09-29 | 2017-09-29 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710909060.9A CN109585359B (zh) | 2017-09-29 | 2017-09-29 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109585359A CN109585359A (zh) | 2019-04-05 |
| CN109585359B true CN109585359B (zh) | 2021-03-09 |
Family
ID=65919098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710909060.9A Active CN109585359B (zh) | 2017-09-29 | 2017-09-29 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109585359B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110673A (zh) * | 2010-10-27 | 2011-06-29 | 中国科学院上海微系统与信息技术研究所 | 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 |
| CN103985700A (zh) * | 2013-02-07 | 2014-08-13 | 矽品精密工业股份有限公司 | 封装结构的联机构件及其制法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7344972B2 (en) * | 2004-04-21 | 2008-03-18 | Intel Corporation | Photosensitive dielectric layer |
-
2017
- 2017-09-29 CN CN201710909060.9A patent/CN109585359B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110673A (zh) * | 2010-10-27 | 2011-06-29 | 中国科学院上海微系统与信息技术研究所 | 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 |
| CN103985700A (zh) * | 2013-02-07 | 2014-08-13 | 矽品精密工业股份有限公司 | 封装结构的联机构件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109585359A (zh) | 2019-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100954003B1 (ko) | 웨이퍼 관통 인터커넥트의 형성 방법 및 그로부터 형성된구조체 | |
| TWI420590B (zh) | 積體電路結構與其形成方法 | |
| US10636698B2 (en) | Skip via structures | |
| US9257336B2 (en) | Bottom-up plating of through-substrate vias | |
| KR20160034755A (ko) | 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 | |
| US20130313121A1 (en) | Method of Forming Interconnects for Three Dimensional Integrated Circuit | |
| US11742355B2 (en) | Semiconductor structure | |
| KR20050069591A (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| KR100787371B1 (ko) | 전극 및 반도체 장치 제조 방법 | |
| CN211350636U (zh) | 半导体器件 | |
| US9741614B1 (en) | Method of preventing trench distortion | |
| CN109585359B (zh) | 半导体结构及其形成方法 | |
| KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN104425362B (zh) | 互连结构及其形成方法 | |
| CN108054137B (zh) | 金属互连结构及其制作方法 | |
| KR100571409B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| TWI825516B (zh) | 製造半導體裝置的方法 | |
| KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| TW200931490A (en) | Semiconductor structure having alignment marks and method of forming the same | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100521453B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR100518084B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |