CN102110673A - 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 - Google Patents

使用光敏bcb为介质层的圆片级mmcm封装结构及方法 Download PDF

Info

Publication number
CN102110673A
CN102110673A CN2010105236597A CN201010523659A CN102110673A CN 102110673 A CN102110673 A CN 102110673A CN 2010105236597 A CN2010105236597 A CN 2010105236597A CN 201010523659 A CN201010523659 A CN 201010523659A CN 102110673 A CN102110673 A CN 102110673A
Authority
CN
China
Prior art keywords
layer
bcb
silicon substrate
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105236597A
Other languages
English (en)
Other versions
CN102110673B (zh
Inventor
汤佳杰
罗乐
徐高卫
袁媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201010523659.7A priority Critical patent/CN102110673B/zh
Publication of CN102110673A publication Critical patent/CN102110673A/zh
Application granted granted Critical
Publication of CN102110673B publication Critical patent/CN102110673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种光敏BCB为介质层的圆片级MMCM封装结构及方法，其特征在于：1)在硅基板上制作出带有埋置腔体和金属地屏蔽层；2)使用光敏BCB作为介质层，利用光刻显影工艺在BCB形成互连通孔结构；3)金属层和介质层交替出现形成多层互连封装结构。所述的方法是在硅基板上腐蚀或刻蚀出埋置用腔体，溅射金属种子层并电镀形成GND，埋入MMIC芯片，使用导电胶粘结芯片与基板，涂敷光敏BCB并光刻显影出互连通孔图形，固化等工艺步骤，实现多层MMCM封装。所述的介质层厚度为20-35μm。在多层互连结构中还可集成电容、电阻、电感、功分器和天线无源器件，或者通过表面贴装工艺集成分立元器件，实现模块的功能化。

Description

使用光敏BCB为介质层的圆片级MMCM封装结构及方法
技术领域
本发明涉及一种使用大厚度光敏BCB为介质层的圆片级MMCM封装结构及方法，属于高密度封装领域。
背景技术
微波多芯片组件(Microwave Multichip Module，缩写为MMCM)是指一种应用于高频领域的多芯片模块，是为了满足相控阵雷达T/R组件小型化的需求而发展和成熟起来的一种新型组装技术。MCMM将多个MMIC芯片直接安装和连接到衬底基板上，芯片之间互连距离短，降低了互连线上电感和阻抗，因而能在提高组装密度的同时，降低信号的传输延迟时间，提高信号的传输速度，这有利于实现电子整机向功能化集成方向发展。相对于传统的封装模式，MMCM省去了单个MMIC芯片的封装材料和工艺，而且组装电路的体积尺寸、焊点数量、I/O数等均可大为减小，不仅节约了原材料，简化了制造工艺，而且极大地缩小了体积，减小了重量，是实现器件小型化、轻量化、多功能化、高可靠、高性能的有效途径，被美国列为90年代军工六大关键技术之一。
在高频系统应用中，为了降低RC延时及功率损耗，一方面可以采用低电阻率金属，降低互连电阻；另一方面可以降低介质层带来的寄生电容C。而后者减小互连延迟的效果更明显。MMCM通常采用两种方式来降低寄生电容C带来的微波损耗：1.采用低介电常数(低k)的材料作为介质层；2.增加介质层厚度。通常使用的低k材料大致上可以分为无机和有机两类。无机类如二氧化硅(SiO2)，氟氧化硅(SiOF)、碳氧化硅(SiOC)、非晶氟化碳(a-C:F)等，；有机类低k材料种类繁多，性质各异，其中以低k聚合物材料居多，较常用的有：聚酰亚胺(PI)，苯并环丁烯(BCB)等。有机低k材料残余应力小、平整度高、热稳定性好，因此具有很大的应用潜力。在未来的微波器件封装研究中，以有机聚合物作为绝缘层介质是很有必要的。而增加介质层进厚度一步提高了MMCM封装的微波性能。
BCB具有低介电常数、低介电损耗、低的吸湿率、高的热稳定性和化学稳定性，以及高的薄膜平整度，低的固化温度等优良的加工性能。综合性能优异的BCB树脂是目前比较常用的MMCM介质层材料。BCB分为光敏BCB和干刻BCB两种，使用干刻BCB的MCM可以制造大深宽比的层间通孔，但工艺较复杂成本较高，而使用光敏BCB的MCM工艺与微电子工艺相兼容，工艺相对简单，成本也较低。大厚度的BCB介质层有望可以进一步减小MMCM封装的损耗。目前常用的BCB厚度仅为1um～10um/层，若要满足高频应用BCB的厚度应达到15um以上，而当下使用BCB作为介质层的MCM封装中，BCB厚度往往在15um以下，不能满足微波系统封装的损耗要求。
发明内容
为满足MMCM高密度封装在保证成品率和可靠性的基础上达到毫米波段的更小损耗，必须在封装结构的设计和介质层选择上慎重考虑。本发明提出了使用大厚度(25μm以上)的具有低介电常数的光敏BCB为介质层的圆片级MMCM封装结构及方法。该结构不仅能够利用硅基板上腐蚀的浅槽埋置单片微波集成芯片(MMIC)，达到很好的散热效果；而且能够利用多层大厚度光敏BCB和微带线结构实现多层高密度圆片级封装，并利用地屏蔽层来减小在硅基板上的损耗，满足了微波段应用的性能要求；采用了金属层和介质层交替出现形成的多层互连结构，微波无源器件可直接集成在多层介质层上，也可表贴于封装结构表面，提高了器件集成度，并与集成电路工艺相兼容；另外，使用在BCB上光刻显影形成的椎台形通孔与电镀工艺相结合实现了多层互连，有效地降低了工艺复杂度和工艺周期，提高了封装密度和生产效率，降低了成本。
本发明解决其技术问题所采用的技术方案是：先在硅基板上湿法腐蚀(KOH或TMAH)或干法刻蚀出具有一定深度的芯片埋置用腔体；溅射或蒸发金属种子层、光刻并电镀金属地屏蔽层GND，离子刻蚀去除种子层；埋入MMIC芯片，使用导电胶粘接芯片底部与基板；涂覆20μm～35μm的光敏BCB并光刻显影出互连通孔图形；固化并使用O2/SF6(5∶1)气体去除残余物；溅射或蒸发金属种子层、光刻、电镀金属，实现芯片引出与第一层BCB介质层上的图形，离子刻蚀去除种子层；涂覆BCB，按第一层的方式完成第二层及以上各层互连，实现多层MMCM封装。在多层互连结构中还可以集成电容、电阻、电感、功分器和天线等无源器件，或者通过表面贴装工艺(SMT)集成一些分立元器件，实现模块的功能化。
本发明的具体工艺步骤如下：
1.利用热氧化在硅基板的正反面制备氧化硅层；
2.涂光刻胶光刻，形成氧化硅腐蚀掩模，并腐蚀去除氧化硅，形成腔体腐蚀窗口。
3.以氧化硅为掩膜在硅基板的正面进行湿法腐蚀或干法刻蚀，形成平面尺寸与埋置芯片相当，厚度比其略深5～10μm的腔体；
4.硅基板正面用光刻胶保护，湿法腐蚀去除背面氧化层，利于芯片散热；
5.在硅基板正面溅射或蒸发一层TiW/Au金属层，其中TiW层为粘附层，Au层为种子层；
6.使用喷胶机在Au层上喷涂光刻胶，光刻、显影形成所需电镀掩模图形；
7.电镀3～4μm的Au层，然后去除光刻胶，利用离子刻蚀(ibeam)方法去除种子层金属和粘附层金属，形成所需的地屏蔽层；
8.将MMIC芯片埋置入硅基腔体内，利用导电胶粘接
9.光敏BCB介质层制备工艺
1)表面处理，增加粘附
为实现更好的硅片/BCB粘附性能，必须先对硅基板进行表面处理。将硅片用水清洗并甩干后，使用O2或N2等离子清洁表面。在涂胶前在热板上烘数十秒或使用增粘剂以进一步提高粘附性。
2)光敏BCB光刻
i.悬涂25～30um光敏BCB，静置10～20分钟使其平坦，在110℃热板上前烘90秒，清边；
ii.根据公式
Figure BSA00000323124900031
(D：曝光剂量，I(t)：光强)计算光刻时间，并曝光；
iii.曝光后将硅片放在90℃热板上烘60秒；
iv.在40℃的BCB显影液DS3000中显影5～7分钟，甩干或吹干；
v.在热板上烘60秒定型(可选)
vi.检查。
3)固化并清除残余有机物
4)在200℃回流炉中固化40分钟，达到60％的固化率，以适应多层互连的可靠性要求。
5)使用体积比为5∶1的O2/SF6混合气体进行表面清洁，去除显影过程中残余的有机物。
6)几点注意事项：
i.对于BCB下有金属层的情况，应适当减少曝光量，以避免过曝
ii.因为之前的BCB对光线有吸收作用，对于第二层或以上层的BCB应适当增加曝光量。
iii.显影后甩干不可与水接触，否则会影响图形的精度。
iv.固化温度和时间不可过高，防止BCB开裂。
10.在介质层上溅射或蒸发种子层金属，经光刻、显影形成所需第一层布线的电镀掩模图形。
11.电镀3～4μm的Au层，然后去除光刻胶，利用离子刻蚀(ibeam)方法去除种子层金属，实现芯片间的平面互连以及芯片与第一层布线的连接；
12.制备非Au材料无源器件，重复9～11步骤可以实现多层互连结构。
由上述工艺制作的封装结构，其特征在于：
1)在硅基板上制作出带有埋置腔体和金属地屏蔽层；
2)使用光敏BCB作为介质层，利用光刻显影工艺在BCB形成互连通孔结构；
3)金属层和介质层交替出现形成多层互连封装结构。
所述的埋置腔体通过湿法腐蚀或干法刻蚀的方法形成，地屏蔽层通过电镀形成。
所述的介质层厚度为20-35μm。
微波无源器件直接集成在介质层上，或表贴于封装结构表面。
多层互连的通孔呈锥台型。
所述的介质层厚度为20-35μm。
本发明的实际效果：在圆片级封装的基础上利用大厚度的低介电常数介质层材料光敏BCB实现了微波芯片和器件的硅基MCM高密度封装，提高了微波器件封装的性能和可靠性，降低了工艺复杂度和封装成本。采用在介质层光刻出互连通孔，溅射电镀金属形成互连结构，与微电子工艺相兼容；同时，采用在硅基板上制备地屏蔽层的方式，解决了微波芯片在硅基板应用中，损耗大的缺陷。硅基板与微波芯片热膨胀系数匹配，散热性能好，有效地提高了封装结构的热可靠性。
附图说明
图1是含腐蚀埋置腔体阵列的硅基板正面俯视图。
图2是含腔体和地屏蔽层的硅基板俯视图。
图3是芯片埋置后，经过BCB涂覆光刻显影以及互连图形、无源器件制备后的封装结构俯视图。
图4是硅基板上使用大厚度光敏BCB为介质层，实现圆片级MMCM高密度封装的工艺流程图。
图4-1正面湿法腐蚀或干法刻蚀形成埋置腔体；其中，(a)在硅基板101的正反面表面制备氧化硅层；(b)旋镀光刻胶，腐蚀氧化硅层形成图形；(c)形成腔体；(d)去除反面SiO2层。
图4-2光刻电镀形成接地屏蔽层；其中，(a)形成掩膜图形；(b)形成地屏蔽层。
图4-3微波芯片埋置、粘接。
图4-4涂覆光敏BCB介质层、光刻、显影和固化，形成通孔图形；其中，(a)涂覆厚的BCB介质层；(b)BCB介质层光刻显影和固化。
图4-5(a)沉积种子层金属；(b)悬涂光刻胶；(c)电镀金属层，去胶去种子层，形成有源与无源器件间的层内平面互连。
图4-6重复涂覆BCB介质层、光刻、溅射或蒸发种子层、电镀等步骤，形成第二及以上层有源与无源器件的层内平面互连，以实现多层互连封装结构。
具体实施方式
下面将结合参考附图对本发明的实施例进行进一步具体描述以充分体现本发明的优点和积极效果。本发明的范围不局限于下面的实施例。
在图1中，在硅基板101的正面是4×4的单元阵列分布，每个单元内有2个大小不同的腔体，适用于不同尺寸芯片的埋置。由于这两个腔体的制备方法相同，在实施例中以较大腔体104为例，腔体104是由湿法腐蚀或干法刻蚀形成。
在图2中，是在含有埋置腔体的硅基板上制备地屏蔽层201，地屏蔽层201是由电镀的方法制备而成。
图3是完成微波芯片301埋置、单层BCB介质层401涂覆以及MCM互连404的整体封装结构。
图4是硅基埋置型MCM多层互连工艺的流程图。
1.制备带有腔体的硅基板，如图4-1所示。
a)通过热氧化的方法，在硅基板101的正反面制备氧化硅层102；
b)旋涂光刻胶103，显影形成需要的图形，然后以光刻胶103为掩模，腐蚀氧化硅层102形成需要的图形；
c)以氧化硅层102为掩膜在硅基板101的正面进行KOH腐蚀或干法刻蚀，形成具有一定深度的埋置腔体104；
d)将硅基板101的正面用光刻胶保护，对背面进行腐蚀，去除反面氧化硅层102；
2.在硅基板上制备地屏蔽层，如图4-2所示。
a)溅射或蒸发种子层金属200(TiW：
Figure BSA00000323124900061
Au：
Figure BSA00000323124900062
)，进行光刻
胶103喷涂、曝光显影，形成电镀掩模图形；
b)电镀形成3～4μm厚的地屏蔽层201，去除光刻胶103，去种子层200；
3.微波芯片(MMIC)埋置、粘接，如图4-3所示。
利用高温固化导电胶302将微波芯片301埋置在硅基板腔体104内，高温固化导电胶302；
4.涂覆光敏BCB，光刻显影，形成通孔图形，如图4-4所示。
a)涂覆25～30μm的光敏BCB介质层401，BCB厚度与涂胶过程中的转速和时间有关，如表1所示，将BCB在水平处静置10～20分钟，前烘；
b)光刻、显影，在介质层401上形成通孔图形402，使用体积比为5∶1的 O2/SF6混合气体清洁通孔402表面，去除残余有机物，并固化；
5.溅射或蒸发种子层金属，光刻电镀完成第一层金属布线，实现芯片间互连和部分无源器件结构，如图4-5所示。
a)溅射或蒸发种子层金属403(Cr：
Figure BSA00000323124900063
Au：
Figure BSA00000323124900064
)；
b)悬涂光刻胶103，光刻显影，形成所需图形；
c)电镀形成3～4μm厚的金属布线404，去除光刻胶103，去种子层403，实现芯片间互连和无源器件结构；
6.制备非Au材料无源器件，在第一层布线404上重复上述过程，实现带有多层布线和无源器件高密度MMCM封装结构。
a)制备非金材料无源器件405
b)在第一层布线404上重复上述步骤4和5工艺过程，实现无源器件多层布线和无源器件结构。
表1BCB厚度与转速、时间的对应关系
Figure BSA00000323124900071

Claims (9)

1.一种使用光敏BCB为介质层的圆片级MMCM封装结构，其特征在于：
1)在硅基板上制作出带有埋置腔体和金属地屏蔽层；
2)使用光敏BCB作为介质层，利用光刻显影工艺在BCB形成互连通孔结构；
3)金属层和介质层交替出现形成多层互连封装结构。
2.按照权利要求1所述的封装结构，其特征在于所述的埋置腔体通过湿法腐蚀或干法刻蚀的方法形成，地屏蔽层通过电镀形成。
3.按照权利要求1所述的封装结构，其特征在于所述的介质层厚度为20-35μm。
4.按权利要求1所述的封装结构，其特征在于微波无源器件直接集成在介质层上，或表贴于封装结构表面。
5.按权利要求1所述的封装结构，其特征在于多层互连的通孔呈锥台型。
6.按权利要求3所述的封装结构，其特征在于所述的介质层厚度为20-30μm。
7.制作如权利要求1-5中任一项所述的封装结构的方法，其特征在于先在硅基板上湿法腐蚀或干法刻蚀出具有一定深度的芯片埋置用腔体；溅射或蒸发金属种子层、光刻并电镀金属地屏蔽层，离子刻蚀去除种子层；埋入微波芯片；用导电胶粘接芯片底部与基板；涂覆光敏BCB并光刻显影出互连通孔图形；固化并使用体积比为5∶1的O2/SF6混合气体去除残余物；溅射或蒸发金属种子层、光刻、电镀金属，实现芯片引出与第一层BCB介质层上的图形，离子刻蚀去除种子层；涂覆BCB，按第一层的方式完成第二层及以上各层互连，实现多层MMCM封装。
8.按权利要求7所述的方法，其特征在于具体步骤为：
1)制备带有腔体的硅基板
a)通过热氧化的方法，在硅基板的正反面制备氧化硅层；
b)旋涂光刻胶，显影形成需要的图形，然后以光刻胶为掩模，腐蚀氧化硅层形成需要的图形；
c)以氧化硅层为掩膜在硅基板的正面进行KOH或TMAH腐蚀或干法刻蚀，形成具有一定深度的埋置腔体；
d)将硅基板的正面用光刻胶保护，对背面进行腐蚀，去除反面氧化硅层；
2)在硅基板上制备地屏蔽层
a)溅射或蒸发种子层金属TiW：
Figure FSA00000323124800021
和Au：
Figure FSA00000323124800022
进行光刻胶喷涂、曝光显影，形成电镀掩模图形；
b)电镀形成3～4μm厚的地屏蔽层，去除光刻胶和种子层；
3)微波芯片MMIC埋置、粘接
利用高温固化导电胶将微波芯片埋置在硅基板腔体内，高温固化导电胶；
4)涂覆光敏BCB，光刻显影，形成通孔图形
a)涂覆光敏BCB介质层，涂覆后将BCB在水平处静置10～20分钟并前烘；
b)光刻、显影，在介质层上形成通孔图形，使用体积比为5∶1的O2/SF6混合气体清洁通孔表面，去除残余有机物，并固化；
5)溅射或蒸发种子层金属，光刻电镀完成第一层金属布线，实现芯片间互连和部分无源器件结构
a)溅射或蒸发种子层金属Cr：和Au：
Figure FSA00000323124800024
b)悬涂光刻胶，光刻显影，形成所需图形；
c)电镀形成3～4μm厚的金属布线，去除光刻胶和种子层，实现芯片间互连和无源器件结构；
6)制备非Au材料无源器件，在第一层布线上重复上述过程，实现带有多层布线和无源器件高密度MMCM封装结构。
a)制备非金材料无源器件；
b)在第一层布线上重复上述步骤4和5工艺过程，实现无源器件多层布线和无源器件结构。
9.如权利要求8所述的方法，其特征在于：
①步骤4(a)中前烘是在110℃热板上，前烘90秒；
②步骤4(b)中固化是在200℃回流炉中固化40分钟。
CN201010523659.7A 2010-10-27 2010-10-27 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 Active CN102110673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010523659.7A CN102110673B (zh) 2010-10-27 2010-10-27 使用光敏bcb为介质层的圆片级mmcm封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010523659.7A CN102110673B (zh) 2010-10-27 2010-10-27 使用光敏bcb为介质层的圆片级mmcm封装结构及方法

Publications (2)

Publication Number Publication Date
CN102110673A true CN102110673A (zh) 2011-06-29
CN102110673B CN102110673B (zh) 2014-01-29

Family

ID=44174786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010523659.7A Active CN102110673B (zh) 2010-10-27 2010-10-27 使用光敏bcb为介质层的圆片级mmcm封装结构及方法

Country Status (1)

Country Link
CN (1) CN102110673B (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495239A (zh) * 2011-12-12 2012-06-13 江苏绿扬电子仪器集团有限公司 一种示波器微波薄膜电路模拟前端技术的装置
CN102723306A (zh) * 2012-06-28 2012-10-10 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN103065985A (zh) * 2011-10-21 2013-04-24 中国科学院上海微系统与信息技术研究所 双面布线封装的圆片级大厚度光敏bcb背面制作方法
CN103187312A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 圆片级封装结构中的重布线层的制备方法及形成的结构
CN103203925A (zh) * 2012-01-17 2013-07-17 中国科学院上海微系统与信息技术研究所 一种提升光敏bcb薄膜可靠性的方法
CN103474363A (zh) * 2013-09-26 2013-12-25 华进半导体封装先导技术研发中心有限公司 一种基于有机基板技术的封装工艺及封装结构
CN104701251A (zh) * 2015-04-03 2015-06-10 中国电子科技集团公司第二十四研究所 有源硅基板的制作方法
CN105977235A (zh) * 2016-06-30 2016-09-28 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
WO2017024892A1 (zh) * 2015-08-11 2017-02-16 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107302167A (zh) * 2017-08-21 2017-10-27 中国电子科技集团公司第二十九研究所 一种在狭小空间中替代线缆进行可靠异形互连的方法
CN107819450A (zh) * 2017-11-13 2018-03-20 成都泰美克晶体技术有限公司 一种改进封装结构的全石英晶体谐振器及其制备方法
US10132712B1 (en) 2016-09-14 2018-11-20 Northrop Grumman Systems Corporation Micro hermetic sensor
CN109473404A (zh) * 2018-12-06 2019-03-15 麦堆微电子技术（上海）有限公司 一种微波芯片封装结构
CN109585359A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110517961A (zh) * 2019-08-21 2019-11-29 上海交通大学 减小芯片埋置与光刻图形位置偏差的方法及装置
CN111681996A (zh) * 2020-06-22 2020-09-18 中国人民解放军战略支援部队信息工程大学 高安全的芯片封装结构及封装方法
CN111816569A (zh) * 2020-07-28 2020-10-23 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板
CN113200514A (zh) * 2021-04-28 2021-08-03 华南农业大学 硅基共晶键合结构、微机械器件、封装结构及制备方法
CN113552540A (zh) * 2021-08-24 2021-10-26 中国科学院上海微系统与信息技术研究所 三维集成微组装雷达前端模块
CN115148608A (zh) * 2022-06-28 2022-10-04 上海交通大学 硅基su-8薄膜封装的散热优化方法
CN115579299A (zh) * 2022-11-21 2023-01-06 常州承芯半导体有限公司 半导体结构及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599489A (zh) * 2018-10-12 2019-04-09 复旦大学 基于mems工艺的高q值三维螺旋结构电感及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656244A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656244A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065985B (zh) * 2011-10-21 2015-04-22 中国科学院上海微系统与信息技术研究所 双面布线封装的圆片级大厚度光敏bcb背面制作方法
CN103065985A (zh) * 2011-10-21 2013-04-24 中国科学院上海微系统与信息技术研究所 双面布线封装的圆片级大厚度光敏bcb背面制作方法
CN102495239A (zh) * 2011-12-12 2012-06-13 江苏绿扬电子仪器集团有限公司 一种示波器微波薄膜电路模拟前端技术的装置
CN103187312A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 圆片级封装结构中的重布线层的制备方法及形成的结构
CN103203925B (zh) * 2012-01-17 2015-03-11 中国科学院上海微系统与信息技术研究所 一种提升光敏bcb薄膜可靠性的方法
CN103203925A (zh) * 2012-01-17 2013-07-17 中国科学院上海微系统与信息技术研究所 一种提升光敏bcb薄膜可靠性的方法
WO2013107148A1 (en) * 2012-01-17 2013-07-25 Shanghai Institute Of Microsystem And Information Technology,Chinese Academy Of Sciences A method for improving the reliability in thick bcb application utilizing bcb lithography
CN102723306B (zh) * 2012-06-28 2014-10-08 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN102723306A (zh) * 2012-06-28 2012-10-10 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN103474363B (zh) * 2013-09-26 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种基于有机基板技术的封装工艺及封装结构
CN103474363A (zh) * 2013-09-26 2013-12-25 华进半导体封装先导技术研发中心有限公司 一种基于有机基板技术的封装工艺及封装结构
CN104701251B (zh) * 2015-04-03 2017-08-04 中国电子科技集团公司第二十四研究所 有源硅基板的制作方法
CN104701251A (zh) * 2015-04-03 2015-06-10 中国电子科技集团公司第二十四研究所 有源硅基板的制作方法
WO2017024892A1 (zh) * 2015-08-11 2017-02-16 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
JP2018523315A (ja) * 2015-08-11 2018-08-16 華天科技（昆山）電子有限公司Ｈｕａｔｉａｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｋｕｎｓｈａｎ） Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ シリコン基板に埋め込まれたファンアウト型パッケージ構造及びその製造方法
CN105977235A (zh) * 2016-06-30 2016-09-28 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
CN105977235B (zh) * 2016-06-30 2019-04-09 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
US10132712B1 (en) 2016-09-14 2018-11-20 Northrop Grumman Systems Corporation Micro hermetic sensor
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107302167A (zh) * 2017-08-21 2017-10-27 中国电子科技集团公司第二十九研究所 一种在狭小空间中替代线缆进行可靠异形互连的方法
CN109585359B (zh) * 2017-09-29 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109585359A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107819450A (zh) * 2017-11-13 2018-03-20 成都泰美克晶体技术有限公司 一种改进封装结构的全石英晶体谐振器及其制备方法
CN107819450B (zh) * 2017-11-13 2024-01-26 成都泰美克晶体技术有限公司 一种改进封装结构的全石英晶体谐振器及其制备方法
CN109473404A (zh) * 2018-12-06 2019-03-15 麦堆微电子技术（上海）有限公司 一种微波芯片封装结构
CN110517961A (zh) * 2019-08-21 2019-11-29 上海交通大学 减小芯片埋置与光刻图形位置偏差的方法及装置
CN110517961B (zh) * 2019-08-21 2021-08-27 上海交通大学 减小芯片埋置与光刻图形位置偏差的方法及装置
CN111681996B (zh) * 2020-06-22 2022-09-27 中国人民解放军战略支援部队信息工程大学 高安全的芯片封装结构及封装方法
CN111681996A (zh) * 2020-06-22 2020-09-18 中国人民解放军战略支援部队信息工程大学 高安全的芯片封装结构及封装方法
CN111816569A (zh) * 2020-07-28 2020-10-23 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板
CN113200514A (zh) * 2021-04-28 2021-08-03 华南农业大学 硅基共晶键合结构、微机械器件、封装结构及制备方法
CN113552540A (zh) * 2021-08-24 2021-10-26 中国科学院上海微系统与信息技术研究所 三维集成微组装雷达前端模块
CN115148608A (zh) * 2022-06-28 2022-10-04 上海交通大学 硅基su-8薄膜封装的散热优化方法
CN115579299A (zh) * 2022-11-21 2023-01-06 常州承芯半导体有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN102110673B (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN102110673B (zh) 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
US6426545B1 (en) Integrated circuit structures and methods employing a low modulus high elongation photodielectric
TWI643271B (zh) 熱增強型全模製扇出模組
TWI819252B (zh) 半導體核心組件
US6242279B1 (en) High density wire bond BGA
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
US5485038A (en) Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
TWI495075B (zh) 互連結構
US10483184B1 (en) Recursive metal embedded chip assembly
TW201813032A (zh) 具有鈍化互連件的封裝體
EP2213148A2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
CN102110616B (zh) 一种在ltcc基板上实现薄膜多层布线的方法
CN113013125A (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US20230386950A1 (en) 3d fan-out packaging structure of interconnection system with ultra-high density and method for manufacturing the same
US20040074865A1 (en) Hybrid interconnect substrate and method of manufacture thereof
Chen et al. Process development of a novel wafer level packaging with TSV applied in high-frequency range transmission
US20100307801A1 (en) Multilayer ceramic substrate and manufacturing method thereof
US6671950B2 (en) Multi-layer circuit assembly and process for preparing the same
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
CN111757590A (zh) 使嵌入的轨道突出直到不同的高度的部件承载件
US7358116B2 (en) Substrate conductive post formation
JP3272945B2 (ja) 配線基板の製造方法
JP2020098825A (ja) 配線基板及びその製造方法
JP2841888B2 (ja) 多層配線基板及びその製造方法
JPH08255981A (ja) 回路基板形成方法及び回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant