CN111816569A - 封装框架及其制作方法和基板 - Google Patents
封装框架及其制作方法和基板 Download PDFInfo
- Publication number
- CN111816569A CN111816569A CN202010740053.2A CN202010740053A CN111816569A CN 111816569 A CN111816569 A CN 111816569A CN 202010740053 A CN202010740053 A CN 202010740053A CN 111816569 A CN111816569 A CN 111816569A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- core
- core region
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 title claims abstract description 10
- 238000004806 packaging method and process Methods 0.000 title abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 136
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 35
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000010949 copper Substances 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 229910001080 W alloy Inorganic materials 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 229910001000 nickel titanium Inorganic materials 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000007747 plating Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请公开了一种封装框架及其制作方法和基板，该方法包括步骤：提供基础框架，在所述基础框架上表面电镀金属和填充介质形成金属柱和埋芯区，所述介质、所述金属柱和所述埋芯区表面齐平；在齐平表面上形成内置线路层、中间金属柱、中间埋芯区、埋芯区延展层和中间埋芯区延展层，所述中间埋芯区与所述内置线路层和所述中间金属柱连通，去除所述基础框架，对所述埋芯区和所述中间埋芯区进行刻蚀，形成多个埋芯空腔。本申请可根据嵌埋芯片或元件的厚度预设不同深度大小的埋芯空腔，提高了封装的整理利用率，降低了多芯片封装框架的厚度，实现了产品的集成化和轻薄化。
Description
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种封装框架及其制作方法和基板。
技术背景
随着微电子技术的不断发展，便携电子产品和高速收发信息数字产品等超小型和超薄型产品骤增，因此对高密度封装技术要求越来越高，高密度封装技术要求在印制电路板板面上布置安装大量的元件并进行高精密图形和薄型多层化制作，但随着产品集成度的增高高密度电路板制作越来越困难，因此，利用封装框架实现嵌埋式芯片的封装方法得以大力发展。支撑框架结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、良好的散热性和有竞争力的单价。
目前，市面上的封装框架多为同一层嵌埋相同型号的电子元器件，无法实现厚度不同器件的兼容嵌埋，或者通过增层实现不同厚度的器件嵌埋造成厚度空间浪费，无法将厚度最优化，制约了封装框架的整体厚度要求，并不能满足封装基板的轻薄化和集成化要求。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种封装框架及其制作方法和基板，以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：
第一方面，本申请实施例提供了一种封装框架制作方法，包括以下步骤：
S100、提供基础框架，在所述基础框架上表面电镀金属和填充介质形成金属柱和埋芯区，所述介质、所述金属柱和所述埋芯区表面齐平；
S200、在齐平表面上依次形成第一层内置线路层、中间金属柱、第一中间埋芯区和第一层埋芯区延展层，所述第一层埋芯区延展层用于拓展所述埋芯区，所述第一中间埋芯区与所述第一层内置线路层和所述中间金属柱连通；
S300、在所述第一层内置线路层、所述中间金属柱、所述第一中间埋芯区和所述第一层埋芯区延展层中间填充介质、固化并磨平，使所述介质、所述第一层内置线路层、所述中间金属柱、所述第一中间埋芯区和所述第一层埋芯区延展层表面齐平；
S400、当中间埋芯区数量大于等于2时，重复步骤S200和步骤S300、形成第N层内置线路层、中间金属柱、第N层埋芯区延展层、第N中间埋芯区和与第N-1、N-2，……，2，1中间埋芯区对应的第1,2,……N-2，N-1中间埋芯区延展层，所述第N层埋芯区延展层用于拓展所述埋芯区，所述第X中间埋芯区延展层用于拓展所述第N-X中间埋芯区，所述第N中间埋芯区与所述第N层内置线路层和所述中间金属柱连通，N为大于等于2的整数，X为小于N的整数；
S500、去除所述基础框架，对所述埋芯区、所有埋芯区延展层、所有中间埋芯区和所有中间埋芯区延展层进行刻蚀，形成多个埋芯空腔。
根据本申请第一方面实施例的封装框架制作方法，至少具有以下有益效果：第一方面，本申请可根据嵌埋芯片或元件的厚度预设不同深度大小的埋芯空腔，提高了封装的整理利用率，降低封装框架的厚度，实现产品的集成化和轻薄化；第二方面，本申请在封装框架内部实现线路层预置，减少了后续埋入芯片后的线路层数和工艺，避免了后续埋入芯片后再加层引起良率损失，降低生产成本；第三方面，封装框架各层金属柱采用电镀铜柱制造而成，铜柱均匀无明显上下直径差异，利于信号稳定传输和散热。
可选地，在本申请的一个实施例中，所述基础框架包括从下到上依次连接的介质层、第一金属层和第二金属层，去除所述基础框架包括以下步骤：
将所述第一金属层和所述第二金属层进行分离，移除所述介质层和所述第一金属层；
通过刻蚀工艺去除所述第二金属层。
可选地，在本申请的一个实施例中，还包括在内置线路层上表面形成刻蚀阻挡层，所述刻蚀阻挡层设置在中间埋芯区底部。
可选地，在本申请的一个实施例中，所述刻蚀阻挡层材料为镍金属、钛金属和镍钛合金，所述刻蚀阻挡层厚度为3um到15um。
可选地，在本申请的一个实施例中，多个所述埋芯空腔呈阶梯状分布，用于嵌埋不同大小的电子元件。
可选地，在本申请的一个实施例中，还包括形成金属种子层，所述金属种子层设置在内置线路层、所述中间金属柱、埋芯区延展层、中间埋芯区和中间埋芯区延展层底部。
可选地，在本申请的一个实施例中，所述金属种子层材料包括钛金属、铜金属和钛钨合金，所述金属种子层厚度为0.5um到3um。
第二方面，本申请实施例提供一种封装框架，包括：
多个金属柱，用于散热和导电；
多个埋芯空腔，与所述金属柱相邻或相通，用于嵌埋电子元件；
介质，填充在所述金属柱和所述埋芯空腔之间；
内置线路层，设置在所述介质中，与多个所述埋芯空腔之一和所述金属柱连通。
根据本申请第二方面实施例的封装框架，至少具有以下有益效果：第一方面，本申请可根据嵌埋芯片或元件的厚度预设不同深度大小的埋芯空腔，提高了封装的整理利用率，降低封装框架的厚度，实现产品的集成化和轻薄化；第二方面，本申请在封装框架内部实现线路层预置，减少了后续埋入芯片后的线路层数和工艺，避免了后续埋入芯片后再加层引起良率损失，降低生产成本；第三方面，封装框架各层金属柱采用电镀铜柱制造而成，铜柱均匀无明显上下直径差异，利于信号稳定传输和散热。
可选地，在本申请的一个实施例中，多个所述埋芯空腔呈阶梯状分布，用于嵌埋不同大小的电子元件。
第三方面，本申请实施例提供一种基板，包括如上第二方面所述的封装框架。
根据本申请第三方面实施例的基板，至少具有以下有益效果：第一方面，本申请可根据嵌埋芯片或元件的厚度预设不同深度大小的埋芯空腔，提高了封装的整理利用率，降低封装框架的厚度，实现产品的集成化和轻薄化；第二方面，本申请在封装框架内部实现线路层预置，减少了后续埋入芯片后的线路层数和工艺，避免了后续埋入芯片后再加层引起良率损失，降低生产成本；第三方面，封装框架各层金属柱采用电镀铜柱制造而成，铜柱均匀无明显上下直径差异，利于信号稳定传输和散热。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的封装框架制作方法的步骤流程图；
图2至图16是本申请另一个实施例提供的封装框架制作方法中间状态的截面图；
图17是本申请另一个实施例提供的封装框架的截面图。
附图标记：
基础框架100、介质层110、第一金属层120、第二金属层130、开窗140、金属柱200、中间金属柱200a、埋芯区300、第一中间埋芯区310、第一中间埋芯区延展层310a、第二中间埋芯区320、第一层埋芯区延展层300a、第二层埋芯区延展层300b、介质400、第一层内置线路层500a、第二层内置线路层500b、刻蚀阻挡层700、金属种子层800、感光阻挡层900、埋芯空腔600。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例，本申请之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案，但其不能理解为对本申请保护范围的限制。
在申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1至图16，本申请的一个实施例提供的一种封装框架制作方法包括以下步骤：
步骤S100，提供基础框架100，在基础框架100上表面电镀金属和填充介质400形成金属柱200和埋芯区300，介质400、金属柱200和埋芯区300表面齐平；具体地，如图2所示，首先准备一个基础框架(DTF)100，基础框架100从下到上依次包括介质400层110、18um厚度的铜层、3um厚度铜层、3um厚度镍层和3um厚度铜层，其中18um厚度的铜层组成第一金属层120，3um厚度铜层、3um厚度镍层和3um厚度铜层组成第二金属层130，需要说明的是，后续工艺中需要对第一金属层120和第二金属层130进行分板操作，具体为对18um厚度的铜层和与之相邻的3um厚度铜层进行分离，但因分板制程中单独的两层金属板容易产生爆板情况，因此在18um厚度的铜层下表面结合一层介质层110，在3um厚度铜层上表面结合镍层和铜层，金属层之间是通过物理压合的方式进行连接的，通过物理压合可以方便后续的物理分板操作；在最上层铜层上表面层压感光阻挡层900，具体为光刻胶材料，对光刻胶进行曝光和显影形成开窗140图案；如图3所示，电镀金属，使金属填充在开窗140内部形成金属柱200和埋芯区300，去除光刻胶，电镀的金属材料通常为金属铜，金属柱200厚度根据设计需求进行设置；如图4所示，层压介质400并固化，对固化后的介质400进行减薄到目标厚度，使介质400层110与金属柱200和埋芯区300齐平，露出金属柱200和埋芯区300的上表面，需要说明的是，介质400材料一般为有机无机介电材料的一种或多种的混合物，具体包括聚酰亚胺、环氧树脂，双马来酰亚胺，三嗪树脂，陶瓷填料和玻璃纤维等材料，介质400厚度视产品设计而定，一般厚度在15um-220um，减薄方式包括等离子刻蚀、物理磨板或抛光或者以上方式中的一种或者多种结合。
步骤S200，在齐平表面上依次形成第一层内置线路层500a、中间金属柱200a、第一中间埋芯区310和第一层埋芯区延展层300a，第一层埋芯区延展层300a用于拓展埋芯区300，第一中间埋芯区310与第一层内置线路层500a和中间金属柱200a连通，具体地，如图5所示，通过化学电镀或物理溅射的方式在齐平的上表面整面形成一层金属种子层800，常用的金属种子层800材料包括钛金属、铜金属和钛钨合金，但不仅限于上述金属，金属种子层800厚度一般在0.5um-3um之间，在金属种子层800上层压感光阻挡层900光刻胶，并曝光显影形成第一层内置线路层500a的图形，电镀金属形成第一层内置线路层500a，第一层内置线路层500a设置在金属柱200和埋芯区300对应位置上部，通过金属种子层800进行连通，电镀金属材料为铜金属，但不局限为铜，线路厚度一般在5um-50um之间；如图6所示，去除光刻胶，并刻蚀金属种子层800，使金属种子层800与第一层内置线路层500a保持一致。
步骤S300，在第一层内置线路层500a、中间金属柱200a、第一中间埋芯区310和第一层埋芯区延展层300a中间填充介质、固化并磨平，使介质、第一层内置线路层、中间金属柱、第一中间埋芯区和第一层埋芯区延展层表面齐平；
S400、当中间埋芯区数量大于等于2时，重复步骤S200和步骤S300、形成第N层内置线路层、中间金属柱、第N层埋芯区延展层、第N中间埋芯区和与第N-1、N-2，……，2，1中间埋芯区对应的第1,2,……N-2，N-1中间埋芯区延展层，第N层埋芯区延展层用于拓展埋芯区(300)，第X中间埋芯区延展层用于拓展第N-X中间埋芯区，第N中间埋芯区与第N层内置线路层和中间金属柱(200a)连通，N为大于等于2的整数，X为小于N的整数；具体地，如图6所示，在上表面层压介质400并固化，再一次减薄介质400至目标厚度，露出第一层内置线路层500a和第一层埋芯区延展层300a上表面，需要说明的是，形成金属种子层800的目的在于增强第一层内置线路层500a与下方金属柱200和下方埋芯区300金属的粘附性，提高电气或者散热质量；如图7所示，通过化学镀铜或物理溅射的方式再一次在第一层内置线路层500a上表面形成一层金属种子层800，再在金属种子层800上层压感光阻挡层900光刻胶，并曝光显影形成刻蚀阻挡层700的图案，电镀金属形成刻蚀阻挡层700，刻蚀阻挡层700材料包括镍金属钛金属和镍钛合金，在本申请的一些实施例中，优选的，采用金属镍，后续步骤会在刻蚀阻挡层700上形成中间埋芯区，并最终刻蚀金属形成埋芯空腔600，通过刻蚀阻挡层700可以更好的控制后续刻蚀速度和提高刻蚀质量，刻蚀阻挡层厚度一般在3um-15um之间；如图8所示，去除感光阻挡层900光刻胶，重新贴附新的感光阻挡层900光刻胶并进行光刻图形化处理形成中间金属柱200a、第一中间埋芯区310和第一层埋芯区延展层300a对应的图案，电镀金属形成中间金属柱200a、第一中间埋芯区310和第一层埋芯区延展层300a，电镀金属一般为铜，但不局限于铜；如图9所示，去除感光阻挡层900光刻胶，并刻蚀金属种子层800，使金属种子层800与中间金属柱200a、第一中间埋芯区310和第一层埋芯区延展层300a保持一致，层压介质400并固化，减薄介质400至目标厚度，厚度在15um-220um之间，需要说明的是，介质400减薄厚度与填充的金属结构相关，在本步骤中，介质400厚度需要与内置的中间金属柱200a和第一中间埋芯区310齐平，因此对应的介质400厚度在15um-220um之间；如图10所示，通过化学镀铜或物理溅射的方式又一次在上表面形成厚度为0.5-3um的金属种子层800，在金属种子层800上层压感光阻挡层900光刻胶，并曝光显影形成第二层内置线路层500b对应的图案，电镀金属形成第二层内置线路层500b，此步工艺形成的第二层内置线路层500b用于继续连通下一步工艺中的第二中间埋芯区320。
如图11所示，去除感光阻挡层900光刻胶，刻蚀金属种子层800，层压介质400固化并减薄至目标厚度，如图12所示，通过化学镀铜或物理溅射的方式在框架表面形成厚度为0.5-3um的金属种子层800，在金属种子层800上层压感光阻挡层900光刻胶，曝光显影再一次形成刻蚀阻挡层700，电镀金属形成刻蚀阻挡层700，如图13所示，去除光刻胶，重新贴附感光阻挡层900，并图形化处理和电镀金属形成中间金属柱200a和第二层埋芯区延展层300b、第一中间埋芯区310、第一中间埋芯区延展层310a以及第二中间埋芯区320，其中第二中间埋芯区320较之前的第一中间埋芯区310体积更小，下方同样设置有刻蚀阻挡层700；如图14所示，去除光刻胶，刻蚀种子层，层压介质400并减薄至指定厚度，使封装框架上表面齐平，露出最上层金属材料。
需要说明的是，内置线路层的层数与中间埋芯区的数量相对应，数量均至少为一个，包括一个或多个内置线路层和中间埋芯区，优选地，在本申请的一些实施例中，以两层内置线路层和两个中间埋芯区为例进行描述，一个或者多个中间埋芯区与埋芯区300呈阶梯状分布，中间埋芯区随着数量的增加体积变小，为了避免浪费封装框架空间，在体积小的中间埋芯区下方预制与中间埋芯区对应连接内置线路层，既可以节约封装框架空间，合理控制封装框架厚度，又可以进行对芯片或多电子元件的集成封装，实现集成化和小型化。
步骤S500，去除基础框架100，对埋芯区300、中间埋芯区300a进行刻蚀，形成多个埋芯空腔600，具体地，如图15所示，在封装框架的上表面贴附感光阻挡层900光刻胶并整板曝光，实现上表面保护，在将基础框架100中的18um厚铜层和3um厚铜层进行分板处理，因为最初是通过物理压层进行连接，因此可通过物理剥离直接进行分板，移出18um厚铜层以及18um厚铜层连接的介质层110，如图16所示，对连接在框架下表面的3um厚铜、3um镍铜和3um厚铜通过刻蚀的方式完全去除，使封装框架下表面的介质400、金属柱200和埋芯区300露出；如图17所示，去除感光阻挡层900光刻胶，并重新贴附光刻胶，进行光刻图形化处理，露出封装框架上表面的埋芯区300和各个中间埋芯区，对埋芯区300和各个中间埋芯区的金属进行刻蚀，形成多个大小不同的埋芯空腔600，最后去除光刻胶得到具有呈台阶分布结构埋芯空腔600的封装框架。
需要说明的是，本申请的封装框架至少包含一层内置线路层以及至少具有两个不同大小的埋芯空腔600，实现多电子元件或多不同类型的芯片进行集成封装，在本申请的一个实施例中，以具有呈两个台阶分布的埋芯空腔600和两层内置线路层的封装框架为例进行描述，另外，上述实施例为一个单位的示意结构，实际产品为阵列结构，通过切割可分成若干上述结构，均属于本申请的保护范围。
基于上述封装框架制作方法，提出本申请的封装框架的各个实施例。
参照图17，本申请的另一个实施例还提供了一种封装框架，包括多个金属柱200，用于散热和导电；多个埋芯空腔600，与金属柱200相邻或相通，用于嵌埋电子元件；介质400，填充在金属柱200和埋芯空腔600之间；内置线路层，设置在介质400中，与多个埋芯空腔600之一和金属柱200连通。
在一实施例中，封装框架由介质400和金属柱200进行支撑，在介质400内设置有多个埋芯空腔600以及第一层内置线路层500a和第二层内置线路层500b，其中埋芯空腔600根据设计需求设计成不同体积大小，用于嵌埋不同大小的的电子元件或芯片，多个埋芯空腔600分布在介质400内部，并通过各个层次的内置线路层和金属柱200进行连通，实现散热与电极的引出，各个内置线路层设置在封装框架内部，既可以节约封装框架空间，合理控制封装框架厚度，又可以进行对芯片或多电子元件的集成封装，实现集成化和小型化。
参照图17，本申请提供的一个实施例中，多个埋芯空腔600呈阶梯状分布，用于嵌埋不同大小的电子元件。在一实施例中，多个埋芯空腔600按照体积大小呈阶梯状分布，可以嵌埋对应体积大小的芯片与电子元件，多个埋芯空腔600还可以设置成其他形状分布的结构，如垂直方向上高低错落分布，或无规则分布等均属于本申请的保护范围。
本申请的另一个实施例还提供了一种基板，该基板包括有如上任一实施例中的封装框架。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种封装框架制作方法，其特征在于，包括以下步骤：
S100、提供基础框架，在所述基础框架上表面电镀金属和填充介质形成金属柱和埋芯区，所述介质、所述金属柱和所述埋芯区表面齐平；
S200、在齐平表面上依次形成第一层内置线路层、中间金属柱、第一中间埋芯区和第一层埋芯区延展层，所述第一层埋芯区延展层用于拓展所述埋芯区，所述第一中间埋芯区与所述第一层内置线路层和所述中间金属柱连通；
S300、在所述第一层内置线路层、所述中间金属柱、所述第一中间埋芯区和所述第一层埋芯区延展层中间填充介质、固化并磨平，使所述介质、所述第一层内置线路层、所述中间金属柱、所述第一中间埋芯区和所述第一层埋芯区延展层表面齐平；
S400、当中间埋芯区数量大于等于2时，重复步骤S200和步骤S300、形成第N层内置线路层、中间金属柱、第N层埋芯区延展层、第N中间埋芯区和与第N-1、N-2，……，2，1中间埋芯区对应的第1,2,……N-2，N-1中间埋芯区延展层，所述第N层埋芯区延展层用于拓展所述埋芯区，第X中间埋芯区延展层用于拓展所述第N-X中间埋芯区，所述第N中间埋芯区与所述第N层内置线路层和所述中间金属柱连通，N为大于等于2的整数，X为小于N的整数；
S500、去除所述基础框架，对所述埋芯区、所有埋芯区延展层、所有中间埋芯区和所有中间埋芯区延展层进行刻蚀，形成多个埋芯空腔。
2.根据权利要求1所述的封装框架制作方法，其特征在于：所述基础框架包括从下到上依次连接的介质层、第一金属层和第二金属层，去除所述基础框架包括以下步骤：
将所述第一金属层和所述第二金属层进行分离，移除所述介质层和所述第一金属层；
通过刻蚀工艺去除所述第二金属层。
3.根据权利要求1所述的封装框架制作方法，其特征在于：还包括在内置线路层上表面形成刻蚀阻挡层，所述刻蚀阻挡层设置在中间埋芯区底部。
4.根据权利要求3所述的封装框架制作方法，其特征在于，所述刻蚀阻挡层材料为镍金属、钛金属和镍钛合金，所述刻蚀阻挡层厚度为3um到15um。
5.根据权利要求1所述的封装框架制作方法，其特征在于，多个所述埋芯空腔呈阶梯状分布，用于嵌埋不同大小的电子元件。
6.根据权利要求1所述的封装框架制作方法，其特征在于，还包括形成金属种子层，所述金属种子层设置在内置线路层、所述中间金属柱、埋芯区延展层、中间埋芯区和中间埋芯区延展层底部。
7.根据权利要求6所述的封装框架制作方法，其特征在于，所述金属种子层材料包括钛金属、铜金属和钛钨合金，所述金属种子层厚度为0.5um到3um。
8.一种封装框架，其特征在于，包括：
多个金属柱，用于散热和导电；
多个埋芯空腔，与所述金属柱相邻或相通，用于嵌埋电子元件；
介质，填充在所述金属柱和所述埋芯空腔之间；
内置线路层，设置在所述介质中，与多个所述埋芯空腔之一和所述金属柱连通。
9.根据权利要求8所述的封装框架，其特征在于，多个所述埋芯空腔呈阶梯状分布，用于嵌埋不同大小的电子元件。
10.一种基板，包括如权利要求8至9任一所述的封装框架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010740053.2A CN111816569B (zh) | 2020-07-28 | 2020-07-28 | 封装框架及其制作方法和基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010740053.2A CN111816569B (zh) | 2020-07-28 | 2020-07-28 | 封装框架及其制作方法和基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111816569A true CN111816569A (zh) | 2020-10-23 |
| CN111816569B CN111816569B (zh) | 2022-04-08 |
Family
ID=72862924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010740053.2A Active CN111816569B (zh) | 2020-07-28 | 2020-07-28 | 封装框架及其制作方法和基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816569B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451259A (zh) * | 2021-05-14 | 2021-09-28 | 珠海越亚半导体股份有限公司 | 一种多器件分次嵌埋封装基板及其制造方法 |
| CN117080087A (zh) * | 2023-10-13 | 2023-11-17 | 季华实验室 | 一种扇出型板级封装方法及扇出型板级封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971895A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 芯片埋入基板的封装结构 |
| JP2007150123A (ja) * | 2005-11-30 | 2007-06-14 | Ngk Spark Plug Co Ltd | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 |
| JP2009289790A (ja) * | 2008-05-27 | 2009-12-10 | Japan Radio Co Ltd | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 |
| CN102110673A (zh) * | 2010-10-27 | 2011-06-29 | 中国科学院上海微系统与信息技术研究所 | 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 |
| CN106471612A (zh) * | 2014-06-27 | 2017-03-01 | 索尼公司 | 半导体器件及其制造方法 |
| US20170301658A1 (en) * | 2014-07-11 | 2017-10-19 | Siliconware Precision Industries Co., Ltd. | Fabrication method of package structure |
| CN105679682B (zh) * | 2014-12-05 | 2019-02-12 | 珠海越亚封装基板技术股份有限公司 | 具有矩形空腔阵列的聚合物框架的制造方法 |
| US20190103530A1 (en) * | 2017-09-29 | 2019-04-04 | KAISTAR Lighting (Xiamen) Co., Ltd | Packaging frame and manufacturing method of packaging frame |
-
2020
- 2020-07-28 CN CN202010740053.2A patent/CN111816569B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971895A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 芯片埋入基板的封装结构 |
| JP2007150123A (ja) * | 2005-11-30 | 2007-06-14 | Ngk Spark Plug Co Ltd | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 |
| JP2009289790A (ja) * | 2008-05-27 | 2009-12-10 | Japan Radio Co Ltd | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 |
| CN102110673A (zh) * | 2010-10-27 | 2011-06-29 | 中国科学院上海微系统与信息技术研究所 | 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 |
| CN106471612A (zh) * | 2014-06-27 | 2017-03-01 | 索尼公司 | 半导体器件及其制造方法 |
| US20170301658A1 (en) * | 2014-07-11 | 2017-10-19 | Siliconware Precision Industries Co., Ltd. | Fabrication method of package structure |
| CN105679682B (zh) * | 2014-12-05 | 2019-02-12 | 珠海越亚封装基板技术股份有限公司 | 具有矩形空腔阵列的聚合物框架的制造方法 |
| US20190103530A1 (en) * | 2017-09-29 | 2019-04-04 | KAISTAR Lighting (Xiamen) Co., Ltd | Packaging frame and manufacturing method of packaging frame |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451259A (zh) * | 2021-05-14 | 2021-09-28 | 珠海越亚半导体股份有限公司 | 一种多器件分次嵌埋封装基板及其制造方法 |
| CN113451259B (zh) * | 2021-05-14 | 2023-04-25 | 珠海越亚半导体股份有限公司 | 一种多器件分次嵌埋封装基板及其制造方法 |
| TWI823387B (zh) * | 2021-05-14 | 2023-11-21 | 大陸商珠海越亞半導體股份有限公司 | 一種多器件分次嵌埋封裝基板及其製造方法 |
| CN117080087A (zh) * | 2023-10-13 | 2023-11-17 | 季华实验室 | 一种扇出型板级封装方法及扇出型板级封装结构 |
| CN117080087B (zh) * | 2023-10-13 | 2024-02-13 | 季华实验室 | 一种扇出型板级封装方法及扇出型板级封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111816569B (zh) | 2022-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782405B1 (ko) | 인쇄회로기판 제조방법 | |
| US7935891B2 (en) | Wiring board manufacturing method | |
| US7528480B2 (en) | Circuit board, semiconductor device, and manufacturing method of circuit board | |
| JP6436396B2 (ja) | 半導体パッケージング用の多層基板および多層基板を製造する方法 | |
| JP6797521B2 (ja) | ダイパッケージ及びダイパッケージを作製する方法 | |
| CN107689333A (zh) | 半导体封装件及其形成方法 | |
| TW201639087A (zh) | 具有矩形空腔陣列的聚合物框架的製造方法 | |
| CN104332414A (zh) | 嵌入式芯片的制造方法 | |
| US20210273036A1 (en) | In-plane inductors in ic packages | |
| TW200921876A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
| WO2002023631A2 (en) | Direct build-up layer on an encapsulated die package having a moisture barrier structure | |
| CN102405524A (zh) | 集成电路微模块 | |
| CN111816569B (zh) | 封装框架及其制作方法和基板 | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| CN101409238A (zh) | 无核层封装基板的制作方法 | |
| CN106257966A (zh) | 电路板及其制造方法 | |
| CN112103195B (zh) | 一种具有围坝的封装结构及其制造方法 | |
| KR102612326B1 (ko) | 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품 | |
| US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
| CN111146091B (zh) | 一种散热封装结构的制造方法及散热结构 | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| CN103456715B (zh) | 中介基材及其制作方法 | |
| JP2012104521A (ja) | 回路基板の製造方法 | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 | |
| KR20090038758A (ko) | 패키지 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |