CN102405524A - 集成电路微模块 - Google Patents

集成电路微模块 Download PDF

Info

Publication number
CN102405524A
CN102405524A CN2010800181469A CN201080018146A CN102405524A CN 102405524 A CN102405524 A CN 102405524A CN 2010800181469 A CN2010800181469 A CN 2010800181469A CN 201080018146 A CN201080018146 A CN 201080018146A CN 102405524 A CN102405524 A CN 102405524A
Authority
CN
China
Prior art keywords
integrated circuit
epoxy resin
resin layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800181469A
Other languages
English (en)
Inventor
P·斯米斯
P·约翰森
P·迪恩
R·R·拉佐克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/390,349 external-priority patent/US7843056B2/en
Priority claimed from US12/479,707 external-priority patent/US7901981B2/en
Priority claimed from US12/479,715 external-priority patent/US7901984B2/en
Priority claimed from US12/479,709 external-priority patent/US7898068B2/en
Priority claimed from US12/479,713 external-priority patent/US7842544B2/en
Priority claimed from US12/643,924 external-priority patent/US7902661B2/en
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN102405524A publication Critical patent/CN102405524A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在一个方面，描述一种由多个紧邻堆叠的固化平面化感光成像介电层所组成的集成电路封装。至少一个互连层设置在一对相邻介电层之间。集成电路定位在介电层的一个或多个中，使得介电层的至少一个遍布集成电路的有源表面。集成电路至少部分通过互连层与封装表面上的I/O焊盘电耦合。在具体实施例中，封装能够包括热导管、散热器、多个集成电路、一个或多个介电层、传感器、光元件、无源装置和/或具有嵌入组件的衬底。还描述用于形成上述封装的各种方法。

Description

集成电路微模块
技术领域
一般来说，本发明涉及集成电路(IC)的封装。更具体来说，本发明涉及集成电路微模块。
背景技术
存在用于封装集成电路(IC)小片的许多常规过程。一些封装技术考虑创建将多个电子装置(例如集成电路、诸如电感器、电容器、电阻器之类的无源组件或者铁磁材料等)结合到单个封装中的电子模块。结合一个以上集成电路小片的封装经常称作多芯片模块。一些多芯片模块包括支承各种组件的衬底或转接板(interposer)，而其它多芯片模块利用引线框、小片或其它结构来支承各种其它封装组件。
几种多芯片模块封装技术设法使用例如层合膜或多个堆叠芯片载体将多个互连层集成到封装中。虽然用于封装电子模块的现有布置和方法是适用的，但是存在研制提供满足各种不同封装应用的需要的节省成本方式的改进封装技术的持续努力。
发明内容
为了实现本发明的上述及其它目的，描述各种集成电路封装布置，它们由多个紧邻堆叠的平面化感光成像介电层组成。在各个实施例中，至少一个互连层设置在相邻的介电层对之间。集成电路可定位在介电层的一个或多个中，使得介电层的至少一个遍布集成电路的有源表面。集成电路可通过互连层和/或贯穿对应介电层的传导通孔来与封装表面的I/O焊盘电耦合。在具体实施例中，封装能够包括散热器、热导管、多个集成电路、互连层和/或电连接封装的不同组件和/或无源装置的传导通孔。在一些具体实施例中，环氧树脂层由诸如SU-8之类的适当环氧树脂来形成。
在一些实施例中，诸如电容器、电阻器、电感器、磁组件、MEMS装置、传感器、薄膜电池结构、密封锂或其它电池、天线等装置可形成为关联互连层的一部分或者另外在封装的制造期间原位形成。
在又一些实施例中，散热器或者散热或热扩散层可在封装中形成。作为补充或替代，可提供衬底以支承堆叠介电层。封装还能够包括用于将热量从内部传导到封装边缘的热导管。
描述用于形成集成电路微模块的各种方法。在本发明的一个方面，环氧树脂层依次沉积在衬底之上，以便在衬底之上形成平面化的环氧树脂层。环氧树脂层使用旋涂来沉积。层的至少一部分在沉积之后但在下一个环氧树脂层被沉积之前以光刻方式来形成图案。在对环氧树脂层形成图案之后但在沉积下一个环氧树脂层之前，在形成图案的环氧树脂层的至少一部分中形成开口。集成电路放置在开口之一中。在放置集成电路之后沉积环氧树脂层的至少一个，以便覆盖集成电路。至少一个传导互连层在关联环氧树脂层之上形成。形成多个外部封装触点。集成电路至少部分通过传导互连层的一个或多个与外部封装触点电连接。
传导互连层能够使用各种技术来形成。在一个实现中，沉积籽晶层，使得籽晶层覆盖特定环氧树脂层中的开口的视区(field)、底部和侧壁。光致抗蚀剂层沉积在籽晶层之上。所沉积的光致抗蚀剂层以光刻方式来形成图案。去除光致抗蚀剂层的部分，这使籽晶层的部分外露。将传导材料电镀到籽晶层的外露部分上。因此，传导材料实质同时积聚在环氧树脂层的开口的视区、底部和侧壁上。上述实现形成具有至少一个传导迹线和至少一个传导通孔的互连层。
各个实施例使用晶圆级过程实质同时来形成多个集成电路微模块。每个这种微模块能够包括一个或多个集成电路和多个平面化环氧树脂层。
在一些实施例中，环氧树脂层由SU-8制成。衬底能够由包括硅、G10-FR4和玻璃的各种材料来形成。能够使用背磨或者另一种适当过程去除衬底的至少一部分。
描述用于改进从集成电路微模块耗散热量的各种设备和方法。本发明的一个方面涉及具有一个或多个热导管的集成电路封装。在这个方面，集成电路封装包括多个固化平面化介电层。电气装置嵌入介电层的至少一个中。至少一个导电互连层嵌入介电层的一个或多个中。由导热材料所制成的热导管嵌入至少一个关联介电层中。热导管将电气装置与集成电路封装的一个或多个外部表面热耦合。
在各个实施例中，热导管能够弯曲、形成分支和/或沿实质不同方向延伸。能够存在多个热导管。具体实施例涉及一种热导管，它设置成传送热量但不传送电数据信号。热导管能够将电气装置热耦合到一个或多个散热器。
本发明的另一个实施例涉及一种用于形成具有一个或多个热导管的集成电路封装的方法。环氧树脂层依次沉积在衬底之上。环氧树脂层的至少一部分以光刻方式来形成图案。电气装置放置于一个或多个关联环氧树脂层之上。导电互连层和热导管在一个或多个关联环氧树脂层之上形成。互连层和热导管能够实质同时形成。
描述用于形成集成电路封装的各种设备和方法。本发明的一个方面涉及用于封装微系统的晶圆级方法。提供具有金属通孔的衬底。多个微系统在衬底的顶面上形成。每个微系统形成为包括多个平面化感光成像环氧树脂层、一个或多个互连层和集成电路。各互连层嵌入关联环氧树脂层中。集成电路定位在至少一个关联环氧树脂层中。微系统的互连层形成为使得互连层的至少一部分与衬底中的金属通孔的一个或多个电耦合。模制材料施加在衬底的顶面和微系统之上，以便形成模制结构。将模制结构分离成单件，以便形成单独集成电路封装。集成电路封装的每个包含至少一个微系统。
衬底能够由包括Si、G10-FR4和玻璃的各种适当材料来制成。在一个实施例中，衬底没有预制成具有通孔。能够通过在衬底中形成孔，并且将传导材料电镀到孔中，来形成具有通孔的衬底。孔和通孔可以或者可以不完全穿透衬底。各个实施例涉及使用各种过程(例如背磨)去除衬底的一部分，以便使通孔的一部分外露。
一个实施例涉及蚀刻衬底的底面，以便形成空腔。能够包括诸如光伏电池、生物传感器、气体传感器、电磁传感器等的大范围传感器的感测元件放置于空腔中或者在空腔中形成。去除衬底的部分，以便在衬底中形成孔。将传导材料电镀到孔中，以便形成金属通孔。这些金属通孔的至少一部分与感测元件电耦合。
另一个实施例涉及在牺牲衬底之上形成微系统和传导焊盘。导电材料施加到衬底的顶面，以便形成衬底接合焊盘。多个微系统在衬底的顶面上形成。微系统的每个包括多个相邻堆叠的平面化感光成像环氧树脂层、一个或多个互连层和一个或多个集成电路。互连层的至少一个形成为使得它与衬底接合焊盘的一个或多个电耦合。模制材料施加在晶圆的顶面之上，以便形成模制晶圆结构，由此密封微系统的每一个。将模制晶圆结构分离成单件，以便形成单独集成电路封装。各集成电路封装包括多个微系统的至少一个。去除衬底的至少一部分，以便使衬底接合焊盘外露。
各个实施例涉及通过执行上述方法中的操作的部分或全部来产生的设备。例如，一个实施例涉及具有金属通孔的衬底和/或其顶面上的导电接合焊盘。多个微系统在衬底的顶面上形成。衬底的顶面和微系统覆盖有模制材料。
描述用于形成集成电路封装的各种设备和方法。本发明的一个方面涉及一种用于形成微系统以及微系统中的一个或多个无源装置的方法。环氧树脂层依次沉积在衬底之上，以便在衬底之上形成多个平面化环氧树脂层。环氧树脂层通过旋涂来沉积。环氧树脂层的至少一部分在沉积之后但在下一个环氧树脂层被沉积之前以光刻方式来形成图案。具有多个I/O接合焊盘的集成电路放置在关联环氧树脂层上。至少一个传导互连层在关联环氧树脂层之上形成。无源组件在环氧树脂层的至少一个中形成。无源组件经由互连层的至少一个与集成电路电耦合。形成多个外部封装触点。集成电路至少部分通过传导互连层的一个或多个电连接到外部封装触点。上述操作能够在晶圆级执行，以便实质同时形成多个微系统。
一个或多个无源组件能够定位在微系统内的大量位置中。能够形成用于各种用途的无源组件。例如，无源组件可以是电阻器、电容器、电感器、磁芯、MEMS装置、传感器、光伏电池或者任何其它适当装置。
各种技术能够用于形成无源装置。例如，各无源组件能够与微系统的其它部分、例如另一个无源组件和/或互连层的一个或多个实质同时形成。在一些实施例中，薄膜晶体管可通过在环氧树脂层之上溅射金属来形成。电感器绕组可通过在环氧树脂层的至少一个之上溅射或电镀金属层来形成。电容器可通过将薄介电层夹在沉积于环氧树脂层之上的金属板之间来形成。电感器或传感器的磁芯可通过在环氧树脂层之上溅射或电镀铁磁材料来形成。
本发明的一个方面涉及一种集成电路封装，其中一个或多个集成电路嵌入衬底中，并且覆盖有感光成像环氧树脂层。集成电路定位在衬底顶面的空腔中。环氧树脂层在衬底的顶面和集成电路的有源面之上形成。互连层在环氧树脂层之上形成，并且与集成电路电耦合。
附加集成电路、互连层和/或环氧树脂层能够根据需要或者适合于特定应用来堆叠于衬底之上。衬底和环氧树脂层能够包括大量组件、有源和无源装置，例如传感器、电感器、电容器、电阻器、热导管、光伏电池等等。
衬底能够具有大量特征，取决于特定应用的需要。例如，衬底能够是电接地并且与一个或多个嵌入集成电路和/或触点电和热耦合的掺杂硅晶圆。在一个实施例中，衬底至少部分是透光的，并且衬底中的光装置能够通过衬底进行通信。又一个实施例涉及衬底的空腔中通过气隙与空腔的侧壁分离的集成电路。这种布置能够在集成电路因温度变化而膨胀时帮助降低对集成电路的应力。
本发明的附加实施例涉及用于形成上述集成电路封装的方法。
附图说明
通过参照结合附图的以下描述，可以透彻地理解本发明及其优点，附图包括：
图1示出按照本发明的一个实施例、包含多个集成电路和互连层的封装的图解截面图。
图2是示出按照本发明的一个实施例、用于封装集成电路的晶圆级过程的过程流程图。
图3A-3L示出图2的过程中的所选步骤的图解截面图。
图4A-4E示出按照本发明的各个备选实施例的封装的图解截面图。
图5A-5H示出按照本发明的另一个实施例、用于封装集成电路的晶圆级过程中的所选步骤。
图6A-6C示出按照本发明的另一个实施例、用于封装集成电路的晶圆级过程中的所选步骤。
图7A-7C示出按照本发明的又一个实施例、用于封装集成电路的晶圆级过程中的所选步骤。
图8A-8B示出按照本发明的各个实施例、各包括具有嵌入集成电路的衬底的封装的图解截面图。
图9A-9G示出按照本发明的另一个实施例、用于形成各包括具有嵌入集成电路的衬底的封装的晶圆级过程中的所选步骤。
图10A-10D示出按照本发明的各个实施例的封装布置的图解截面图。
附图中，相似参考标号有时用于表示相似结构元件。还应当理解，图中的图示是概略的，而不是按比例的。
具体实施方式
在一个方面，一般来说，本发明涉及集成电路(IC)封装，更具体来说，涉及IC微模块技术。这个方面涉及由优选地是感光成像和易于平面化的电介质的多个层所制成的微模块。微模块可包含各种组件，其中包括一个或多个集成电路、互连层、散热器、传导通孔、无源装置、MEMS装置、传感器、热导管等等。各种组件能够按照大量不同方式设置和堆叠在微模块中。微模块的层和组件能够使用各种常规晶圆级处理技术来沉积和处理，例如旋涂、喷涂、光刻和/或电镀。本发明的另一个方面涉及将多个有源和/或无源组件集成到单个节省成本的高性能封装中的晶圆级制造技术和结构。
图1示出按照本发明的一个实施例的封装。在所示实施例中，多层封装100包括衬底102、散热器104、多个堆叠介电层106、集成电路114、无源组件(未示出)、互连层122、通孔125和外部接触焊盘120。散热器104在衬底102之上形成，并且介电层106堆叠在散热器之上。互连层根据需要散布于相邻介电层106之间。集成电路嵌入在堆叠介电层106中，并且可通过互连层122中的适当迹线和通孔125中的适当迹线电连接到其它组件(例如其它IC、无源组件、外部接触焊盘120等)。在所示实施例中，集成电路之一(114a)实际安装在散热器104上，以便提供良好的热耗散。
介电层106可由任何适当介电材料来制成。在各个优选实施例中，介电层106由易于平面化和/或感光成像的材料来制成。在一个具体优选实施例中，层由感光成像的平面化SU-8来制成，但是也可使用其它适当材料。在一些设计中，用于层106的电介质在最初施加时是有极大粘性的，并且随后在光刻过程期间部分或全部固化。层106可使用包括旋涂和喷涂的各种适当技术来施加。各种介电层的厚度能够按照特定应用的需要极大地改变，并且不同的层无需具有相同厚度(尽管它们可能具有相同厚度)。
封装100中的集成电路114能够按照大量方式来设置，并且可放置在封装中的几乎任何位置。作为举例，不同的集成电路114可定位在衬底102、不同的感光成像层中和/或同一层之内。在各个实施例中，集成电路114能够堆叠、并排定位、放置在彼此附近和/或相对封装100的总尺寸分隔实质距离。定位在不同层中的集成电路可直接或部分彼此上、下定位，或者它们可分隔成使得没有相互重叠。集成电路114还能够具有大量不同的形状因数、架构和配置。例如，它们可采取相对裸小片(例如未封装小片、倒装芯片等)、部分和/或完全封装小片(例如BGA、LGA、QFN等)的形式。
封装100中的电互连也可按照大量不同方式来设置。图1所示的实施例包括两个互连(迹线)层122a和122b。或多或少的互连层在不同实现中是可能的。各互连层通常具有至少一个(但通常多个)迹线123，它们用于帮助在封装的不同组件之间路由电信号。互连层122一般在平面化介电层106的关联平面化介电层之上形成。然后，迹线层由下一个介电层内埋或覆盖。因此，互连层一般在与介电层平行并且嵌入介电层中的平面中延伸。
由于互连层(以及可能的封装的其它组件)在介电层之上形成，所以希望介电层106具有非常平坦的硬表面，在该表面上可形成其它组件(例如迹线、无源组件等)或者可安装分立组件(例如IC)。SU-8特别适合于这种应用，因为它在使用常规自旋和喷涂技术来施加时易于自行平面化，并且它在被固化时非常硬。实际上，自旋SU-8能够用于形成在使用常规溅射/电镀技术将高质量互连层形成于其上之前不要求任何附加平面化(例如化学机械抛光)的平坦硬表面。能够按照这种方式来施加以形成非常平坦表面的介电材料在本文中称作平面化电介质。
提供导电通孔125，以便电连接驻留在封装的不同层的组件(例如IC/迹线/触点/无源组件等)。通孔125设置成贯穿关联介电层106。作为举例，通孔125可用于将来自两个不同互连层的迹线耦合在一起、将小片或另一个组件耦合到互连层、将触点耦合到迹线、小片或其它组件等。正如下面将更详细描述，金属化通孔可在沉积关联互连层122的同时通过填充先前在关联介电层106中形成的通孔开口来形成。
封装100能够包括许多与图1所示不同类型的装置。在所示实施例中，仅示出几个集成电路和互连层。但是，封装100也能够包含几乎任何数量的有源和/或无源装置。这类有源和/或无源装置的示例包括电阻器、电容器、磁芯、MEMS装置、传感器、电池(例如密封锂或其它电池)、集成薄膜电池结构、电感器等等。这些装置能够定位和/或堆叠在封装100中的各种位置。组件可采取预制分立组件的形式，或者可原位形成。用于创建封装100的基于光刻的过程的一个优点在于，这些及其它组件能够在封装的分层形成期间原位形成。也就是说，虽然预制分立组件能够放置于封装100中的几乎任何位置，但是组件也能够使用诸如常规溅射和/或电镀之类的任何适当技术直接制造到任何感光成像层106上。由于这种制造过程的性质，能够实现优良匹配、准确性和控制，并且低应力封装对于包括中等和大尺寸在内的各种小片和/或衬底尺寸是可能的。
衬底102可由任何适当材料制成，包括硅、玻璃、钢、石英、G10-FR4、任何其它FR4系列环氧树脂等。取决于特定应用的需要，衬底能够是导电、电绝缘和/或透光的。在一些实施例中，衬底仅用作制造期间的载体，并且在完成封装之前相应地去除。在其它实施例中，衬底仍为封装的整体部分。需要时，衬底102可在组装之后通过背磨或其它适当技术来变薄。在又一些实施例中，可完全省略衬底。
在一些实施例中，衬底102能够集成一个或多个传感器(未示出)。这种方式实现传感器组件的集成，而没有经常与传感器外露于环境的要求相关联的封装和可靠性问题。传感器能够安装在衬底102的任一侧，并且能够通过被蚀刻窗口或微通道嵌入或外露于环境。适当传感器的示例包括但不限于生物传感器、用于气体、化学、电磁、加速度、振动、温度、湿度等的传感器。
一种方式是将感测元件集成到衬底102的后侧。感测元件能够在衬底102中已从衬底102的后侧蚀刻的深腔内部构建。例如，感测元件可以是由电镀Cu手指(finger)所制成的电容器。电容器能够通过微通孔与衬底102的前侧上的接触焊盘连接。封装100能够在这些接触焊盘之上形成，使得电容器与封装100中的电气装置和互连层的至少一部分电耦合。在晶圆的后侧创建的空腔内部的感测元件能够填充有气体敏感材料，并且能够自动外露于环境，同时衬底102的前侧的有源电路能够通过诸如以下结合图5E所述之类的常规密封技术来保护。
封装100还包括用于耗散内部生成热量的系统，它能够包括热导管和散热器、如散热器104。这种系统在封装100的性能方面能够起重要作用，因为具有高功率密度和多个嵌入装置的封装可能需要具有良好的热耗散以正常工作。热导管和散热器一般实质同时并且使用与互连层122相同的技术来形成。这类热导管能够穿透和/或盘绕一个或多个互连层和/或感光成像层。任何单个连续热导管、迹线和/或通孔能够在几乎任何点分支到多个其它迹线和/或通孔中，并且能够在封装中沿一个以上方向、如横向和/或垂直地延伸。热导管能够将封装100中的实际上任何装置与位于封装100外部的一个或多个热耗散焊盘和/或散热器热耦合。
散热器104能够具有各种不同架构。在所示实施例中，散热器104形成具有与封装100的感光成像层的占用面积实质匹配的占用面积的层。备选地，封装100可包括其尺寸与上覆或下覆有源装置、如集成电路至少部分匹配的一个或多个散热器。在所示实施例中，散热器采取在衬底之上形成的层或片104的形式，并且形成介电层106的基底。在需要时，集成电路104能够直接安装在散热器层上，如集成电路114(a)所示。备选地，导热通孔(未示出)可用于改进内埋集成电路与散热器之间的热通路，如集成电路114(b)所示。在一些实施例中，散热器或者散热器层在封装的顶面或底面外露。在其它实施例中，衬底或其它层可覆盖散热器或者散热器层，使得散热器用作热扩散器。散热器104可由诸如铜之类的各种适当传导材料来制成，并且可按照与互连层相同的方式来形成。
封装100的各个实施例也能够结合各种其它特征。例如，封装100能够结合高电压(HV)绝缘和嵌入感应电能力。它能够以无线接口为特征，例如无线系统IO的RF天线、EM功率清除、EMI敏感应用的RF屏蔽等。在各个实施例中，封装100能够包括功率管理子系统，例如增压器、集成光伏开关等。封装100可在晶圆上形成并且密封，如图5E所示。感测表面和材料能够集成到封装100和晶圆的其它处理步骤中，如以上所述以及结合图5A-5H、图6A-6C和图7A-7C所述。
接下来参照图2，将描述按照本发明的一个实施例、用于形成集成电路封装100的晶圆级方法200。方法200的步骤如图3A-3L所示。方法200的步骤可以重复进行和/或不按照所示顺序来执行。应当注意，方法200所示的过程可用于同时形成除了图3A-3L所示之外的许多结构。
一开始，在图2的步骤202，图3A的可选传导层104使用各种适当技术的任一种在衬底102之上形成。作为举例，籽晶层的溅射之后跟随常规电镀是适用的。当然也可使用其它适当传导层形成技术。传导层104用作散热器，并且可由各种材料、如铜或其它适当金属或者金属层叠层来制成。衬底102可以是晶圆，并且能够由诸如硅、G10-FR4、钢、玻璃、塑料等各种适当材料来制成。
图3B中，平面化感光成像环氧树脂层106a沉积在散热器104之上(图2的步骤204)。这能够使用诸如旋涂、喷涂或层压(sheetlamination)之类的各种技术来进行。在所示实施例中，环氧树脂层106a是SU-8，但是可使用其它适当介电材料。SU-8完全适合于使用常规自旋涂敷技术的应用。
SU-8具有各种有利性质。它是具有极大粘性的感光成像化学惰性聚合物，例如在光刻过程期间在暴露于UV辐射时能够固化。SU-8提供相对于某些其它已知光致抗蚀剂的更大机械强度，防止抛光过度，并且在高达至少300℃的温度下是机械和热稳定的。它相对于诸如BCB之类的某些其它感光成像材料，使用旋涂易于均匀地平面化，这允许它易于用作基底，其上可制造互连或无源组件，并且其上可安装集成电路或其它无源组件。它能够易于用来创建厚度范围为1μm至250μm的介电层，并且更薄或更厚的层是可能的。在具体实施例中，开口能够在具有高纵横比(aspect ratio)(例如大约5∶1或更大)的SU-8中形成，这便于形成诸如传导通孔或其它具有高纵横比的结构之类的组件。作为举例，7∶1的纵横比是易于得到的。相对许多其它材料，能够采用SU-8层来实现优良控制、精确性和匹配，这能够产生更高密度和改进的性能。具有上述特性的一个或多个的其它适当介电材料也可用于代替SU-8。
在图2的步骤206，环氧树脂层106a使用常规光刻技术来形成图案。在一个实施例中，掩模用于有选择地使环氧树脂层106a的部分外露。外露之后能够跟随烘焙操作。这些操作能够使环氧树脂层106a的外露部分交联。在光刻过程期间，环氧树脂层106a的外露部分可经过固化、部分固化(例如预聚合(B-staged))或者另外相对未外露部分经过改变或硬化，以便于稍后去除环氧树脂的未外露部分。
在图2的步骤208和图3C，去除环氧树脂层106a的未外露部分，以便在环氧树脂层106a中形成一个或多个开口306。这个去除过程能够按照各种方式来执行。例如，环氧树脂层106a能够在显影剂溶液中显影，从而引起层106a的未外露部分的分解。硬烘焙能够在显影操作之后执行。
在图2的步骤210和图3D，集成电路114a放置在开口306中，并且安装在散热器104上。集成电路114a可按照各种方式来配置。例如，集成电路114a可以是裸或倒装芯片小片，或者它可具有BGA、LGA和/或其它适当引脚分配配置。在所示实施例中，集成电路114a的厚度大于它最初所嵌入的环氧树脂层106a的厚度，但是在其它实施例中，小片的厚度可与它最初所嵌入的环氧树脂层实质相同或者更薄。集成电路114a的有源面可朝上或朝下。在具体实施例中，集成电路114a可使用粘合剂附连并且热耦合到散热器104。
在集成电路114a已经定位于开口306中并且附连到散热器之后，第二环氧树脂层106b施加在集成电路114a和环氧树脂层106a之上(图2的步骤204)，如图3E所示。与第一环氧树脂层106a相似，第二环氧树脂层106b可使用诸如旋涂之类的任何适当方法来沉积。在所示实施例中，环氧树脂层106b直接位于集成电路114a和环氧树脂层106a之上、与其紧邻和/或与其直接接触，但是其它布置是可能的。环氧树脂层106b可完全或部分覆盖集成电路114a的有源表面。
在已经施加环氧树脂层106b之后，使用任何适当技术对它形成图案和显影(步骤206和208)，这通常是与用于对第一环氧树脂层106a形成图案的相同技术。在所示实施例中，通孔开口312在集成电路114a之上形成，以便使集成电路114a的有源表面上的I/O接合焊盘(未示出)外露。所产生结构如图3F所示。
在已经形成任何适当通孔开口312之后，籽晶层319沉积在开口312和环氧树脂层106b之上，如图3G所示。籽晶层319能够由各种适当材料制成，包括依次施加的子层的叠层(例如Ti、Cu和Ti)，并且能够使用各种过程(例如通过在外露表面上溅射薄金属层)来沉积。所述方式的特征在于，溅射籽晶层趋向于涂敷包括通孔开口312的侧壁和底部的所有外露表面。籽晶层319的沉积还能够只限制到外露表面的一部分。
图3H中，光致抗蚀剂315施加在籽晶层319之上。能够是阳性或阴性的光致抗蚀剂315覆盖籽晶层319，并且填充开口312。图3I中，对光致抗蚀剂形成图案并且显影，以便形成使籽晶层319外露的开放区域317。对开放区域形成图案，以便反映互连层的预期布局，包括任何预期传导迹线和热导管，以及下覆环氧树脂层106(b)中预期的任何通孔。在已经形成预期开放区域之后，则对籽晶层的外露部分进行电镀，以便形成预期互连层结构。在一些实施例中，籽晶层的一部分(例如Ti)在电镀之前经过蚀刻。在电镀期间，电压施加到籽晶层319，以便于将诸如铜之类的传导材料电镀到开放区域317中。在已经形成互连层之后，则剥离视区中的光致抗蚀剂315和籽晶层319。
因此，互连层122a在环氧树脂层106b之上形成，如图3J所示(步骤212)。上述电镀用于采用金属来填充通孔开口，由此在先前由通孔开口所定义的空间中形成金属通孔313。金属通孔313可设置成将集成电路114a的I/O焊盘与互连层122a的对应迹线316电耦合。由于籽晶层319已经沉积在开口312的侧壁和底部，所以传导材料实质同时积聚在侧壁和底部，从而引起比仅在开口312的底部涂敷籽晶层时更快地填充开口312。
虽然在环氧树脂层106a和106b中未示出，但是其它通孔也能够始终通过一个或多个环氧树脂层来形成，以便将组件(例如迹线、无源装置、外部接触焊盘、IC等)耦合在一起。在又一些其它布置中，传导通孔可在集成电路的底面(或另一表面)的表面与散热器层104之间形成，以便甚至在金属化没有用于其载流能力时也提供到散热器的良好导热通路。一般来说，互连层122a能够具有任何数量的关联迹线和金属通孔，并且这些导体能够按照适合于电耦合其关联封装组件的任何方式来安排。
要注意，描述了一种特定溅射/电沉积过程，它完全适合实质同时在关联环氧树脂层106之上形成迹线以及在关联环氧树脂层106中形成通孔。但是，应当理解，各种其它常规或新开发过程可用于单独或共同形成通孔和迹线。
在已经形成互连层122a之后，步骤204、206、208、210和/或212一般能够按照适合形成附加环氧树脂层、互连层以及在其中或其上放置或形成适当组件的任何顺序重复进行，以便形成诸如图3K所示封装之类的特定封装100。作为举例，在所示实施例中，附加环氧树脂层106c-106f施加在层106b之上(实际上通过适当地重复步骤204)。集成电路114b和114c嵌入环氧树脂层106d和106e中(步骤206、208和210)。另一个互连层122b在顶部环氧树脂层106f中形成(步骤206、208和212)，依此类推。
应当理解，封装100中的集成电路和互连层可按照各种方式来设置，取决于特定应用的需要。例如，在所示实施例中，一些集成电路的有源面直接彼此上、下堆叠(例如集成电路114a和114b)。一些集成电路嵌入同一环氧树脂层中(例如集成电路114b和114c)。集成电路可嵌入与其中嵌入互连层的环氧树脂层不同的环氧树脂层中(例如互连层318a以及电路114a和114b)。(“不同的”环氧树脂层表示其中各层在单个粘合涂层中与其它层依次沉积的层，如环氧树脂层106a-106e的情况。)集成电路可堆叠在彼此之上和/或位于彼此附近。集成电路还可经由实质延伸超过任何单集成电路(例如集成电路114b和114c)的周边范围或轮廓的电互连层、通孔和/或迹线电耦合。
在图2的步骤214和图3L，可选外部接触焊盘120能够添加到封装100的顶面。外部接触焊盘120可放置在其它表面上，并且按照各种方式来形成。例如，可使用上述技术对顶部环氧树脂层106f形成图案并且显影，以便使电互连层122b的部分外露。诸如铜之类的任何适当金属可电镀到环氧树脂层106f上的孔中，以便形成传导通孔和外部接触焊盘120。因此，外部接触焊盘120的至少一部分能够与电互连层122a-122b和/或集成电路114a-114c电耦合。
封装100的特征可按照各种方式来修改。例如，它可包含更多或更少集成电路和/或互连层。它还可包含多个附加组件，例如传感器、MEMS装置、电阻器、电容器、薄膜电池结构、光伏电池、RF无线天线和/或电感器。在一些实施例中，将衬底102背磨掉或者以其它方式丢弃衬底102。衬底102可具有任何适当厚度。作为举例，大约100至250μm的范围之内的厚度适用于许多应用。封装100的厚度可极大地改变。作为举例，0.5至1mm的范围之内的厚度适用于许多应用。电互连层122a和122b的厚度还可随特定应用的需要而极大地改变。作为举例，大约50微米的厚度被认为适用于许多应用。
图4A是本发明的另一个实施例的截面图。与图1的封装100相似，图4A的封装400包括集成电路401和403、环氧树脂层410以及多个互连层。封装400还包括封装100中未示出的一些附加可选特征。
例如，封装400以与散热器402热耦合的集成电路401为特征。在所示实施例中，散热器402的尺寸的一部分与热耦合的装置实质相似。在具体实施例中，散热器402可大于或小于其下覆装置。散热器402可定位在集成电路401的顶面或底面和/或与其直接接触。它可具有对封装400的外表面的直接接入(如同所示实施例中的情况)，或者经由一个或多个热通孔连接到外表面。散热器402能够与诸如图1的层104之类的传导层热耦合。在环氧树脂层410由SU-8制成的一个优选实施例中，使散热器402直接在集成电路401之下能够特别有帮助，因为热量不会通过SU-8顺利传导。
封装400还以各种无源组件为特征，例如电感器406和408、电阻器404以及电容器407。这些无源组件可位于封装400内的任何环氧树脂层或者位置中。它们可使用各种适当技术来形成，取决于特定应用的需要。例如，电感器绕组412和电感器芯410a和410b能够通过在环氧树脂层410的至少一个之上分别沉积传导材料和铁磁材料来形成。薄膜电阻器可通过在环氧树脂层410之一之上溅射或施加诸如硅铬、镍铬和/或硅碳化物铬(silicon carbide chrome)之类的任何适当电阻材料来形成。电容器能够通过将薄介电层夹在沉积于一个或多个环氧树脂层之上的金属板之间来形成。预制电阻器、电感器和电容器也可放置在一个或多个环氧树脂层410上。传导、铁磁和其它材料能够使用本领域已知的任何适当方法、如电镀或溅射来沉积。
封装400还包括前侧表面416上的可选BGA类型接触焊盘411。由于接触焊盘411的位置，衬底414能够由诸如G10-FR4、钢或玻璃之类的各种材料来制成。在接触焊盘处于后侧表面418上的具体实施例中，衬底414能够由硅制成，并且以实现与接触焊盘的电连接的透孔为特征。在另一个实施例中，衬底主要用作形成封装400的构建平台，并且最终被磨掉。
图4B示出本发明的另一个实施例，它具有图4A所示的许多特征。这个实施例包括附加组件，其中包括精确可微调电容器430和电阻器432、微继电器434、低成本可配置精确无源反馈网络436、FR-4支架438和光伏电池440。电池440可覆盖有诸如透明SU-8之类的透明材料层。在其它实施例中，光伏电池440可由加窗气体传感器、无线相控天线阵列、散热器或另一种适当组件来取代。封装400能够包括许多附加结构，其中包括功率电感器阵列、具有RF能力的天线、热导管以及用于耗散来自封装100的内部的热量的外部焊盘。
图4C和图4D示出具有热导管的两个其它实施例。图4B示出封装479，它包括嵌入多个平面化感光成像环氧树脂层480的集成电路486。金属互连484与集成电路486的有源表面上的接合焊盘(未示出)耦合。集成电路486的后侧安装到热导管488上，热导管488包括热迹线488a和热通孔488b。热导管488由充分传导热量的任何适当材料、如铜来制成。如虚线489所示，来自集成电路486的热量通过集成电路486的后侧、在热迹线488a周围并且向上通过热通孔488b传递，使得热量通过封装479的外顶面流通(ventilate)。图4B所示的实施例能够使用诸如结合图3A-3K所述的技术之类的各种技术来制造。
图4D示出本发明的另一个实施例。该实施例包括集成电路114a，其底面与热导管470热耦合。热导管470由诸如铜之类的导热材料制成，并且把来自集成电路114a的热量传送到封装100的外部热流通地点472。热耗散会对具有多个集成装置和高功率密度的封装造成问题。能够与封装100中的一个或多个装置耦合的热导管470允许内部生成的热量被输送到封装100的一个或多个外表面。图4C中，例如，将热量从集成电路114a传导到封装100的顶部、底部和多个侧表面上的热流通地点472，但是热流通地点可位于封装100的外部的几乎任何位置。
散热器还能够安装在封装100的顶部、底部、侧面和/或几乎任何外表面。在所示实施例中，例如，处于封装100的底面的热扩散器101与热导管470热耦合，并且通过封装100的整个底面面积来耗散热量。在一个实施例中，封装100中与多个嵌入集成电路热耦合的所有热导管还与热扩散器102耦合。在这个实施例的一个变化中，热导管的一部分还与位于封装100的顶面的散热器耦合。热导管470能够使用与用于制造互连层122相似的过程来形成。它们能够与封装100中的多个无源和/或有源装置耦合，并且能够在封装100中沿几乎任何方向延伸。在所示实施例中，例如，热导管470相对感光成像层106所形成的平面的一部分平行和垂直地延伸。如图4C所示，热导管470能够包括穿透一个或多个互连层122和/或感光成像层106的热迹线470b和470d和/或通孔470a和470c。热导管470能够配置成耗散热量、传导电信号或者它们两者。在一个实施例中，用于传送电信号的互连层以及不适合传送电信号的热导管嵌入同一环氧树脂层中。
本发明的另一个实施例如图4E所示。封装布置450包括在衬底456的顶面460上形成的微系统452。微系统452可包括多个介电层、互连层、有源和/或无源组件，并且能够具有结合图1的封装100和/或图4A的封装400所述的特征的任一个。微系统452和衬底465的顶面460密封在模制材料464中，模制材料464可由诸如热固性塑料之类的任何适当材料制成。多个金属通孔458将微系统452的底部的外部焊盘(未示出)与衬底456的底面461电耦合。通孔458端接于能够由各种传导材料制成的可选焊球462。焊球462可安装在例如印刷电路板上，以便实现微系统452与各种外部组件之间的电连接。
图5A-5J示出用于构建与图4D的布置450相似的封装的晶圆级过程的截面图。图5A示出具有顶面502和底面504的晶圆500。仅示出晶圆500的小部分。垂直虚线表示投影划痕线508。在所示实施例中，衬底500能够由诸如硅之类的各种适当材料制成。
图5B中，蚀刻晶圆500的顶面502，以便形成孔506。这个蚀刻过程可使用诸如等离子体蚀刻之类的各种技术来执行。此后，将金属沉积到孔中，以便形成电系统。这种沉积可使用诸如电镀之类的任何适当方法来执行。例如，籽晶层(未示出)可沉积在晶圆500的顶面502之上。然后，籽晶层可电镀有诸如铜之类的金属。电镀过程能够在晶圆500的顶面502上产生金属通孔510和接触焊盘512。
图5D中，微系统513在晶圆500的顶面502上使用与结合图2和图3A-3L所述相似的步骤来形成。在所示实施例中，微系统513没有在其顶面515上形成的外部接触焊盘，因为顶面515将在稍后操作中经过包覆成型(overmold)。在另一个实施例中，外部接触焊盘在顶面515上形成，以便在包覆成型之前实现晶圆级功能测试。微系统513在其底面517具有外部接触区，它们与晶圆500的顶面502上的接触焊盘512对齐。这便于金属通孔510与微系统513中的互连层之间的电连接。
图5E中，适当模制材料520施加在微系统513和晶圆500的顶面502之上。模制过程能够使用各种适当技术和材料来执行。因此形成模制晶圆结构522。在一些设计中，模制材料520完全覆盖和密封微系统513和/或整个顶面502。模制材料520的施加可为微系统513提供附加机械支承，这在微系统513较大时会是有用的。
图5F示出在使用一系列适当技术的任一种(如背磨)已经部分去除晶圆500的底面504之后的模制晶圆结构522。因此，使金属通孔510的部分外露。图5G中，焊球524施加到金属通孔510的外露部分。图5H中，模制晶圆结构522则沿投影划痕线508分离成单件，以便创建单独封装布置526。分离成单件过程能够使用诸如锯切或激光切割之类的各种适当方法来执行。
图6A-6C示出按照本发明的另一个实施例、用于构建封装的晶圆级过程的截面图。图6A示出预制有透孔602的衬底600。图6B示出将金属沉积到孔602中以形成金属通孔604。金属的沉积能够使用诸如电镀之类的任何适当技术来执行。在一些实施例中，衬底600预制有透孔602和/或金属通孔604，因而消除一个或多个处理步骤。图6C中，微系统606使用上述技术的任一种在金属通孔604和衬底600之上形成。此后能够执行焊球凸点(solder bumping)和分离成单件(singulation)，如图5G和图5H所示。所示实施例能够包括与结合图5A-5H所述相似的各种特征。
图7A-7C示出按照本发明的另一个实施例、用于构建封装的晶圆级过程的截面图。最初提供衬底700。然后，铜焊盘702在衬底700的顶面之上形成。图7B中，微系统704使用上述技术的任一种在铜焊盘702和衬底700之上形成。然后，微系统704和衬底700的顶面密封在适当模制材料706中。然后，图7C中，完全磨掉或者以其它方式去除衬底700。此后，焊料块能够附连到铜焊盘702。所示实施例能够包括与结合图5A-5H所述相似的各种特征。
本发明的附加实施例如图8-10所示。这些实施例涉及其中一个或多个集成电路嵌入衬底、如硅衬底中的集成电路封装。嵌入集成电路覆盖有感光成像环氧树脂层。互连层在环氧树脂层之上形成，并且通过环氧树脂层中的一个或多个通孔与集成电路电耦合。
将一个或多个集成电路嵌入衬底中能够提供各种优点。例如，本发明的各个实施例涉及能够将衬底用作散热器、电导体和/或光通信的介质的嵌入集成电路。当硅晶圆用作衬底时，嵌入集成电路和硅衬底的热膨胀系数的相似性能够帮助降低脱层(delamination)的风险。在一些实现中，将集成电路嵌入衬底而不是环氧树脂层中能够帮助使环氧树脂层的厚度为最小，并且减小封装的尺寸。
现在参照图8A和图8B，描述包括具有一个或多个嵌入集成电路的衬底的集成电路封装的各个示例。图8A示出集成电路封装800，它包括衬底804、集成电路802、环氧树脂层806和互连层812。衬底804优选地是硅晶圆，它易于通过现有半导体封装设备来处理。但是，取决于封装800的预计用途，能够使用其它适当材料(例如玻璃、石英等)。集成电路802定位在衬底804的顶面的空腔808中。集成电路802的有源面和衬底804的顶面覆盖有环氧树脂层806。环氧树脂层806由诸如SU-8之类的平面化感光成像环氧树脂制成。互连层812在环氧树脂层806之上形成。互连层812包括传导迹线812b和传导通孔812a，它们延伸到环氧树脂层806的开口810中，并且与集成电路802的有源面上的I/O焊盘电耦合。在不考虑添加更多环氧树脂层、集成电路和电组件的各个实现中，介电层能够施加在互连层812之上。接合焊盘能够在封装800的外侧形成，其通过介电层中的开口与集成电路802和互连层812电耦合。
图8B示出涉及将附加环氧树脂层、集成电路和互连层定位在衬底804之上的本发明的另一个实施例。集成电路封装801包括堆叠在互连层812、环氧树脂层806、集成电路802和衬底804之上的多个相邻环氧树脂层822、互连层818和集成电路816。集成电路816各定位在环氧树脂层822的至少一个中。互连层818散布在各个集成电路816与环氧树脂层822之间。互连层818将各个集成电路802和816相互电连接以及与集成电路封装801的顶面上形成的I/O焊盘824电连接。
应当理解，图8A和图8B表示具体实施例，对于这些具体实施例，许多变化是可能的。例如，能够存在定位在衬底804之中或之上的一个或者几乎任何数量的集成电路。传导通孔和迹线的定位、空腔的放置和尺寸和/或互连层和环氧树脂层的厚度能够与图中所示的不同。另外，结合图1至图7C所述的特征和布置的任一个能够与图8A和图8B的几乎任一个方面相结合或者用于对其进行修改。
参照图9A-9G，描述形成图8A和图8B的集成电路封装的示范方法。图9A中，提供衬底902。在一个优选实施例中，衬底902是硅晶圆，因为这能够帮助使图9A-9F的操作与现有基于半导体晶圆的处理设备的兼容性为最大。在备选实施例中，衬底902能够由大量材料制成，其中包括硅、玻璃、钢、G10-FR4、石英等，取决于特定应用的需要。
图9B中，空腔904在衬底902中形成。空腔904能够使用湿法或等离子体蚀刻来形成，但是也能够使用其它适当技术。蚀刻过程中使用的化学品以及衬底902中的硅的晶体结构能够帮助控制空腔904的侧壁的角度。例如，已经发现，[1，1，0]的硅晶体结构能够帮助产生更直的侧壁，和/或帮助形成近似垂直于其对应空腔的底面的侧壁。小片附连粘合剂903能够施加到空腔904的底部，以便帮助将集成电路906粘合到空腔904的底面，如图9C所示。在一个备选实施例中，在将集成电路906放置于空腔904中之前，小片附连粘合剂903单独或者在晶圆级施加到集成电路906的背面。取决于特定应用的需要，小片附连粘合剂能够是导电或者非导电的。在一些实施例中，两种类型的粘合剂在同一封装中使用，使得一个集成电路通过其底面与导电衬底电耦合，而另一个集成电路与衬底电绝缘。(下面论述导电衬底的各种应用。)
图9D中，平面化感光成像环氧树脂层908沉积在空腔904、衬底902和集成电路906之上。环氧树脂层908优选地为SU-8，但是也能够使用其它适当材料。环氧树脂层能够遍布于集成电路906的有源表面并且与其直接接触，以及能够填充衬底902的空腔904。如前面所述，使用诸如SU-8之类的感光成像环氧树脂的优点之一是能够使用光刻技术对其实施的控制程度。
图9E中，一个或多个开口910在环氧树脂层908中形成。开口910能够按照半导体处理领域的一般技术人员已知的大量方式来创建。例如，环氧树脂层908能够以光刻方式来形成图案，并且环氧树脂层908的部分能够使用显影剂溶液来分解。开口910能够使嵌入环氧树脂层908中的集成电路906的有源表面上的I/O焊盘外露。
图9F示出互连层912的形成，这能够使用本领域已知的各种适当技术来执行。能够与结合图3F-3J所述的步骤相似的一种方式涉及沉积籽晶层和光致抗蚀剂层，对光致抗蚀剂形成图案，并且电镀金属以在开口910中形成传导迹线912a和传导通孔912b。在各个实施例中，互连层912电连接嵌入衬底902中的多个集成电路小片906。
此后，附加环氧树脂层918、集成电路922和/或互连层916能够在衬底902、集成电路906、环氧树脂层908和互连层912之上形成。这些层和组件能够按照大量方式来设置，并且结合图1-7C所述的布置和特征的任一个能够用于修改所示实施例的任何方面。例如，一个或多个互连层912和/或916能够用于将定位在衬底902中的集成电路906与嵌入环氧树脂层918中的集成电路922的任一个或全部电连接。能够适合或不适合于传送电信号的热导管能够从基于衬底的集成电路小片906延伸到集成电路封装921的任何外表面。如前面所述，各种无源和有源装置、热导管、散热器、传感器等等能够在集成电路封装921的几乎任何位置中形成或放置(例如在衬底902中、衬底902上、嵌入环氧树脂层918之间等等)。衬底902还能够经过背磨或者适合于减小衬底902的厚度的任何其它操作。图9G示出在附加环氧树脂层、互连层和集成电路已经施加在衬底902、集成电路906、环氧树脂层908和互连层912之上之后的图9F的集成电路封装的一个示例。
分别还包括具有一个或多个嵌入集成电路的衬底的本发明的附加实施例如图10A-10D所示。图10A示出集成电路封装1000，它包括具有嵌入集成电路1004的导电和导热衬底1002、平面化感光成像环氧树脂层1006和互连层1008。集成电路封装100能够使用结合图9A-9F所述的技术的任一种来形成。
集成电路1004b使用导电粘合剂1012b安装到衬底1002中的空腔1005的底面上。因此，集成电路1004b与衬底1002电耦合，和/或能够使用衬底1002来将热量耗散到封装的外表面。一些实现还包括集成电路1004a，它通过非传导粘合剂1012a与传导衬底1002电绝缘。在所示实施例中，仅示出两个集成电路，但是各与衬底1002电耦合或绝缘的更少或更多集成电路能够定位在衬底1002中。
在各个实施例中，衬底1002能够用作电接地连接的管道。封装100包括地互连1020，它在环氧树脂层1006之上形成并且贯穿环氧树脂层1006，以及与衬底1002中的地接触区1014电耦合。地互连1020由诸如铜之类的导电材料制成，并且可至少部分在形成互连层108期间已经形成，如前面结合图9F所述。
衬底1002中的地接触区1014和衬底1002的其它部分均由硅制成，并且经过掺杂以改进其导电性。为了便于衬底1002与地互连1020之间的电连接，地接触区1014具有比衬底1002的一个或多个其它部分实质更高的掺杂浓度。在各个实现中，衬底1002由p型半导体材料制成，并且地接触区1014是p++掺杂区，但是衬底1002和地接触区1014能够使用本领域的技术人员已知的任何适当材料和/或浓度来掺杂。因此，当地互连1020电接地时，集成电路1004b、衬底1002和地接触区1004与地互连1020电耦合，并且同样电接地。
图10B提供按照本发明的一个实施例、图10A的区域1010的放大视图。图中包括具有地接触区1014的衬底1002、层间电介质1016、钝化层1018、导电栓塞1022、电互连1024和1020、环氧树脂层1006以及地互连1020。半导体制造领域的一般技术人员已知的各种技术能够用于对层间电介质1016和钝化层1018进行沉积、形成图案和/或显影，并且形成栓塞1022和电互连1024。栓塞1022和电互连1024能够由分别包括钨和铝的各种适合导电材料制成。环氧树脂层1006和互连1020能够使用包括结合图9D-9F所述在内的各种技术来形成。
用于形成图10B的层间电介质116和钝化层1018的技术能够集成到用于形成图10A的空腔1005的技术中。例如，在形成空腔1005之前，层间电介质1016能够沉积于衬底1002的顶面1003。能够对层间电介质形成图案以及蚀刻，以便不仅创建栓塞1022的空间，而且还形成用于衬底1002中的空腔1005的形成的掩模。这种方式能够帮助减少用于制造集成电路封装1000的处理步骤的数量。
本发明的另一个实施例如图10C所示。图10C包括具有在衬底的相对侧上形成的集成电路、平面化感光成像环氧树脂层以及互连层的集成电路封装1030。在所示实施例中，集成电路1036、环氧树脂层1040和互连层1038在衬底1032的顶面1034之上形成。集成电路1042、环氧树脂层1044和互连层1046在衬底1032的相对底面1046之上形成。形成集成电路封装1030的一种方式是对衬底1032的顶面和底面均应用结合图9A-9F所述的各种技术。
集成电路封装1030的一个具体实现涉及将集成电路设置成通过透光衬底相互进行光通信。在所示实施例中，例如，集成电路1036a和1042a彼此上、下对齐，并且包括诸如激光二极管、光检测器等光装置。(在又一个实施例中，诸如光传感器、光检测器、激光二极管等光装置可用来代替集成电路1036a和/或1042a。)集成电路1036a与1042a之间的衬底1034的至少部分是透光的，并且设置成允许集成电路1036a与1042a之间的光通信。透光衬底能够由包括玻璃和石英的各种材料制成。一些实现涉及完全由单透光材料制成和/或具有均匀组成的衬底1032。
另一种方式涉及由硅制成的衬底1032。硅衬底1032能够使集成电路1036a和1042a电绝缘，但是允许它们使用例如能够穿过硅的紫外光进行光通信。
本发明的又一个实施例如图10D所示。图10D示出具有用于降低对嵌入封装衬底1052中的一个或多个集成电路1054的应力的特征的集成电路封装1050。集成电路封装1050包括具有空腔1060的衬底1052、集成电路1054、感光成像环氧树脂层1056和互连层1058。各空腔1060包括空腔1060的侧壁1064与集成电路1054之间的气隙1062。
在测试和操作期间，集成电路1054和封装1050能够经过温度循环。温度的增加能够使集成电路1054和封装1050的其它组件膨胀。如果集成电路1054密封在弹性材料中，则这种膨胀能够对集成电路1054施加附加应力。气隙1062能够为集成电路1054的膨胀提供空间，并且因而帮助降低这种应力。相应地，环氧树脂层1056覆盖但没有实质延伸到空腔1060中。
各种方式能够用于形成集成电路封装1050的特征。例如，衬底1052中的空腔1060的形成以及空腔1060中的集成电路1054的放置能够按照前面结合图9A-9C所述来执行。此后，能够施加诸如SU-8之类的预制感光成像环氧树脂片(sheet)，使得它覆盖空腔1060和衬底1052。在各个实施例中，环氧树脂层1056不是喷涂或旋涂在空腔1060之上，而是层压到衬底1052上。这种方式帮助保存各集成电路1054与对应空腔1060的侧壁1064之间的气隙1062。然后，环氧树脂层1056和互连层1058中的开口的形成能够按照与结合图9E-9F所述的操作相似的方式进行。例如，环氧树脂层1056能够使用光刻来形成图案，这能够引起环氧树脂层1056的部分的固化和/或去除。
虽然仅详细描述了本发明的几个实施例，但是应当理解，本发明可通过其它许多形式来实现，而没有背离本发明的精神或范围。例如，本文所述的各个实施例有时采用独特并且不同的特征来说明。但是，本发明考虑大量集成电路封装，它们能够各包含本文所述特征的几乎任何组合并且使用本文所述过程的几乎任何组合来形成。为了使用示例，包括一个或多个嵌入集成电路802的图8A的集成电路封装800的衬底804还能够包括穿透衬底804并且将互连层812与衬底804的外表面上的触点电连接的金属通孔。结合图4E描述这类金属通孔。用于制作金属通孔的过程结合图5A-5H来描述，并且能够类似地应用于图8A的衬底804。因此，本实施例应当被理解为说明性而不是限制性的，并且本发明并不局限于本文所提供的细节，而是可在所附权利要求书的范围和等效物之内进行修改。

Claims (127)

1.一种集成电路封装，包括：
多个紧邻堆叠的固化平面化感光成像环氧树脂层；
至少一个互连层，各互连层嵌入关联环氧树脂层中，并且包括多个互连迹线；
在所述封装的第一表面上外露的多个I/O焊盘；以及
定位在所述环氧树脂层的至少一个中并且具有有源表面的第一集成电路，其中所述环氧树脂层的至少一个遍布于所述第一集成电路的有源表面，并且所述第一集成电路至少部分通过所述至少一个互连层电耦合到至少一个关联I/O焊盘。
2.如权利要求1所述的封装，包括多个无源装置，其中包括由下列各项所组成的组中的一个：电容器、电阻器、MEMS装置、传感器、薄膜电池结构、RF无线天线、增压器、集成光伏开关和电感器。
3.如权利要求1或2所述的封装，包括多个互连层和多个集成电路。
4.如权利要求1-3中的任一项所述的封装，其中，所述多个层在衬底之上形成，所述衬底由Si、G10-FR4、钢、Cu和玻璃所组成的组中的一个来制成。
5.如以上权利要求中的任一项所述的封装，包括定位在所述衬底与所述多个紧邻堆叠层之间的传导层，其中所述传导层与所述第一集成电路热耦合。
6.如以上权利要求中的任一项所述的封装，其中，所述多个紧邻堆叠层由SU-8形成。
7.如以上权利要求中的任一项所述的封装，包括嵌入所述环氧树脂层的至少一个中的至少一个热导管，所述至少一个热导管将所述第一集成电路与所述封装的外表面热耦合，由此将热量从所述第一集成电路传导到所述封装的外部。
8.如权利要求7所述的封装，其中，所述至少一个热导管的第一热导管不适合传送电信号。
9.如权利要求7或8所述的封装，其中，所述至少一个热导管的第一热导管改变方向，使得所述第一热导管的第一部分的第一长轴沿与所述第一热导管的第二部分的第二长轴实质不同的方向延伸。
10.如权利要求7-9中的任一项所述的封装，其中，所述封装包括多个热导管和多个集成电路小片，并且所述多个热导管的一些热导管将所述多个集成电路小片的一些集成电路小片与所述封装的外部外露的至少一个散热器热耦合。
11.如以上权利要求中的任一项所述的封装，其中，所述封装在衬底上形成，所述衬底包括多个传导通孔和传感器组件，所述传感器组件和所述至少一个互连层中的互连层经由所述多个传导通孔的一些传导通孔电耦合。
12.如权利要求11所述的封装，其中，所述传感器组件是由下列各项所组成的组中的至少一个：光伏电池、生物传感器、气体传感器、加速度传感器、振动传感器、化学传感器、电磁传感器、温度传感器和湿度传感器。
13.一种封装布置，包括：
具有第一表面和相对第二表面的衬底，其中多个金属通孔的一些金属通孔完全穿透所述衬底，并且端接于所述衬底的第二表面上的多个外部接触焊盘的一些外部接触焊盘；
在所述衬底的第一表面上形成的如以上权利要求中的任一项所述的封装，所述多个I/O焊盘的一些I/O焊盘与所述多个金属通孔的一些金属通孔对齐，使得所述封装的所述至少一个互连层与所述衬底的所述多个外部接触焊盘的至少一个电耦合；以及
覆盖所述衬底的第一表面并且密封所述封装的模制材料。
14.如权利要求1-12中的任一项所述的封装，包括不是直接定位在所述第一集成电路的有源表面之上的第二集成电路。
15.一种集成电路封装布置，包括：
衬底层；
定位在所述衬底层之上的导热散热器层；
多个紧邻堆叠的固化感光成像平面化环氧树脂层，所堆叠的环氧树脂层定位在所述散热器层之上；
多个互连层，各互连层嵌入关联环氧树脂层中，并且包括多个互连迹线；
多个导电通孔，各通孔在所述环氧树脂层的至少一个中形成，用于电耦合关联互连迹线；
在所述封装的第一表面上外露的多个I/O焊盘；
多个集成电路，各集成电路定位在所述环氧树脂层的至少一个中，其中所述集成电路装置的第一和第二集成电路装置通过至少一个环氧树脂层和至少一个互连层分隔；以及
其中所述集成电路的每个至少部分通过所述互连层的至少一个和所述通孔的至少一个电耦合到所述集成电路的另一个的至少一个关联I/O焊盘。
16.如权利要求15所述的集成电路封装布置，其中，所述衬底层是晶圆。
17.如权利要求15或16所述的集成电路封装布置，其中，所述集成电路的至少一个电耦合到所述集成电路的另一个的部分关联I/O焊盘。
18.如权利要求15-17中的任一项所述的集成电路封装布置，包括由下列各项所组成的组中的至少一个：电阻器、MEMS装置、电容器、传感器、电感器、磁芯、薄膜电池结构、配置成处理无线信号的天线、增压器和集成光伏开关。
19.如权利要求15-18中的任一项所述的集成电路封装布置，包括多个热导管，其中所述多个热导管的一些热导管与所述多个集成电路的一些集成电路、所述集成电路封装布置的外部和所述散热器层热耦合。
20.如权利要求19所述的集成电路封装布置，其中：所述多个热导管的一些热导管适合传导热，但不适合传送来自所述多个热导管的一些热导管的电信号。
21.一种用于封装集成电路的方法，所述方法包括：
在衬底之上依次沉积环氧树脂层，以便在所述衬底之上形成多个平面化环氧树脂层，其中所述环氧树脂层通过旋涂来沉积，存在最上面的环氧树脂层；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案；
在对环氧树脂层形成图案之后但在沉积下一个环氧树脂层之前，在形成图案的环氧树脂层的至少一部分中形成开口；
将第一集成电路放置在所述开口的关联开口中，其中所述第一集成电路具有多个I/O接合焊盘，并且在放置所述第一集成电路之后沉积所述环氧树脂层的至少一个，由此覆盖所述第一集成电路；
形成至少一个传导互连层，其中各互连层在关联环氧树脂层之上形成；以及
形成多个外部封装触点，其中所述第一集成电路至少部分通过所述传导互连层的至少一个电连接到多个外部封装触点。
22.如权利要求21所述的方法，其中，所述环氧树脂层的每一个由SU-8制成。
23.如权利要求21或22所述的方法，其中，所述衬底根据由Si、G10-FR4和玻璃所组成的组中的一个来形成，并且所述互连层其中之一嵌入至少两个不同的环氧树脂层之间。
24.如权利要求21-23中的任一项所述的方法，包括：
在所沉积的环氧树脂层的第一层中形成开口；
采用籽晶层来覆盖所沉积的环氧树脂层的所述第一层，使得所述籽晶层至少实质覆盖所述第一层中的所述开口的底部和侧壁以及所述第一层的视区；
在所述籽晶层之上沉积光致抗蚀剂层；
以光刻方式对所沉积的光致抗蚀剂层形成图案；
去除所述光致抗蚀剂层的部分，由此使所述籽晶层的部分外露；以及
将传导材料电镀到所述籽晶层的外露部分上，使得所述传导材料实质同时积聚在所述第一层的视区、所述第一层中的所述开口的底部和侧壁上，由此形成具有至少一个传导迹线和至少一个传导通孔的互连层。
25.如权利要求21-24中的任一项所述的方法，其中，所述至少一个互连层的形成涉及大马士革处理。
26.如权利要求21-25中的任一项所述的方法，其中，所述环氧树脂层的第一层沉积在所述环氧树脂层的第二层之上，并且没有使用化学机械抛光对所述第二层进行平面化。
27.如权利要求21-26中的任一项所述的方法，其中：
依次沉积的环氧树脂层包括第一层和第二层；
所述第一集成电路放置在所述第一层的开口中；以及
所述方法还包括：
以光刻方式对所述第二层形成图案；
在所述第二层中形成开口；以及
将所述第二集成电路放置在所述第二层的开口中。
28.如权利要求27所述的方法，其中，所述第二集成电路比所述第一集成电路实质上更靠近最上面的环氧树脂层。
29.如权利要求27或28所述的方法，其中，所述第二集成电路的有源面没有叠加在所述第一集成电路的有源面上，并且所述第一集成电路实质上定位在所述第二集成电路的轮廓的外侧。
30.一种用于封装集成电路、包括形成多个微模块的晶圆级方法，各微模块使用如权利要求21-29中的任一项所述的步骤来形成，其中每个微模块的至少一部分与其它微模块的至少一部分同时形成。
31.如权利要求21-30中的任一项所述的方法，还包括去除所述衬底的至少一部分。
32.一种用于封装集成电路的方法，所述方法包括：
在衬底之上依次沉积平面化感光成像环氧树脂层，以便在所述衬底之上形成多个平面化环氧树脂层，其中所述环氧树脂层通过旋涂来沉积，存在最上面的环氧树脂层；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案，其中光刻形成图案使每个形成图案的环氧树脂层的外露部分至少部分交联；
在对环氧树脂层形成图案之后，通过去除形成图案的环氧树脂的未外露部分，在形成图案的环氧树脂层的至少一部分中形成开口；
形成多个传导互连层，其中各互连层直接在关联环氧树脂层之上形成，并且至少部分通过电镀来形成；
将集成电路放置在所述开口的关联开口中，其中所述集成电路具有多个I/O接合焊盘，并且在放置所述集成电路之后沉积所述环氧树脂层的至少一个，由此覆盖所述集成电路；
形成多个传导通孔，其中各传导通孔与关联互连层和关联环氧树脂层相关联，在关联环氧树脂层的所述开口的关联开口中形成，并且至少部分在电镀关联互连层期间形成；以及
形成多个外部封装触点，其中所述集成电路至少部分通过所述传导互连层的至少一个和所述传导通孔的至少一个电连接到多个外部封装触点。
33.一种用于形成集成电路封装中的层的方法，所述方法包括：
在衬底之上施加第一平面化感光成像介电层；
以光刻方式对第一层形成图案；
去除所述第一层的一部分，以便形成第一开口；
将集成电路放入所述第一开口中，所述集成电路具有顶面、相对底面和侧面，使得所述集成电路的底面朝向所述衬底；以及
在所述集成电路的顶面和所述第一层之上施加第二平面化感光成像介电层，使得至少所述集成电路的侧面和底面覆盖有平面化感光成像电介质。
34.如权利要求33所述的方法，其中，所述集成电路完全密封在所述平面化感光成像电介质中。
35.如权利要求33或34所述的方法，其中，所述集成电路的底面是有源表面，并且所述衬底包括传导通孔，所述传导通孔与所述集成电路的有源表面上的I/O焊盘电耦合。
36.如权利要求33-35中的任一项所述的方法，其中：
所述第一层的施加和所述第二层的施加使用旋涂来执行；以及
所述第二层与所述第一层、所述集成电路的侧面和顶面直接接触。
37.如权利要求33-36中的任一项所述的方法，其中，在所述第二层施加在所述第一层之上之前，化学机械抛光没有用于对所述第一层进行平面化。
38.如权利要求33-37中的任一项所述的方法，还包括：
以光刻方式对所述第二层形成图案；
去除所述第二层的一部分，以便在所述第二层中形成至少一个开口；以及
在所述第二层和所述至少一个开口之上沉积籽晶层；
将传导金属电镀到所述至少一个开口中，以便形成至少一个传导通孔。
39.如权利要求38所述的方法，其中：
去除所述第二层的部分使所述集成电路的顶面上的I/O接合焊盘外露；以及
所述传导金属的电镀使所述传导金属实质同时积聚在所述至少一个开口的侧壁和底部以及所述第二层的视区中的选择性位置，由此形成具有传导通孔和传导迹线的互连层。
40.如权利要求33-39中的任一项所述的方法，其中：
所述第一层在最初施加于所述衬底之上时具有极大粘性；
所述第二层在无需化学机械抛光的情况下进行平面化；以及
所述方法包括：
使粘性第一层的部分暴露于光源并且烘焙所述第一层，由此使所述粘性第一层的外露部分硬化和交联。
41.一种集成电路封装，包括：
多个堆叠的固化平面化介电层；
嵌入所述介电层的至少一个中的电气装置；
至少一个互连层，各互连层嵌入至少一个关联介电层中；以及
由导热材料制成并且嵌入至少一个关联介电层中的热导管，所述热导管弯曲成使得所述热导管的第一部分沿第一方向延伸，而所述热导管的第二部分沿与所述第一方向实质不同的第二方向延伸，其中所述热导管将所述电气装置与所述集成电路封装的至少一个外表面热耦合。
42.如权利要求1所述的集成电路封装，其中：
所述多个堆叠层包括第一介电层和第二介电层；
所述热导管的第一部分嵌入所述第一介电层中，并且所述热导管的第一部分的长轴相对于所述第一介电层实质平行地延伸；以及
所述热导管的第二部分嵌入所述第二介电层中，并且所述热导管的第二部分的长轴相对于所述第二介电层实质垂直地延伸。
43.如权利要求41或42所述的集成电路封装，其中，所述电气装置是集成电路小片，并且所述热导管由铜制成。
44.如权利要求41-43中的任一项所述的集成电路封装，包括：
多个集成电路，各集成电路嵌入至少一个关联介电层中；以及
多个热导管，所述热导管的一些热导管将所述集成电路的一些集成电路与所述封装的至少一个外表面中的表面热耦合。
45.如权利要求41-44中的任一项所述的集成电路封装，其中：
所述集成电路封装包括安装到所述封装的外表面上的散热器；以及
所述热导管将所述电气装置与所述散热器热耦合。
46.如权利要求45所述的集成电路封装，其中，所述散热器是传导层，其占用面积与所述介电层之一实质相似。
47.如权利要求41-46中的任一项所述的集成电路封装，其中，所述热导管不能传送来自所述电气装置的电数据信号。
48.如权利要求41-47中的任一项所述的集成电路封装，其中，所述介电层的每个由SU-8制成。
49.如权利要求41-48中的任一项所述的集成电路封装，其中，所述热导管包括至少一个热迹线和至少一个热通孔。
50.如权利要求41-49中的任一项所述的集成电路封装，其中，所述热导管将所述电气装置与所述集成电路封装的第一外表面和第二外表面热耦合，所述第一外表面和所述第二外表面朝向实质不同的方向，其中所述热导管适合通过经由所述热导管、所述第一外表面和所述第二外表面传递热量来耗散来自所述电气装置的热量。
51.一种集成电路封装，包括：
多个紧邻堆叠的固化平面化感光成像环氧树脂层；
至少一个互连层，各互连层嵌入关联环氧树脂层中，并且包括多个互连迹线；
在所述封装的第一表面上外露的多个I/O焊盘；
定位在所述环氧树脂层的至少一个中并且具有有源表面的集成电路，其中所述环氧树脂层的至少一个遍布于所述集成电路的有源表面，并且所述集成电路至少部分通过所述至少一个互连层电耦合到至少一个关联I/O焊盘；以及
至少一个热导管，将所述集成电路与所述集成电路封装的外部热耦合。
52.如权利要求51所述的集成电路封装，包括安装到所述封装的外表面上的散热器，其中所述至少一个热导管将所述集成电路与所述散热器热耦合。
53.如权利要求51或52所述的集成电路封装，其中，所述至少一个热导管不能传送来自所述集成电路的电数据信号。
54.一种用于封装集成电路的晶圆级方法，所述方法包括：
在衬底之上依次沉积环氧树脂层，以便在所述衬底之上形成多个平面化环氧树脂层，其中所述环氧树脂层通过旋涂来沉积，存在最上面的环氧树脂层；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案；
在对环氧树脂层形成图案之后但在沉积下一个环氧树脂层之前，在形成图案的环氧树脂层的至少一部分中形成开口；
将集成电路放置在所述开口的关联开口中，其中所述集成电路具有多个I/O接合焊盘，并且在放置所述集成电路之后沉积所述环氧树脂层的至少一个，由此覆盖所述集成电路；
形成至少一个导电互连层，其中各互连层在关联环氧树脂层之上形成；
形成至少一个热导管，其中每个热导管在关联环氧树脂层之上形成，并且将所述集成电路与封装的至少一个外表面热耦合；
形成多个外部封装触点，其中所述集成电路至少部分通过所述传导互连层的至少一个电连接到多个外部封装触点；以及
通过依次沉积的环氧树脂层来形成集成电路封装，其中所述至少一个热导管将所述集成电路与所述集成电路封装的至少一个外表面热耦合。
55.如权利要求54所述的方法，其中，所述至少一个互连层之一的形成与所述至少一个热导管之一的形成实质同时执行。
56.如权利要求54或55所述的方法，其中：
所述至少一个外表面包括多个外表面；
所述多个外表面的每个朝向实质不同的方向；以及
所述至少一个热导管将所述集成电路与所述多个外表面的每一个热耦合。
57.如权利要求54-56中的任一项所述的方法，其中：
所述衬底是传导金属层；
所述至少一个热导管形成为使得所述集成电路经由所述至少一个热导管与所述传导金属层热耦合。
58.如权利要求54-57中的任一项所述的方法，其中，所述至少一个热导管的第一热导管弯曲成使得所述第一热导管的第一部分沿与所述第一热导管的第二部分实质不同的方向延伸。
59.如权利要求58所述的方法，其中，所述第一热导管包括分支段，在所述分支段处所述第一热导管分支到多个分管中，所述多个分管的每个沿实质不同的方向延伸。
60.如权利要求54-59中的任一项所述的方法，其中，所述环氧树脂层的每个由SU-8制成。
61.一种用于形成集成电路封装的晶圆级方法，包括：
提供具有第一和相对第二表面的衬底，所述衬底具有在所述衬底的第一和第二表面之间延伸的金属通孔；
在所述衬底的第一表面上形成多个微系统，每个微系统包括：
多个紧邻堆叠的平面化感光成像环氧树脂层；
至少一个互连层，各互连层嵌入关联环氧树脂层中；以及
定位在至少一个关联环氧树脂层中的集成电路；
形成所述多个微系统的所述互连层，使得所述互连层的一些互连层与所述金属通孔的一些金属通孔电耦合；
在所述衬底的第一表面之上施加模制材料，以便形成模制结构，由此密封所述多个微系统的每一个；以及
将所述模制结构分离成单件，以便形成单独集成电路封装，其中各集成电路封装包括所述微系统的至少一个。
62.如权利要求61所述的方法，其中，所述衬底的提供包括：
在所述衬底中形成孔；以及
将传导材料电镀到所述衬底的孔中，以便形成所述金属通孔。
63.如权利要求61或62所述的方法，所述多个微系统的形成包括：
在所述衬底之上依次沉积环氧树脂层，以便形成所述多个紧邻堆叠层，其中所述环氧树脂层通过旋涂来沉积，存在最上面的环氧树脂层；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案；
在对环氧树脂层形成图案之后但在沉积下一个环氧树脂层之前，在形成图案的环氧树脂层的至少一部分中形成开口；
将多个集成电路的一些集成电路放置在所述开口的关联开口中，其中各集成电路具有多个I/O接合焊盘，并且在放置各集成电路之后沉积所述环氧树脂层的至少一个，由此覆盖所述集成电路；以及
形成至少一个传导互连层，其中各互连层在关联环氧树脂层之上形成。
64.如权利要求61-63中的任一项所述的方法，包括对所述衬底进行背磨，以便使所述金属通孔的部分外露。
65.如权利要求61-64中的任一项所述的方法，其中：
各环氧树脂层由SU-8制成；
每个微系统包括多个集成电路；以及
所述环氧树脂层的至少一个遍布于所述集成电路的每个的有源表面。
66.如权利要求61-65中的任一项所述的方法，其中，所述衬底由下列各项所组成的组中的一个来制成：Si、G10-FR4和玻璃。
67.如权利要求61-66中的任一项所述的方法，其中，所述衬底的提供包括：
蚀刻所述衬底的第二表面，以便在所述衬底中形成空腔；
在所述空腔中形成感测元件；
去除所述衬底的部分，以便在所述衬底中形成孔；以及
将传导材料电镀到所述衬底中，以便形成所述金属通孔，其中所述金属通孔的至少一部分与所述感测元件电耦合。
68.如权利要求67所述的方法，其中，所述感测元件是由下列各项所组成的组中的一个：光伏电池、生物传感器、气体传感器、化学传感器、电磁传感器、加速度传感器、振动传感器、湿度传感器和无线相控天线。
69.一种形成集成电路封装的方法：
提供具有第一和相对第二表面的衬底；
在所述衬底的第一表面上施加传导材料，以便形成衬底接合焊盘；
在所述衬底的第一表面上形成多个微系统，每个微系统包括：
多个紧邻堆叠的平面化感光成像环氧树脂层；
至少一个互连层，各互连层嵌入关联环氧树脂层中；以及
定位在至少一个关联环氧树脂层中的集成电路；
形成所述多个微系统的所述互连层，使得所述互连层的一些互连层与所述衬底接合焊盘的一些衬底接合焊盘电耦合；
在所述晶圆的第一表面之上施加模制材料，以便形成模制晶圆结构，由此密封所述多个微系统的每一个；
将模制晶圆结构分离成单件，以便形成单独集成电路封装，其中各集成电路封装包括所述多个微系统的至少一个；以及
去除所述衬底的至少一部分，以便使所述衬底接合焊盘外露。
70.如权利要求69所述的方法，其中，各环氧树脂层由SU-8制成。
71.如权利要求69或70所述的方法，所述多个微系统的形成包括：
在所述衬底之上依次沉积环氧树脂层，以便形成所述多个紧邻堆叠层，其中所述环氧树脂层通过旋涂来沉积，存在最上面的环氧树脂层；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案；
在对环氧树脂层形成图案之后但在沉积下一个环氧树脂层之前，在形成图案的环氧树脂层的至少一部分中形成开口；
将多个集成电路的一些集成电路放置在所述开口的关联开口中，其中各集成电路具有多个I/O接合焊盘，并且在放置各集成电路之后沉积所述环氧树脂层的至少一个，由此覆盖所述集成电路；以及
形成至少一个传导互连层，其中各互连层在关联环氧树脂层之上形成。
72.如权利要求69-71中的任一项所述的方法，其中：
每个微系统包括多个集成电路；以及
所述环氧树脂层的至少一个遍布于所述集成电路的每个的有源表面。
73.如权利要求69-72中的任一项所述的方法，其中，所述衬底由下列各项所组成的组中的一个来制成：Si、G10-FR4和玻璃。
74.一种设备，包括：
具有顶面、相对底面和多个金属通孔的衬底；
形成到所述衬底的顶面上的多个微系统，每个微系统包括：
多个紧邻堆叠的平面化感光成像环氧树脂层；
至少一个互连层，各互连层嵌入关联环氧树脂层中；以及
定位在至少一个关联环氧树脂层中的集成电路，所述集成电路通过所述至少一个互连层与所述金属通孔的至少一个电耦合；以及
在所述衬底的顶面和所述多个微系统之上形成的模制材料。
75.如权利要求74所述的设备，包括嵌入所述衬底中的多个感测元件，其中各感测元件是由下列各项所组成的组中的一个：光伏电池、生物传感器、气体传感器、化学传感器、电磁传感器、加速度传感器、振动传感器、湿度传感器和无线相控天线。
76.如权利要求74或75所述的设备，其中，所述衬底包括使所述感测元件的部分外露的多个通道。
77.如权利要求74-76中的任一项所述的设备，其中，所述衬底由下列各项所组成的组中的一个来制成：Si、G10-FR4和玻璃。
78.如权利要求74-77中的任一项所述的设备，其中，所述金属通孔没有完全穿透所述衬底，并且所述衬底由牺牲材料制成。
79.如权利要求74-78中的任一项所述的设备，其中：
各环氧树脂层由SU-8制成；
每个微系统包括多个集成电路；以及
所述环氧树脂层的至少一个遍布于所述集成电路的每个的有源表面。
80.一种用于封装集成电路的晶圆级方法，所述方法包括：
在衬底之上依次沉积环氧树脂层，以便在所述衬底之上形成多个平面化环氧树脂层，其中所述环氧树脂层通过旋涂来沉积；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案；
将集成电路放置在关联环氧树脂层上，其中所述集成电路具有多个I/O接合焊盘；
形成至少一个传导互连层，其中各互连层在关联环氧树脂层之上形成；
在所述多个环氧树脂层的至少一个中形成第一无源组件，其中所述第一无源组件经由所述互连层的至少一个与所述集成电路电耦合；以及
形成多个外部封装触点，其中所述集成电路至少部分通过所述传导互连层的至少一个电连接到多个外部封装触点。
81.如权利要求80所述的方法，其中，所述第一无源组件的形成的至少一部分与所述互连层之一的形成的至少一部分实质同时执行。
82.如权利要求80或81所述的方法，其中，所述第一无源组件是由下列各项所组成的组中的一个：电阻器、电容器、电感器、磁芯、MEMS装置、传感器和光伏电池。
83.如权利要求81所述的方法，其中，所述第一无源组件是薄膜电阻器，并且所述第一无源组件的形成通过在所述环氧树脂层的至少一个之上溅射传导金属以形成薄膜电阻器来执行。
84.如权利要求80-83中的任一项所述的方法，其中，所述第一无源组件是电容器，并且所述第一无源组件的形成包括形成金属层和介电层，使得所述介电层夹在第一和第二金属层之间。
85.如权利要求80-84中的任一项所述的方法，其中，所述第一无源组件是磁芯，并且所述第一无源组件的形成包括在所述环氧树脂层的至少一个上溅射铁磁材料，以便形成所述磁芯。
86.如权利要求80-85中的任一项所述的方法，其中：
所述衬底具有第一表面和相对第二表面；
堆叠环氧树脂层沉积在所述衬底的第一表面之上；以及
所述方法包括：
蚀刻所述衬底的第二表面，以便形成空腔；
将传导金属电镀到所述空腔中，以便形成电容器；以及
在所述衬底中形成传导通孔，使得所述通孔的至少一部分与所述电容器电耦合。
87.如权利要求80-86中的任一项所述的方法，包括形成第二无源组件，其中：
所述第一无源组件定位在依次沉积的环氧树脂层的第一环氧树脂层中；以及
所述第二无源组件定位在依次沉积的环氧树脂层中与所述第一层不同的第二层中。
88.如权利要求80-87中的任一项所述的方法，形成第二无源组件，其中所述第一无源组件和所述第二无源组件定位在依次沉积的环氧树脂层的第一环氧树脂层中。
89.如权利要求87所述的方法，其中：
所述第一无源组件没有叠加在所述第二无源组件上；以及
所述互连层的至少一个定位在所述第一和第二无源组件之间。
90.一种用于封装集成电路、包括形成多个微模块的晶圆级方法，各微模块使用如权利要求80-89中的任一项所述的步骤来形成，其中每个微模块的至少一部分与其它微模块的至少一部分同时形成。
91.如权利要求80-90中的任一项所述的方法，其中，所述第一无源组件的形成包括：
在依次沉积的环氧树脂层的第一环氧树脂层上溅射铁磁材料，以便形成磁芯；
在所述磁芯之上沉积依次沉积的环氧树脂层的第二环氧树脂层；以及
在所述第二环氧树脂层之上溅射传导材料，以便形成配置成与所述磁芯磁耦合的电感器绕组。
92.一种用于封装集成电路的晶圆级方法，所述方法包括：
在衬底之上依次沉积平面化感光成像环氧树脂层，以便在所述衬底之上形成多个平面化环氧树脂层，其中所述环氧树脂层通过旋涂来沉积；
在沉积所述环氧树脂层之后但在沉积下一个环氧树脂层之前以光刻方式对所述环氧树脂层的至少一部分形成图案，其中光刻形成图案使每个形成图案的环氧树脂层的外露部分至少部分交联；
在对环氧树脂层形成图案之后，通过去除形成图案的环氧树脂的未外露部分，在形成图案的环氧树脂层的至少一部分中形成开口；
形成多个传导互连层，其中各互连层直接在关联环氧树脂层之上形成，并且至少部分通过电镀来形成；
将集成电路放置在所述开口的关联开口中，其中所述集成电路具有多个I/O接合焊盘，并且在放置所述集成电路之后沉积所述环氧树脂层的至少一个，由此覆盖所述集成电路；
形成多个传导通孔，其中各传导通孔与关联互连层和关联环氧树脂层相关联，在所述关联环氧树脂层的所述开口的关联开口中形成，并且至少部分在电镀所述关联互连层期间形成；
在所述环氧树脂层的至少一个之上溅射传导材料，以便形成至少一个薄膜电阻器；
在所述环氧树脂层的至少一个之上溅射铁磁材料，以便形成至少一个磁芯；
在所述环氧树脂层的至少一个之上电镀传导材料，以便形成至少一个电感器绕组，其中至少一个薄膜电阻器、至少一个磁芯和至少一个电感器绕组的每个在依次沉积的环氧树脂层之间形成并且由其密封，以及与所述互连层的至少一个电耦合；以及
形成多个外部封装触点，其中所述集成电路至少部分通过所述传导互连层的至少一个和所述传导通孔的至少一个电连接到多个外部封装触点。
93.一种集成电路封装，包括：
多个紧邻堆叠的固化平面化感光成像环氧树脂层；
至少一个互连层，各互连层嵌入关联环氧树脂层中，并且包括多个互连迹线；
在所述封装的第一表面上外露的多个I/O焊盘；
定位在所述环氧树脂层的至少一个中并且具有有源表面的集成电路，其中所述环氧树脂层的至少一个遍布于所述集成电路的有源表面，并且所述集成电路与所述至少一个互连层电耦合；以及
多个无源组件，所述多个无源组件的每个定位在所述环氧树脂层的至少一个关联环氧树脂层中，并且与所述第一集成电路电耦合。
94.如权利要求93所述的集成电路封装，其中，所述多个无源组件包括由下列各项所组成的组中的至少一个：电阻器、电容器、电感器、磁芯、MEMS装置、传感器和光伏电池。
95.如权利要求93或94所述的集成电路封装，包括：
具有第一表面、相对第二表面以及在所述第一和第二表面之间延伸的衬底传导通孔的衬底，其中，所述环氧树脂层堆叠在所述衬底的第一表面之上；以及
作为由下列各项所组成的组中的一个的感测组件：光伏电池、传感器和无线相控天线，所述感测组件定位在所述衬底的第二表面的空腔中并且由其支承，其中所述感测组件与所述衬底传导通孔的至少一部分电耦合。
96.如权利要求93-95中的任一项所述的集成电路封装，其中，所述环氧树脂层的每个由SU-8制成。
97.如权利要求93-96中的任一项所述的集成电路封装，其中，所述多个无源组件包括磁芯、电感器绕组和薄膜电阻器，其中所述磁芯定位在所述环氧树脂层之一中，所述电感器绕组定位在所述环氧树脂层的不同环氧树脂层中并且叠加在所述磁芯上。
98.如权利要求93-97中的任一项所述的集成电路封装，包括至少一个薄膜电池结构。
99.如权利要求93-98中的任一项所述的集成电路封装，其中，所述多个无源组件包括由夹在金属层之间的介电层所制成的电容器。
100.一种集成电路封装，包括：
具有顶面和相对底面的衬底，在所述衬底的顶面存在第一空腔；
定位在所述衬底的顶面的所述第一空腔中的第一集成电路；
在所述衬底的顶面和所述集成电路的有源表面之上形成的第一固化感光成像环氧树脂层，所述第一环氧树脂层具有实质平坦顶面；以及
包括多个互连迹线的第一互连层，所述第一互连层在所述第一环氧树脂层之上形成，并且与所述第一集成电路的有源表面电耦合。
101.如权利要求100所述的集成电路封装，其中，所述衬底由硅、G10-FR4、钢、铜、石英和玻璃所组成的组中的至少一个来制成。
102.如权利要求100或101所述的集成电路封装，其中，所述衬底由硅制成，并且所述衬底的一个或多个区域以第一掺杂浓度来掺杂，使得所述衬底是导电和导热的，由此帮助所述集成电路将热量传送到所述集成电路封装的外表面。
103.如权利要求102所述的集成电路封装，其中：
所述衬底包括具有实质大于所述第一掺杂浓度的第二掺杂浓度的地接触区，所述地接触区定位在所述衬底的顶面；
所述集成电路封装还包括由导电材料所形成的地互连，所述地互连完全贯穿所述第一环氧树脂层，并且电连接到所述衬底的所述地接触区；以及
所述第一集成电路包括与所述衬底的一个或多个掺杂区电耦合的地触点，其中所述地互连、所述衬底的所述地接触区、所述第一集成电路上的所述地触点和所述衬底的一个或多个掺杂区设置成电接地并且相互电耦合。
104.如权利要求103所述的集成电路，还包括：
所述衬底中的第二空腔；
定位在所述第二空腔中的第二集成电路，所述第二集成电路经由非导电小片附连粘合剂附连到所述衬底，由此使所述第二集成电路与所述传导衬底电绝缘，
其中所述第一集成电路经由导电小片附连粘合剂附连到所述衬底，由此将所述第一集成电路与所述传导衬底电耦合。
105.如权利要求100-104中的任一项所述的集成电路封装，其中，所述衬底至少部分由透光材料制成，并且所述第一集成电路包括第一光装置，所述集成电路封装还包括：
所述衬底的底面中的第二空腔；
定位在所述第二空腔中的第二集成电路，所述第二集成电路与所述第一集成电路相对定位，并且包括第二光装置，所述第二光装置设置成通过所述衬底的透光部分与所述第一集成电路中的所述第一光装置进行光通信；
在所述衬底的底面和所述第二集成电路的有源表面之上形成的第二固化感光成像环氧树脂层；以及
包括多个互连迹线的第二互连层，所述第二互连层在所述第二环氧树脂层之上形成，并且与所述第二集成电路的有源表面电耦合。
106.如权利要求105所述的集成电路封装，其中：
所述衬底由硅制成；以及
所述第一和第二光装置经由紫外光进行光通信，由此便于所述第一和第二光装置之间通过所述硅衬底的光通信。
107.如权利要求100-106中的任一项所述的集成电路封装，其中，在所述第一空腔的侧壁与定位在所述第一空腔中的所述第一集成电路之间存在气隙，由此为所述第一集成电路提供在所述第一空腔中膨胀的空间。
108.如权利要求100-107中的任一项所述的集成电路封装，其中：
所述衬底包括多个空腔；
多个集成电路分别定位在所述多个空腔中；以及
所述第一互连层与所述多个集成电路的一个或多个电耦合。
109.如权利要求100-108中的任一项所述的集成电路封装，还包括：
在所述衬底之上形成的多个紧邻堆叠的固化平面化感光成像环氧树脂层；
多个互连层，所述多个互连层的每个包括至少一个传导迹线和至少一个传导通孔，并且在所述多个环氧树脂层的关联环氧树脂层之上形成；
分别定位在所述衬底的多个空腔中的第一批多个集成电路；以及
各嵌入所述环氧树脂层的关联环氧树脂层中的第二批多个集成电路，所述第二批多个集成电路的每个的有源面覆盖有所述环氧树脂层的关联环氧树脂层。
110.如权利要求100-109中的任一项所述的集成电路封装，其中，所述衬底包括由下列各项所组成的组中的至少一个：1)完全穿透所述衬底、端接于所述衬底的底面上的外部接触焊盘并且与所述第一互连层电耦合的一个或多个传导通孔；2)光伏电池；3)生物传感器；4)气体传感器；5)加速度传感器；6)振动传感器；7)化学传感器；8)电磁传感器；9)温度传感器；以及10)湿度传感器。
111.如权利要求100-110中的任一项所述的集成电路封装，其中，所述第一环氧树脂层进行平面化。
112.如权利要求100-111中的任一项所述的集成电路封装，其中，所述衬底是硅晶圆，并且所述环氧树脂是SU-8。
113.一种用于封装集成电路的方法，所述方法包括：
提供包括顶面和相对底面的衬底；
蚀刻所述衬底的顶面，以便形成第一空腔；
将第一集成电路定位在所述衬底的顶面的所述第一空腔中；
在所述衬底和所述第一集成电路的有源面之上沉积第一固化感光成像环氧树脂层；
以光刻方式对所述第一环氧树脂层形成图案；
在所述第一环氧树脂层中形成一个或多个开口；以及
在所述第一集成电路之上以及在所述第一环氧树脂层的开口中形成第一互连层，使得所述第一互连层包括至少一个传导迹线和至少一个传导通孔。
114.如权利要求113所述的方法，其中：
所述衬底由硅、G10-FR4、钢、石英、铜和玻璃所组成的组中的至少一个来制成；
所述第一环氧树脂层由SU-8制成；以及
所述衬底的蚀刻涉及由湿法蚀刻和等离子体蚀刻所组成的组中的一个。
115.如权利要求113或114所述的方法，还包括：
在将所述第一集成电路定位在所述衬底的第一空腔中之前，将小片附连粘合剂施加到所述第一集成电路的底面，所述底面与所述第一集成电路的有源面相对。
116.如权利要求113-115中的任一项所述的方法，还包括在将所述第一集成电路定位在所述第一空腔之前将小片附连粘合剂施加到所述衬底的所述第一空腔的底部。
117.如权利要求113-116中的任一项所述的方法，其中，所述第一环氧树脂层中的所述一个或多个开口的形成包括在显影剂溶液中分解所述第一环氧树脂层的部分，以便在所述第一环氧树脂层中形成所述一个或多个开口。
118.如权利要求113-117中的任一项所述的方法，还包括：
在所述衬底之上依次沉积第二环氧树脂层，以便在所述衬底之上形成多个平面化环氧树脂层，其中所述第二环氧树脂层的沉积涉及由旋涂和喷涂所组成的组中的一个；
以光刻方式对所述第二环氧树脂层的至少一部分形成图案；
在对第二层形成图案之后但在沉积下一个第二层之前，在形成图案的第二层的至少一部分中形成开口；
将第二集成电路放置在所述开口的关联开口中，其中所述第二集成电路具有多个I/O接合焊盘，并且在放置所述第二集成电路之后沉积所述第二环氧树脂层的至少一个，由此覆盖所述第二集成电路；
形成至少一个第二互连层，其中每个第二互连层在关联第二环氧树脂层之上形成；以及
形成多个外部封装触点，其中所述第二集成电路和所述第一集成电路至少部分通过所述第一互连层和所述至少一个第二互连层电连接到多个外部封装触点。
119.如权利要求113-118中的任一项所述的方法，其中，所述衬底至少部分由透光材料制成，并且所述第一集成电路包括第一光传感器，所述方法还包括：
蚀刻所述衬底的底面，以便形成第二空腔；
将第二集成电路定位在所述第二空腔中，所述第二集成电路包括第二光传感器，并且与所述第一集成电路相对定位，使得所述第一和第二光传感器能够通过所述衬底的透光部分进行光通信；
在所述衬底和所述第二集成电路的有源面之上沉积第二感光成像环氧树脂层，其中所述第二环氧树脂层的沉积使用由旋涂和喷涂所组成的组中的一个来执行；
以光刻方式对所述第二环氧树脂层形成图案；
在所述第二环氧树脂层中形成一个或多个开口；以及
在所述第二集成电路之上以及在所述第二环氧树脂层的开口中形成第二互连层，使得所述第二互连层包括至少一个传导迹线和至少一个传导通孔。
120.如权利要求113-119中的任一项所述的方法，还包括采用导热和导电小片附连粘合剂将所述第一集成电路附连到所述衬底，其中，所述衬底由硅制成，并且所述衬底的一个或多个区域以第一掺杂浓度来掺杂，使得所述衬底是导电和导热的，由此帮助所述集成电路经由所述衬底将热量传送到所述集成电路封装的外表面。
121.如权利要求120所述的方法，其中：
所述衬底包括具有实质大于所述第一掺杂浓度的第二掺杂浓度的地接触区，所述地接触区定位在所述衬底的顶面；
所述第一环氧树脂层中的所述一个或多个开口的形成包括直接在所述衬底的所述地接触区之上形成地互连开口；以及
所述方法还包括采用传导材料来填充所述地互连开口，以便形成地互连，所述地互连包括传导通孔，所述传导通孔完全贯穿所述第一环氧树脂层，并且电连接到所述衬底的所述地接触区。
122.如权利要求121所述的方法，还包括：
在沉积所述第一环氧树脂层之前，将层间电介质施加到所述衬底上；
在所述层间电介质之上施加钝化层；
在所述层间电介质和所述钝化层中形成开口；以及
采用一个或多个传导材料来填充所述开口，以便形成与所述衬底的所述地接触区电耦合的一个或多个电触点，其中所述第一环氧树脂层的沉积涉及在所述层间电介质和所述钝化层之上沉积所述第一环氧树脂层，并且使用所述层间电介质作为掩模来执行所述衬底的顶面的蚀刻，以对所述衬底形成图案并且帮助在所述衬底中形成所述第一空腔。
123.如权利要求113-122中的任一项所述的方法，其中，所述第一环氧树脂层的沉积涉及由喷涂和旋涂所组成的组中的一个。
124.如权利要求113-123中的任一项所述的方法，其中，所述第一环氧树脂层预制为整体件，并且其中预制的第一环氧树脂层沉积在所述第一空腔之上，使得环氧树脂没有实质填充所述第一空腔，由此帮助保存所述第一集成电路与所述第一空腔的侧壁之间的气隙，所述气隙为所述第一集成电路在所述第一空腔中膨胀提供空间。
125.如权利要求113-124中的任一项所述的方法，包括对所述衬底进行背磨。
126.如权利要求113-125中的任一项所述的方法，其中，所述衬底由硅制成，具有[1，1，0]的硅晶体结构，并且所述衬底的蚀刻采用与硅衬底的晶体结构相互作用的化学品来执行，以便帮助在所述第一空腔中形成直侧壁。
127.如权利要求113-126中的任一项所述的方法，其中，所述第一环氧树脂层进行平面化。
CN2010800181469A 2009-02-20 2010-01-08 集成电路微模块 Pending CN102405524A (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US12/390,349 US7843056B2 (en) 2009-02-20 2009-02-20 Integrated circuit micro-module
US12/390349 2009-02-20
US12/479,707 US7901981B2 (en) 2009-02-20 2009-06-05 Integrated circuit micro-module
US12/479709 2009-06-05
US12/479,715 US7901984B2 (en) 2009-02-20 2009-06-05 Integrated circuit micro-module
US12/479,709 US7898068B2 (en) 2009-02-20 2009-06-05 Integrated circuit micro-module
US12/479,713 US7842544B2 (en) 2009-02-20 2009-06-05 Integrated circuit micro-module
US12/479707 2009-06-05
US12/479713 2009-06-05
US12/479715 2009-06-05
US12/643924 2009-12-21
US12/643,924 US7902661B2 (en) 2009-02-20 2009-12-21 Integrated circuit micro-module
PCT/US2010/020555 WO2010096213A2 (en) 2009-02-20 2010-01-08 Integrated circuit micro-module

Publications (1)

Publication Number Publication Date
CN102405524A true CN102405524A (zh) 2012-04-04

Family

ID=42634391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800181469A Pending CN102405524A (zh) 2009-02-20 2010-01-08 集成电路微模块

Country Status (3)

Country Link
EP (1) EP2399288B1 (zh)
CN (1) CN102405524A (zh)
WO (1) WO2010096213A2 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378050A (zh) * 2012-04-20 2013-10-30 通用汽车环球科技运作有限责任公司 电子组件和制造电子组件的方法
CN103545303A (zh) * 2012-07-17 2014-01-29 马维尔国际贸易有限公司 Ic封装体和组装
CN103728350A (zh) * 2012-10-12 2014-04-16 Nxp股份有限公司 包含热导式气体传感器的集成电路
CN103826384A (zh) * 2012-10-18 2014-05-28 英飞凌科技奥地利有限公司 高性能垂直互连
CN104754919A (zh) * 2013-12-26 2015-07-01 株式会社电装 具有温度检测元件的电子装置
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块
CN105575943A (zh) * 2014-10-31 2016-05-11 英飞凌科技股份有限公司 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
CN105655367A (zh) * 2014-12-02 2016-06-08 德克萨斯仪器股份有限公司 改进的高性能磁通门装置
CN106206483A (zh) * 2015-05-29 2016-12-07 台达电子国际（新加坡）私人有限公司 电源模块
CN106463447A (zh) * 2014-05-13 2017-02-22 高通股份有限公司 基板和形成基板的方法
CN107223283A (zh) * 2015-02-25 2017-09-29 高通股份有限公司 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN108975263A (zh) * 2017-07-19 2018-12-11 迈瑞迪创新科技有限公司 具有高cmos集成的热电式红外探测器
CN110610926A (zh) * 2018-06-14 2019-12-24 台湾积体电路制造股份有限公司 半导体结构以及形成半导体结构的方法
CN111276787A (zh) * 2019-12-31 2020-06-12 中国电子科技集团公司第五十五研究所 三维集成毫米波AiP相控阵阵元
CN112154309A (zh) * 2018-06-26 2020-12-29 株式会社自动网络技术研究所 基板结构体
CN113167662A (zh) * 2018-09-17 2021-07-23 哈钦森技术股份有限公司 集成传感器和电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466535B2 (en) 2015-03-03 2016-10-11 United Microelectronics Corp. Method of forming target patterns
US20210098373A1 (en) * 2019-09-26 2021-04-01 Intel Corporation Integrated circuit structures having differentiated interconnect lines in a same dielectric layer
EP4216271A1 (en) * 2022-01-21 2023-07-26 Infineon Technologies Austria AG Semiconductor package including a chip-substrate composite semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555759B2 (en) * 1999-09-17 2003-04-29 George Tzanavaras Interconnect structure
US20040145874A1 (en) * 2003-01-23 2004-07-29 Stephane Pinel Method, system, and apparatus for embedding circuits
CN101027948A (zh) * 2004-04-27 2007-08-29 伊姆贝拉电子有限公司 电子模块及其制造方法
CN101098588A (zh) * 2000-02-25 2008-01-02 揖斐电株式会社 多层印刷电路板
CN101188220A (zh) * 2006-11-21 2008-05-28 育霈科技股份有限公司 具晶粒接收凹孔的晶片级封装
TW200847351A (en) * 2007-05-25 2008-12-01 Nepes Corp Wafer level system in package and fabrication method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339183B1 (ko) * 1998-07-13 2002-05-31 포만 제프리 엘 접착제 번짐이 감소된 다이 부착법
US7135777B2 (en) * 2002-05-03 2006-11-14 Georgia Tech Research Corporation Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
US8178963B2 (en) * 2007-01-03 2012-05-15 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555759B2 (en) * 1999-09-17 2003-04-29 George Tzanavaras Interconnect structure
CN101098588A (zh) * 2000-02-25 2008-01-02 揖斐电株式会社 多层印刷电路板
US20040145874A1 (en) * 2003-01-23 2004-07-29 Stephane Pinel Method, system, and apparatus for embedding circuits
CN101027948A (zh) * 2004-04-27 2007-08-29 伊姆贝拉电子有限公司 电子模块及其制造方法
CN101188220A (zh) * 2006-11-21 2008-05-28 育霈科技股份有限公司 具晶粒接收凹孔的晶片级封装
TW200847351A (en) * 2007-05-25 2008-12-01 Nepes Corp Wafer level system in package and fabrication method thereof

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378050A (zh) * 2012-04-20 2013-10-30 通用汽车环球科技运作有限责任公司 电子组件和制造电子组件的方法
CN103545303A (zh) * 2012-07-17 2014-01-29 马维尔国际贸易有限公司 Ic封装体和组装
CN103545303B (zh) * 2012-07-17 2018-02-09 马维尔国际贸易有限公司 集成电路封装体组件、用于组装印刷电路板的方法 和集成电路封装体
CN103728350A (zh) * 2012-10-12 2014-04-16 Nxp股份有限公司 包含热导式气体传感器的集成电路
CN103728350B (zh) * 2012-10-12 2017-04-12 ams国际有限公司 包含热导式气体传感器的集成电路
US9372166B2 (en) 2012-10-12 2016-06-21 Ams International Ag Integrated circuit comprising a thermal conductivity based gas sensor
CN103826384A (zh) * 2012-10-18 2014-05-28 英飞凌科技奥地利有限公司 高性能垂直互连
CN103826384B (zh) * 2012-10-18 2018-10-19 英飞凌科技奥地利有限公司 高性能垂直互连
US9867277B2 (en) 2012-10-18 2018-01-09 Infineon Technologies Austria Ag High performance vertical interconnection
CN104754919A (zh) * 2013-12-26 2015-07-01 株式会社电装 具有温度检测元件的电子装置
CN104754919B (zh) * 2013-12-26 2018-05-18 株式会社电装 具有温度检测元件的电子装置
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块
CN106463447B (zh) * 2014-05-13 2018-06-29 高通股份有限公司 基板和形成基板的方法
CN106463447A (zh) * 2014-05-13 2017-02-22 高通股份有限公司 基板和形成基板的方法
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
CN105575943A (zh) * 2014-10-31 2016-05-11 英飞凌科技股份有限公司 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
US11322451B2 (en) 2014-10-31 2022-05-03 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
CN105575943B (zh) * 2014-10-31 2018-08-14 英飞凌科技股份有限公司 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
CN105655367A (zh) * 2014-12-02 2016-06-08 德克萨斯仪器股份有限公司 改进的高性能磁通门装置
CN107223283A (zh) * 2015-02-25 2017-09-29 高通股份有限公司 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN107223283B (zh) * 2015-02-25 2019-07-16 高通股份有限公司 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN106206483B (zh) * 2015-05-29 2018-12-14 台达电子国际（新加坡）私人有限公司 电源模块
CN106206483A (zh) * 2015-05-29 2016-12-07 台达电子国际（新加坡）私人有限公司 电源模块
CN108975263A (zh) * 2017-07-19 2018-12-11 迈瑞迪创新科技有限公司 具有高cmos集成的热电式红外探测器
CN110610926A (zh) * 2018-06-14 2019-12-24 台湾积体电路制造股份有限公司 半导体结构以及形成半导体结构的方法
CN110610926B (zh) * 2018-06-14 2021-09-03 台湾积体电路制造股份有限公司 半导体结构以及形成半导体结构的方法
US11158448B2 (en) 2018-06-14 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging layer inductor
CN112154309A (zh) * 2018-06-26 2020-12-29 株式会社自动网络技术研究所 基板结构体
CN113167662A (zh) * 2018-09-17 2021-07-23 哈钦森技术股份有限公司 集成传感器和电路
CN111276787A (zh) * 2019-12-31 2020-06-12 中国电子科技集团公司第五十五研究所 三维集成毫米波AiP相控阵阵元

Also Published As

Publication number Publication date
WO2010096213A3 (en) 2010-10-21
WO2010096213A2 (en) 2010-08-26
EP2399288B1 (en) 2018-08-15
EP2399288A2 (en) 2011-12-28
EP2399288A4 (en) 2017-04-19

Similar Documents

Publication Publication Date Title
CN102405524A (zh) 集成电路微模块
US7843056B2 (en) Integrated circuit micro-module
US7902661B2 (en) Integrated circuit micro-module
US7842544B2 (en) Integrated circuit micro-module
US7901981B2 (en) Integrated circuit micro-module
US8482118B2 (en) Integrated circuit micro-module
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US7898068B2 (en) Integrated circuit micro-module
CN100426492C (zh) 微电子封装件及其制造方法
EP3657915A2 (en) Method of manufacturing a component carrier using a separation component, the component carrier, and a semi-finished product
US20080217761A1 (en) Structure of semiconductor device package and method of the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US7901984B2 (en) Integrated circuit micro-module
US20090273004A1 (en) Chip package structure and method of making the same
CN103380496A (zh) 中介层、电子模块及其形成方法
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
CN110178209B (zh) 半导体封装件的制造方法
US7972903B2 (en) Semiconductor device having wiring line and manufacturing method thereof
CN113767468A (zh) 嵌入式半导体封装件及其制造方法
CN103219317B (zh) 集成电路封装以及用于制造集成电路封装的方法
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
TWI423414B (zh) 積體電路微模組
TWI405302B (zh) 積體電路微模組
US20230245971A1 (en) Module Comprising a Semiconductor-based Component and Method of Manufacturing the Same
US20230245990A1 (en) Component Carrier With Embedded IC Substrate Inlay, and Manufacturing Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1167043

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120404