CN103545303A - Ic封装体和组装 - Google Patents

Ic封装体和组装 Download PDF

Info

Publication number
CN103545303A
CN103545303A CN201310308756.8A CN201310308756A CN103545303A CN 103545303 A CN103545303 A CN 103545303A CN 201310308756 A CN201310308756 A CN 201310308756A CN 103545303 A CN103545303 A CN 103545303A
Authority
CN
China
Prior art keywords
pcb
packaging body
insert
substrate
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310308756.8A
Other languages
English (en)
Other versions
CN103545303B (zh
Inventor
S·波德瓦尔
A·罗思曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103545303A publication Critical patent/CN103545303A/zh
Application granted granted Critical
Publication of CN103545303B publication Critical patent/CN103545303B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的实施例公开了IC封装体和组装。本公开的多个方面提供了一种电路，该电路包括形成有开口部分的印刷电路板(PCB)衬底，该开口部分被设定尺寸以适应集成电路(IC)封装体。当将该IC封装体放置在该开口部分中并且电耦合到该PCB衬底用于PCB组装时，所组装的PCB的厚度小于IC封装体和PCB衬底的厚度之和。

Description

IC封装体和组装
通过引用合并
本公开要求于2012年7月17日提交的第61/672,422号美国临时专利申请“DOUBLE SIDED STAMP IC MODULE”和2012年10月5日提交的第61/710,430号美国临时专利申请“PARTIAL PCBCUTOUT FOR DOUBLE SIDED STAMP MODULE ASSEMBLY”的权益，通过引用将其整体合并于此。
背景技术
本文提供的背景描述是出于总体呈现本公开的上下文的目的。当前署名的发明人的工作(到在本背景技术部分描述的工作的程度)，以及在提交申请时可能无法以其他方式作为现有技术的衡量的说明书的多个方面，既没有明确地也没有暗示地被承认是本公开的现有技术。
可以将多个集成电路(IC)芯片封装体在一起以形成多芯片模块(MCM)。当多IC芯片并排放置时，MCM封装体可以具有相对大的表面区域，并且当多IC芯片堆叠时，MCM封装体可以具有相对高的高度。
发明内容
本公开的多个方面提供一种电路，该电路包括形成有开口部分的印刷电路板(PCB)衬底，所述开口部分被设定尺寸以适应集成电路(IC)封装体。当将所述IC封装体放置在所述开口部分中并且电耦合到所述PCB衬底用于PCB组装时，所组装的PCB的厚度小于所述IC封装体和所述PCB衬底的厚度之和。
在一个实施例中，所述IC封装体包括插入件和在所述插入件的至少一侧上安装的一个或多个IC部件，并且所述插入件包括多个导电部件，所述导电部件被配置为当所述导电部件与所述PCB衬底上的相对应的导电部件对准时，将所述IC封装体电耦合到所述PCB衬底。
在一个实例中，所述IC封装体包括在所述插入件的第一侧和第二侧上分别安装的第一IC芯片和第二IC芯片。另外，所述插入件的轮廓部分被开槽并且至少部分被电镀以形成所述导电部件。
根据本公开的一个方面，所述IC封装体经由引线接合连接、电镀连接和球-栅阵列连接中的至少一种连接电耦合到所述PCB衬底。另外，所述开口部分是贯穿开口或局部开口。
在一个实例中，所述开口部分是局部开口，所述IC部件安装在所述插入件的第一侧上，并且所述导电部件是放置在所述插入件的第二侧上的焊球，并且所述插入件被配置为能装在所述局部开口中而使所述焊球电耦合到所述局部开口下面的所述PCB的层。
本公开的多个方面提供一种方法，该方法包括形成具有开口部分的印刷电路板(PCB)的衬底，所述开口部分被设定尺寸以适应集成电路(IC)封装体；以及将所述IC封装体放置在所述开口部分中以将所述IC封装体组装到所述PCB中，并且所组装的PCB的厚度小于所述IC封装体和所述衬底的厚度组合。
本公开的多个方面提供一种集成电路(IC)封装体，该IC封装体包括在插入件的第一侧上安装的第一集成电路(IC)芯片，所述插入件具有可适于放置到印刷电路板(PCB)衬底上的开口中的尺寸；以及在所述插入件上放置的多个导电部件，所述多个导电部件被配置用于将所述IC封装体与所述PCB衬底电耦合，其中当所述IC封装体被放置并且被组装在形成于所述PCB衬底中的所述开口中时，所组装的PCB的厚度小于所述IC封装体和所述PCB衬底的厚度之和。
附图说明
将参考以下附图具体描述作为示例提出的本公开的各种实施方式，其中类似的附图标记指代类似的元件，并且其中：
图1A-1D示出了根据本公开的实施例的印刷电路板衬底实例和集成电路(IC)封装体实例的示图；
图2示出了根据本公开的实施例的组装的印刷电路板实例的横截面图；以及
图3示出了根据本公开的实施例的对过程示例进行概述的流程图。
具体实施方式
图1示出了根据本公开的实施例的用于印刷电路板(PCB)基板和集成电路(IC)封装体102的表面图。PCB衬底101包括在该表面中的开口部分130。设定该开口部分的尺寸以适应IC封装体102。根据实施例，IC封装体102包括插入件150和在插入件150的一侧上装配的IC芯片以形成在衬底的第一侧上延伸的部分160。该部分160可适合放置在该开口部分130中。当将该IC封装体102组装在该PCB衬底101上时，该部分160能装在开口部分130中以减小组装的PCB的厚度。另外，该PCB衬底101包括诸如焊区120的导电连接器，并且该IC芯片封装体102包括在一个实施例中当将该IC封装体组装到该PCB衬底101中时与该焊区120对准以形成电连接的导电连接器180。
根据本公开的实施例，开口部分130是没有任何PCB层的贯穿开口。根据另一个实施例，开口部分130是具有在开口部分130下面的一些PCB层(即少于所有PCB层)的局部开口。
图1B示出了根据本公开的实施例的针对PCB衬底101和IC封装体102的沿A-A’的横截面图。在这一实施例中，开口部分130是具有在开口部分130下面的一些PCB层(即少于所有PCB层)的局部开口。
图1C示出了根据本公开的另一实施例的针对PCB衬底101和IC封装体102的沿A-A’的横截面图。在这一实施例中，开口部分130是没有任何PCB层的贯穿开口。
图1D示出了组装在一起的PCB衬底101和IC封装体102的横截面图。在图1D中，开口部分130是具有在开口下面的一些PCB层(少于所有PCB层)的局部开口。
通常，诸如蜂窝电话、手写板、膝上型计算机等的电子设备包括一个或多个组装的PCB板，其具有诸如在PCB板上装配的分立部件、集成部件等的各种电子部件。在一个实施例中，组装的PCB板的尺寸和厚度影响了电子设备的尺寸和厚度。因此，组装的PCB板需要满足尺寸要求和厚度要求。
IC封装体102可以是任何合适的封装体，诸如单独的IC芯片封装体、多芯片模块(MCM)封装体等。在一个实施例中，IC封装体102是多芯片模块(MCM)封装体，该MCM封装体包括用于减少占位面积而堆叠的多个IC芯片。
具体地，在一个实例中，IC封装体中的插入件150具有第一侧(例如图1A-1D中的底侧)和第二侧(例如图1A-1D中的上侧)。在一个实施例中，插入件150是与PCB衬底101相比相对较小尺寸的PCB衬底。在第一侧上，例如使用倒装芯片技术将一个或多个IC芯片装配在插入件150上以形成在插入件150的第一侧上延伸的第一部分160；并且在第二侧上，例如使用倒装芯片技术将一个或多个IC芯片装配在插入件150上以形成在插入件150的第二侧上延伸的第二部分170。插入件150上装配的IC芯片是任何合适的IC芯片。在一个实施例中，IC封装体102是包括用于基带处理的一个或多个IC芯片和用于射频处理的一个或多个IC芯片的调制解调器。例如，将基带处理芯片装配在第一侧上以形成第一部分160，并且将射频(RF)处理芯片装配在第二侧以形成第二部分170。在一个实施例中，IC封装体102包括其他合适的芯片，诸如在插入件150的第一侧或第二侧上装配的功率管理芯片等。注意的是，在一个实施例中，将IC芯片与插入件150封装体以形成IC封装体102。该第一部分160和该第二部分170可以具有相同形状和尺寸或者可以具有不同形状和尺寸。
根据本公开的一个实施例，因为插入件150的两侧用于装配IC芯片，所以与在一个实例中的单侧装配技术相比，实现IC封装体102具有相对小的占位面积但是相对大的厚度。
另外，IC封装体102包括在插入件150上实现的接口连接器。在一个实例中，插入件150的尺寸比第一部分160和第二部分170大出一个边沿，并且将接口连接器实现在该边沿上。可以使用任何合适的技术诸如插脚、焊球、电镀连接器等来实现该接口连接器。该接口连接器经由例如中间板150上的印刷电路与在中间板上的装配的IC芯片连接。该接口连接器被配置为当IC封装体被组装在PCB衬底诸如PCB衬底101上时与PCB衬底上的对应的连接器形成电耦合。该接口连接器和PCB衬底上的对应的连接器可以经由任何合适的连接、诸如引线接合连接、电镀连接、球-栅阵列连接等耦合在一起。
在图1A-1D的实例中，在插入件150的边沿上形成电镀连接器180。具体地，使插入件150成形为具有多个凹槽的邮票型板，该凹槽诸如沿插入版150的轮廓的半贯穿孔。该凹槽被电镀有一个或多个诸如铜层等的导电层以形成电镀连接器180。在一个实例中，连接层覆盖凹槽中的表面并且在插入层150的一侧或两侧延伸到凹槽。在一个实例中，类似于具有焊盘的贯穿孔而形成电镀连接器180。注意的是，在一个实例中，由插入件150的非电镀部分将电镀连接器180相互绝缘。还注意的是，电镀连接器180可以具有诸如电镀的手指等的其他合适的配置。
PCB板衬底101包括堆叠在一起的各种层，诸如绝缘层、金属层等。将金属层制图以向在PCB板衬底101上装配的电子部件提供布线，将绝缘层放置在金属层之间以提供电气绝缘。另外，将开口部分130在PCB板衬底101的表面中形成。可以通过诸如裁剪、蚀刻、烧蚀、模塑等任何适合的技术来形成开口部分130。在一个实施例中，将PCB板衬底101的合适的层分别形成有开口，并且然后将这些层对准和堆叠以形成具有开口部分130的PCB板衬底101。在另一个实施例中，将PCB板衬底101的层分别形成而没有开口，并且将这些层堆叠以建立PCB板衬底101。然后，在建立PCB板衬底101之后形成开口部分130。设定开口部分130的尺寸以适应第一部分160，并且因此第一部分160能装在开口部分130中。
在一个实施例中，开口部分130是诸如图1B中可见的局部开口部分。在图1B的实例中，PCB衬底101包括在PCB衬底101内的金属层141、142和143。注意的是，在一个示例中，PCB衬底101具有在PCB衬底101的表面上的金属层。由于开口部分130，金属层141在开口部分130中不存在。然而，金属层142和143在开口部分130下仍然存在，并且因此金属层142和143被制图并且用于布线的目的。
在另一个实施例中，开口部分130是诸如图1C中示出的贯穿开口部分。在图1C的实例中，PCB衬底101的所有层在开口部分130中不存在。
根据本公开的一个方面，形成多个焊区120以与IC封装体102的接口连接器、诸如电镀连接器180相匹配。例如，在PCB衬底101上靠近开口部分130的边沿形成多个焊区120。焊区120由诸如铜等的导电材料形成并且电气连接到由PCB衬底101的制图的金属层形成的金属丝。另外，焊区120被放置将与IC封装体102的接口连接器、诸如电镀连接器180对准。
根据本公开，如图1D中示出，为了在PCB衬底101上组装IC封装体102，第一部分160能装在开口部分130中，以及然后电镀连接器180与焊区120对准并且与焊区120接触。在一个实施例中，当电镀连接器与焊区120接触时，电镀连接器180和焊区120形成电连接。在另一个实施例中，通过将填充金属熔化和流动到电镀连接器180的凹槽中而将电镀连接器180和焊区120焊接在一起。
根据本公开的一个方面，因为第一部分160能装在开口部分130中，所以组装的PCB的厚度小于IC封装体102和PCB衬底101的厚度之和。在一个实例中，一个IC芯片的厚度大约是1mm，并且IC封装体衬底102的厚度大约是2mm。在一个实施例中，用于电子设备的厚度规范允许向PCB衬底的厚度增加大约1mm的厚度。当第一部分160能装在开口部分130中时，除了PCB衬底101的厚度，组装的PCB的厚度大约是1mm，并且满足厚度规范。
图2示出了根据本公开的实施例的组装的PCB示例200的横截面图。PCB 200包括PCB衬底201和IC封装体202。该PCB衬底201包括在表面中的开口部分230。设定该开口部分230的尺寸以适应IC封装体202。该IC封装体202包括插入件250和装配在插入件250的一侧上的IC芯片。IC封装体202可适合放置在该开口部分230中。当将IC封装体202组装在PCB衬底201上时，该IC封装体202能装在开口部分230中以减小组装的PCB 200的厚度。
另外，PCB衬底201包括诸如焊区220的导电连接器，并且该IC芯片封装体202包括当将该IC封装体202组装到该PCB衬底201中时可以与焊区220对准以形成电连接的导电连接器280。
在图2示例中，开口部分230是具有在开口部分230下面的一些PCB层(少于所有PCB层)的局部开口。
IC封装体202可以是任何合适的封装体，诸如单独的IC芯片封装体、多芯片模块(MCM)封装体等。在一个实施例中，IC封装体202是多芯片模块(MCM)封装体，该MCM封装体包括用于减少占位面积而堆叠的多个IC芯片。在一个示例中，IC封装体202包括具有第一侧和第二侧的插入件250。在一个示例中，插入件250是与PCB衬底201相比相对较小尺寸的适合的类似PCB的衬底。在第一侧，例如使用倒装芯片技术将一个或多个IC芯片装配在插入件250上以形成在插入件250的第一侧上延伸的第一部分260。在一个示例中，将IC芯片并排装配在插入件250的第一侧上。在另一个示例中，将IC芯片堆叠在一起并且将堆叠的IC芯片装配在插入件250的第一侧上。
另外，IC封装体202包括在插入件250上实施的接口连接器。在一个示例中，IC封装体202是具有以阵列方式布置的多个焊球280的球栅阵列封装体。将焊球280与插入件250上装配的IC芯片电连接。当将IC封装体组装在PCB衬底201上时，焊球280被配置为与在PCB衬底201上相对应的连接器形成电耦合。
PCB板衬底201包括堆叠在一起的各种层，诸如绝缘层、金属层等。将金属层制图以向在PCB板衬底201上装配的电子部件提供布线，将绝缘层放置在金属层之间以提供电气绝缘。另外，将开口部分230在PCB板衬底201的表面中形成。可以通过诸如裁剪、蚀刻等任何适合的技术来形成开口部分230。PCB衬底201包括在PCB衬底201内的金属层241、242和243。注意的是，在一个示例中，PCB衬底201具有在PCB衬底201的表面上的金属层。由于开口部分230，金属层241在开口部分230中不存在。然而，金属层243在开口部分230下仍然存在，并且因此在开口部分230下的金属层243的部分被制图并且用于布线的目的。
根据本公开的一个方面，形成多个焊区220以与IC封装体202的焊球280相匹配。例如，将多个焊区220形成在开口部分230下面的金属层上。在一个示例中，将焊区220由金属层242形成。该焊区220被放置将能够与焊球280对准。
根据本公开，为了在PCB衬底201上组装IC封装体202，将IC封装体202装于开口部分230中，以及然后将焊球280与焊区220对准并且与焊区220接触以形成电连接。在一个实施例中，使用合适的技术以在焊区220上应用回流焊以使能够形成电连接。在一个示例中，使用掩膜来应用回流焊。在一个示例中，分别设定一个或多个掩膜尺寸以允许将在焊区220上应用回流焊。在另一个示例中，使用合适的滴管以在焊区220上应用回流焊。
根据本公开的一个方面，由于IC封装体202能装在开口部分230中，组装的PCB的厚度小于IC封装体202和PCB衬底201的厚度之和。
图3示出根据本公开的实施例的对过程示例进行概述的流程图。在一个示例中，该过程用于实现组装的PCB。过程在S301处开始并且前进到S310。
在S310处，形成IC封装体。在一个示例中，为了形成IC封装体102，使插入件150成形以具有在插入件的轮廓的凹槽，并且对凹槽进行电镀以形成电镀连接器180。另外，在一个示例中，将基带处理IC芯片装配在插入件150的第一侧上以形成第一部分160，并且将射频处理IC芯片装配在插入件150的第二侧上。在另一个示例中，形成IC封装体202。IC封装体202是包括在插入件250的一侧上的焊球280的球栅阵列类型封装体。
在S320处，形成具有开口的PCB衬底。设定开口尺寸以适应IC封装体或IC封装体的部分。在一个示例中，PCB衬底101形成有开口部分130。开口部分130可以是贯穿开口或局部开口。开口部分130与IC封装体102的第一部分160的形状和尺寸相匹配。另外，PCB衬底101包括靠近开口部分130的在PCB衬底101的边沿部分上形成的焊区120。焊区120被配置为与电镀连接器180可对准。在另一个示例中，PCB衬底201形成有开口部分230。开口部分230是适应IC封装体202的局部开口。另外，PCB衬底201包括在局部开口下面形成的焊区220。焊区220被配置为与焊球280可对准。
在S330，在PCB衬底上组装封装体。在一个示例中，为了将IC封装体102组装在PCB衬底101上，使第一部分160能装在开口部分130中以减小组装的PCB的厚度。然后，将IC封装体102的电镀连接器180与PCB衬底101上的焊区120对准并且与焊区120接触以形成电连接。在一个示例中，将电镀连接器180与焊区120焊接以形成电连接。因此，将IC封装体102组装在PCB衬底101上，并且组装的PCB的厚度小于IC封装体102和PCB衬底101的厚度之和。在另一个示例中，将IC封装体放置在开口部分230中，并且将焊球280与焊区220对准并且相接触以形成组装的PCB 200。组装的PCB 200的厚度小于IC封装体202和PCB衬底201的厚度之和。然后，过程前进到S399并且终止。
尽管已经结合作为示例而提出的本公开的具体实施方式来描述了其多个方面，但是可以对示例进行替代、修改和变化。因此，本文提出的实施方式旨在说明性而非限制性。在不背离下面阐述的权利要求的范围的情况下可以进行许多改变。

Claims (20)

1.一种电路，包括：
形成有开口部分的印刷电路板(PCB)衬底，所述开口部分被设定尺寸以适应集成电路(IC)封装体；以及
其中当将所述IC封装体放置在所述开口部分中并且电耦合到所述PCB衬底用于PCB组装时，所组装的PCB的厚度小于所述IC封装体和所述PCB衬底的厚度之和。
2.根据权利要求1所述的电路，其中所述IC封装体包括插入件和在所述插入件的至少一侧上安装的一个或多个IC部件，并且所述插入件包括多个导电部件，所述导电部件被配置为当所述导电部件与所述PCB衬底上的相对应的导电部件对准时，将所述IC封装体电耦合到所述PCB衬底。
3.根据权利要求2所述的电路，其中所述IC封装体包括在所述插入件的第一侧和第二侧上分别安装的第一IC芯片和第二IC芯片。
4.根据权利要求3所述的电路，其中所述插入件的轮廓部分被开槽并且至少部分被电镀以形成所述导电部件。
5.根据权利要求1所述的电路，其中所述IC封装体经由引线接合连接、电镀连接和球-栅阵列连接中的至少一种连接电耦合到所述PCB衬底。
6.根据权利要求1所述的电路，其中所述开口部分是贯穿开口或局部开口。
7.根据权利要求2所述的电路，其中所述开口部分是局部开口，所述IC部件安装在所述插入件的第一侧上，并且所述导电部件是放置在所述插入件的第二侧上的焊球，并且所述插入件被配置为能装在所述局部开口中而使所述焊球电耦合到所述局部开口下面的所述PCB的层。
8.一种方法，包括：
形成具有开口部分的印刷电路板(PCB)的衬底，所述开口部分被设定尺寸以适应集成电路(IC)封装体；以及
将所述IC封装体放置在所述开口部分中以将所述IC封装体组装到所述PCB中，并且所组装的PCB的厚度小于所述IC封装体和所述衬底的厚度组合。
9.根据权利要求8所述的方法，进一步包括形成所述IC封装体，其中形成所述IC封装体进一步包括：
将一个或多个IC部件安装在插入件的至少一侧上；以及
在所述插入件上形成多个导电部件以当所述导电部件与所述衬底上的相对应的导电部件对准时将所述IC封装体电耦合到所述衬底。
10.根据权利要求9所述的方法，其中将所述一个或多个IC部件安装在所述插入件的至少一侧上进一步包括：
在所述插入件的第一侧上安装第一IC芯片；以及
在所述插入件的第二侧上安装第二IC芯片。
11.根据权利要求10所述的方法，其中在所述插入件上形成所述多个导电部件进一步包括：
在所述插入件的轮廓部分中形成凹槽；以及
对所述凹槽进行电镀以形成所述导电部件。
12.根据权利要求8所述的方法，进一步包括：
经由引线接合连接、电镀连接、球-栅阵列连接中的至少一种连接将所述IC封装体电耦合到所述衬底。
13.根据权利要求8所述的方法，其中形成具有被设定尺寸以适应IC封装体的所述开口部分的所述PCB的所述衬底进一步包括以下至少一个：
形成具有贯穿开口部分的所述PCB的所述衬底；以及
形成具有局部开口部分的所述PCB的所述衬底。
14.根据权利要求9所述的方法，其中
形成具有局部开口的所述PCB的所述衬底；
形成在所述局部开口下面的所述PCB的层中的导电焊区；以及
将所述IC封装体放置到所述局部开口中而使所述IC封装体的焊球与所述局部开口下面的所述PCB的所述层中的所述导电焊区电耦合。
15.一种集成电路(IC)封装体，包括：
在插入件的第一侧上安装的第一集成电路(IC)芯片，所述插入件具有可适于放置到印刷电路板(PCB)衬底上的开口中的尺寸；以及
在所述插入件上放置的多个导电部件，所述多个导电部件被配置用于将所述IC封装体与所述PCB衬底电耦合，其中当所述IC封装体被放置并且被组装在形成于所述PCB衬底中的所述开口中时，所组装的PCB的厚度小于所述IC封装体和所述PCB衬底的厚度之和。
16.根据权利要求15所述的IC封装体，其中所述IC封装体包括在所述插入件的第二侧上安装的第二IC芯片。
17.根据权利要求15所述的IC封装体，其中将所述插入件的轮廓部分被开槽并且至少部分被电镀以形成所述导电部件。
18.根据权利要求15所述的IC封装体，其中所述导电部件是引线接合连接、电镀连接和球-栅阵列连接中的至少一种连接。
19.根据权利要求15所述的IC封装体，其中所述开口部分是贯穿开口或局部开口。
20.根据权利要求15所述的IC封装体，其中所述开口部分是局部开口，所述导电部件是在所述插入件的第二侧上放置的焊球，并且所述插入件被配置为能装在所述局部开口中，而使所述焊球电耦合到所述局部开口下面的所述PCB的层。
CN201310308756.8A 2012-07-17 2013-07-17 集成电路封装体组件、用于组装印刷电路板的方法 和集成电路封装体 Expired - Fee Related CN103545303B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261672422P 2012-07-17 2012-07-17
US61/672,422 2012-07-17
US201261710430P 2012-10-05 2012-10-05
US61/710,430 2012-10-05

Publications (2)

Publication Number Publication Date
CN103545303A true CN103545303A (zh) 2014-01-29
CN103545303B CN103545303B (zh) 2018-02-09

Family

ID=49784236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310308756.8A Expired - Fee Related CN103545303B (zh) 2012-07-17 2013-07-17 集成电路封装体组件、用于组装印刷电路板的方法 和集成电路封装体

Country Status (3)

Country Link
US (1) US9101058B2 (zh)
CN (1) CN103545303B (zh)
IL (1) IL227518A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106097895A (zh) * 2015-04-30 2016-11-09 三星电子株式会社 显示单元和包括其的显示装置
CN108493121A (zh) * 2018-03-22 2018-09-04 上海飞骧电子科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011389B2 (en) * 2019-04-22 2021-05-18 The Boeing Company Additively manufactured flexible interposer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US20050121224A1 (en) * 2003-12-05 2005-06-09 Optimum Care International Tech. Inc. Circuit board having deposit holes
CN102405524A (zh) * 2009-02-20 2012-04-04 国家半导体公司 集成电路微模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898846B2 (en) * 2002-08-21 2005-05-31 Potomac Photonics, Inc. Method and components for manufacturing multi-layer modular electrical circuits
TWM250504U (en) * 2003-11-27 2004-11-11 Optimum Care Int Tech Inc Assembly structure for hiding electronic component
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
DE102010022204B4 (de) * 2010-05-20 2016-03-31 Epcos Ag Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
WO2013027795A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品内蔵基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US20050121224A1 (en) * 2003-12-05 2005-06-09 Optimum Care International Tech. Inc. Circuit board having deposit holes
CN102405524A (zh) * 2009-02-20 2012-04-04 国家半导体公司 集成电路微模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106097895A (zh) * 2015-04-30 2016-11-09 三星电子株式会社 显示单元和包括其的显示装置
CN108493121A (zh) * 2018-03-22 2018-09-04 上海飞骧电子科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
WO2019179062A1 (zh) * 2018-03-22 2019-09-26 深圳飞骧科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法

Also Published As

Publication number Publication date
US20140022736A1 (en) 2014-01-23
US9101058B2 (en) 2015-08-04
CN103545303B (zh) 2018-02-09
IL227518A0 (en) 2013-12-31
IL227518A (en) 2016-11-30

Similar Documents

Publication Publication Date Title
US7442091B2 (en) Back-to-back PCB double-sided USB connector
EP2429270A1 (en) Multilayer circuit board and production method thereof and communication device
US20080315431A1 (en) Mounting substrate and manufacturing method thereof
US20100051326A1 (en) Flex-rigid wiring board and electronic device
CN110337182B (zh) 电路板组件及电子设备
JP6999696B2 (ja) Ｐｃｂ、パッケージ構造、端末及びｐｃｂ加工方法
US20110174526A1 (en) Circuit module
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
CN103545303A (zh) Ic封装体和组装
EP2883430B1 (en) A printed circuit board arrangement and a method for forming electrical connection at a printed circuit board
US8633398B2 (en) Circuit board contact pads
US20080123309A1 (en) Slim design main board
US9356368B2 (en) Low profile electrical connector
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
CN107026666B (zh) 无线通信组件
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2006339276A (ja) 接続用基板及びその製造方法
US20040090755A1 (en) Small and securely-soldered electronic unit
KR20140047877A (ko) 인쇄회로기판 및 그 제조방법
CN103730446A (zh) 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
CN214014642U (zh) 印制电路板结构
CN215872004U (zh) Micro/Mini LED芯片及半嵌入印刷电路板
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
CN115696743A (zh) 提升连接器组装可靠性的结构及电子设备
KR101141587B1 (ko) 솔더볼용 블록형 핀

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200427

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200427

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200427

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180209

Termination date: 20210717

CF01 Termination of patent right due to non-payment of annual fee