CN106206483A - 电源模块 - Google Patents

电源模块 Download PDF

Info

Publication number
CN106206483A
CN106206483A CN201610364955.4A CN201610364955A CN106206483A CN 106206483 A CN106206483 A CN 106206483A CN 201610364955 A CN201610364955 A CN 201610364955A CN 106206483 A CN106206483 A CN 106206483A
Authority
CN
China
Prior art keywords
electrode
semiconductor switch
conductive
guiding access
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610364955.4A
Other languages
English (en)
Other versions
CN106206483B (zh
Inventor
黎耀威
陈大容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics International Singapore Pte Ltd
Original Assignee
Delta Electronics International Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics International Singapore Pte Ltd filed Critical Delta Electronics International Singapore Pte Ltd
Publication of CN106206483A publication Critical patent/CN106206483A/zh
Application granted granted Critical
Publication of CN106206483B publication Critical patent/CN106206483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

一种电源模块，包含基板、第一次模块及第二次模块。基板包含多个第一导接部、多个第二导接部及一第三导接部。第一次模块设置于基板上，且包含第一半导体开关、第一二极管、第一电极、第二电极及第三电极，其中第一电极及第二电极与对应的第一导接部电连接，且第三电极与第三导接部电连接。第二次模块设置于基板上，且包含第二半导体开关、第二二极管、第四电极、第五电极及第六电极，其中第四电极及第五电极与对应的第二导接部电连接，且第六电极与第三导接部电连接。

Description

电源模块
技术领域
本发明为一种电源模块，尤指一种适用于电源转换器的电源模块。
背景技术
近年来，电源转换器设计朝向高效率与高密度发展。高效率电源转换器意谓着能够降低功率耗损以及达到节能的目的，而高密度电源转换器则代表着能够降低电子产品的整体体积以及达成小尺寸与轻量化的要求。
一般而言，电源转换器包含桥式电路，以通过桥式电路进行整流。桥式电路包含至少一高压侧开关组件及至少一低压侧开关组件，例如三相电源转换器的三相桥式电路包含三个高压侧开关组件及三个低压侧开关组件，其中高压侧开关组件与对应的低压侧开关组件串联连接，且每一高压侧开关组件与低压侧开关组件分别由彼此并联连接的一半导体开关与一二极管所构成。举例而言，半导体开关可为绝缘栅双极晶体管(IGBT)。半导体开关进行导通或截止的切换运作，使桥式电路进行整流。二极管则于半导体开关截止时，提供电流续流功能。
电源转换器的桥式电路的传统制法描述如下。首先，将高压侧开关组件的半导体开关及二极管与低压侧开关组件的半导体开关及二极管分别设置于基板上。然后，利用例如铝线、铜线等材料以打线(wire-bonded)技术使高压侧开关组件的半导体开关与二极管以及低压侧开关组件的半导体开关与二极管可彼此连接及/或与外部组件连接。最后，再将上述结构以封装材料进行封装。
然而由于高压侧开关组件及低压侧开关组件利用打线技术使彼此连接，如此将产生一些问题。举例而言，高压侧开关组件及低压侧开关组件需使用较长的线来连接，使得线与基板上所存在的寄生电感(parasitic inductance)增加，如此将影响高压侧开关组件及低压侧开关组件的切换效率。再则，较长的线所产生的阻抗较大，导致电源转换效率较差。再者，由于供高压侧开关组件及低压侧开关组件设置的基板的一侧面需进行打线程序，故该侧面并无法设置任何散热装置，导致基板仅能单边散热而存在散热效率不佳的问题。更甚者，由于基板上须预留打线区域，故使基板的空间利用率受到限制，导致功率密度无法提升。另外，由于桥式电路于高压侧开关组件及低压侧开关组件设置于基板之后进行封装，于桥式电路制作完成后，一旦当高压侧开关组件或低压侧开关组件内有组件发生损坏的情形时，并无法对已经封装的高压侧开关组件或低压侧开关组件的损坏组件进行更换，导致桥式电路异常而无法再使用。
因此，如何发展一种可改善上述现有技术缺失的电源模块，实为相关技术领域者目前所需要解决的问题。
发明内容
本发明的目的为提供一种电源模块，其将半导体开关及二极管内埋于绝缘层，借此第一次模块与第二次模块可构成桥式电路的高压侧开关组件及低压侧开关组件。高压侧开关组件与低压侧开关组件设置于基板上，且与基板的对应导接部电连接，因此本发明的功率模块可以降低寄生电感、增加切换效率、降低阻抗以及增加电源转换效率。再则，因不需要于基板上保留打线区域，可增加基板的空间利用，借此提升电源密度。
本发明的另一目的在于提供一种电源模块，其具有第一次模块及第二次模块。此外，高压侧开关组件的第一半导体开关及第一二极管直接内埋于基板且封装为第一次模块，且第二次模块(即低压侧开关组件)设置于第一次模块上。由于第一次模块与第二次模块位于不同层别，因此可有效地缩短高压侧开关组件与低压侧开关组件间的连接距离，借此可有效地降低导通阻抗，减少寄生效应，增进电性表现，且可使电源模块的整体功率密度提升。
根据本发明的构想，本发明提供一种电源模块，其包含基板、至少一第一次模块及至少一第二次模块。基板包含多个第一导接部、多个第二导接部以及至少一个第三导接部。至少一第一次模块设置于基板上，且包含第一半导体开关、第一二极管、第一电极、第二电极及第三电极。第一半导体开关包含多个第一导接端，且第一二极管包含多个第二导接端。第一电极及第三电极与第一半导体开关中对应的第一导接端电连接，并与第一二极管中对应的第二导接端电连接。第二电极与对应的第一导接端电连接。第一电极及第二电极与对应的第一导接部相导接。第三电极与第三导接部相导接。至少一第二次模块设置于基板上，且包含第二半导体开关、第二二极管、第四电极、第五电极及第六电极。第二半导体开关包含多个第三导接端，且第二二极管包含多个第四导接端。第四电极及第六电极与第二半导体开关中对应的第三导接端电连接，并与第二二极管中对应的第四导接端电连接。第五电极与对应的第三导接端电连接。第四电极及第五电极与对应的第二导接部电连接。第六电极与第三导接部电连接。
根据本发明的另一构想，本发明提供一种电源模块，其包含第一次模块及至少一第二次模块。第一次模块包含至少一第一半导体开关、至少一第一二极管、第一电极、至少一第二电极、至少一第三电极、至少一第一导引电极、至少一第二导引电极及一基板。至少一第一半导体开关及至少一第一二极管内埋于基板中。每一第一半导体开关包含多个第一导接端，且每一第一二极管包含多个第二导接端。第一电极与至少一第一半导体开关中对应的第一导接端以及至少一第一二极管中对应的第二导接端电连接。第三电极与至少一第一半导体开关中对应的第一导接端以及至少一第一二极管中对应的第二导接端电连接。第二电极与至少一第一半导体开关中对应的第一导接端电连接。至少一第二次模块设置于第一次模块上，且包含第二半导体开关、第二二极管、第四电极、第五电极及第六电极。第二半导体开关包含多个第三导接端，且第二二极管包含多个第四导接端。第四电极及第六电极与第二半导体开关中对应的第三导接端电连接，并与第二二极管中对应的第四导接端电连接。第五电极与第二半导体开关中对应的第三导接端电连接。第二次模块的第四电极与第一次模块的对应的第一导引电极电连接。第二次模块的第五电极与第一次模块的对应的第二导引电极电连接。第二次模块的第六电极与第一次模块的对应的第三电极电连接。
根据本发明的又一构想，本发明提供一种电源模块，其包含第一次模块及第二次模块。第一次模块包含多个第一半导体开关、多个第一二极管、第一电极、多个第二电极、多个第三电极、多个第一导引电极、多个第二导引电极及基板。多个第一半导体开关及多个第一二极管内埋于基板中。每一第一半导体开关包含多个第一导接端，且每一第一二极管包含多个第二导接端。第一电极与第一半导体开关中对应的第一导接端以及第一二极管中对应的第二导接端电连接。每一第三电极与对应的第一半导体开关的对应的第一导接端以及对应的第一二极管的对应的第二导接端电连接。每一第二电极与对应的第一半导体开关中对应的第一导接端电连接。第二次模块设置于第一次模块上，且包含多个第二半导体开关、多个第二二极管、多个第四电极、多个第五电极及多个第六电极。每一第二半导体开关包含多个第三导接端，且每一第二二极管包含多个第四导接端。每一第四电极及对应的第六电极与对应的第二半导体开关中对应的第三导接端电连接，并且与对应的第二二极管中对应的第四导接端电连接。每一第五电极与对应的第二半导体开关中对应的第三导接端电连接。第二次模块的第四电极与第一次模块的对应的第一导引电极电连接。第二次模块的第五电极与第一次模块的对应的第二导引电极电连接。第二次模块的第六电极与第一次模块的对应的第三电极电连接。
附图说明
图1为本发明第一较佳实施例的电源模块的结构示意图。
图2为图1所示的电源模块的基板的结构示意图。
图3为图1所示的电源模块应用于三相电源转换器的三相桥式电路的电路结构示意图。
图4为图1所示的电源模块的第一次模块的第一实施例的剖面结构示意图。
图5为图1所示的电源模块的第二次模块的第一实施例的剖面结构示意图。
图6为图1所示的电源模块的第一次模块的第二实施例的剖面结构示意图。
图7为图1所示的电源模块的第二次模块的第二实施例的剖面结构示意图。
图8为图1所示的电源模块的第一次模块的第三实施例的剖面结构示意图。
图9为图1所示的电源模块的第二次模块的第三实施例的剖面结构示意图。
图10为本发明第二较佳实施例的电源模块的结构示意图。
图11为本发明第三较佳实施例的电源模块的结构示意图。
图12为本发明第四较佳实施例的电源模块的结构示意图。
图13为本发明第五较佳实施例的电源模块的结构示意图。
图14为图13所示的电源模块的第一次模块及第二次模块分离时的部分剖面结构示意图。
图15为本发明第六实施例的电源模块的结构示意图。
图16为本发明第七较佳实施例的电源模块的结构示意图。
图17为图16所示的电源模块的第一次模块及第二次模块分离时的部分剖面结构示意图。
图18为本发明第八实施例的电源模块的结构示意图。
【符号说明】
1、10、11、12、13、15、16、18：电源模块
2、138：基板
3、6、8、130：第一次模块
4、7、9、160：第二次模块
20：第一导接部
21：第二导接部
22：第三导接部
23：第一侧面
24：第二侧面
30、131：第一半导体开关
31、132：第一二极管
32：第一导电层
33、133：第一绝缘层
34、134、140：第二导电层
35、135、141：第二绝缘层
36、136、142：第三导电层
37：直接覆铜基板组
38：固着材料
100：控制装置
110、150、180：第一散热装置
111、151、181：第二散热装置
120：导脚
136：第一导引电极
137：第二导引电极
300、1310：第一导接端
301、311、901、1311、1321：上表面
302、312、902、1312、1322：下表面
310、1320：第二导接端
320、133：第一电极
321、134：第二电极
322、135：第三电极
330、1380：第一导电通孔
331、1381：第二导电通孔
332、350、932、1382：顶面
333、351、933、1383：底面
340：第一凹部
40、90：第二半导体开关
41、91：第二二极管
42、92：第四导电层
43、93：第三绝缘层
44、94：第五导电层
45、95：第四绝缘层
46、96：第六导电层
47：直接覆铜基板组
48：固着材料
400、900：第三导接端
401：上表面
402：下表面
410、910：第四导接端
420、920：第四电极
421、921：第五电极
422、922：第六电极
430、930：第三导电通孔
431、931：第四导电通孔
432、450、1410：顶面
433、451、1411：底面
440、940：第一导电区块
441、941：第二导电区块
411、911：上表面
412、912：下表面
442：第二凹部
80、97：第一导热部件
81、98：第二导热部件
830：辅助导电通孔
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的态样上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非架构于限制本发明。
请参阅图1及图2，其中图1为本发明第一较佳实施例的电源模块的结构示意图，图2为图1所示的电源模块的基板的结构示意图。本发明的电源模块1包含一基板2、至少一第一次模块3及至少一第二次模块4。此外，多个第一导接部20、多个第二导接部21以及至少一第三导接部22形成于基板2的第一侧面23上。
于一些实施例中，两第一导接部20分别设置于第三导接部22的上左侧与上右侧。此外，两第二导接部21分别设置于第三导接部22的下左侧与下右侧。此外，第一导接部20、第二导接部21及第三导接部22由导电材质，例如铜所构成。
第一次模块3设置于基板2的第一侧面23，且包含一第一半导体开关30(如图4所示)、一第一二极管31(如图4所示)、一第一电极320、一第二电极321以及一第三电极322。第一半导体开关30包含多个第一导接端300。第一二极管31包含多个第二导接端310。第一电极320及第三电极322与第一半导体开关30中对应的第一导接端300电连接。第一电极320及第三电极322亦与第一二极管31中对应的第二导接端310电连接。第二电极321与第一半导体开关30中对应的第一导接端300电连接。当第一次模块3设置于基板2上时，第一电极320及第二电极321设置于对应的第一导接部20上且与其对应的第一导接部20电连接，并且第三电极322设置于第三导接部22上且与第三导接部22电连接。
第三电极322设置于第一电极320及第二电极321之间。于一实施例中，第一半导体开关30可为但不限于由绝缘栅双极晶体管所构成，因此第一半导体开关30包含三个第一导接端300。三个第一导接端300分别作为栅极(gate)，发射极(emitter)及集极(collector)。第一电极320与集极电连接，第二电极321与栅极电连接，第三电极322与发射极电连接。
第二次模块4设置于基板2的第一侧面23上。此外，第二次模块4包含一第二半导体开关40(如图5所示)、一第二二极管41(如图5所示)、一第四电极420、一第五电极421以及一第六电极422。第二半导体开关40包含多个第三导接端400。第二二极管41包含多个第四导接端410。第四电极420及第六电极422与第二半导体开关40中对应的第三导接端400电连接。第四电极420及第六电极422与第二二极管41中对应的第四导接端410电连接。第五电极421与第二半导体开关40中对应的第三导接端400电连接。当第二次模块4设置于基板2上时，第四电极420及第五电极421设置于对应的第二导接部21上且与该对应的第二导接部21电连接，以及第六电极422设置于第三导接部22上且与该第三导接部22电连接。
第六电极422设置于第四电极420及第五电极421之间。于一实施例中，第二半导体开关40可为但不限于由绝缘栅双极晶体管所构成，因此第二半导体开关40包含三个第三导接端400。三个第三导接端400分别作为栅极、发射极及集极。第四电极420与发射极电连接，第五电极421与栅极电连接，第六电极422与集极电连接。
请参阅图3，并配合图1，其中图3为图1所示的电源模块应用于三相电源转换器的三相桥式电路的电路结构示意图。本实施例的电源模块1可应用于三相电源转换器，且电源模块1包含三个第一次模块3及三个第二次模块4。每一第一次模块3与对应的第二次模块4共同地构成三相桥式电路中的一组桥臂。此外，第一次模块3构成高压侧开关组件，以及第二次模块4构成低压侧开关组件。于桥式电路的每一桥臂中，高压侧开关组件的发射极需与低压侧开关组件的集极电连接。此外，如上所述，第一次模块3的第三电极322及第二次模块4的第六电极422皆与第三导接部22相导接，且第三电极322与第一半导体开关30的发射极电连接，并且第六电极422与第二半导体开关40的集极电连接。换言之，高压侧开关组件(即第一次迷组3)的发射极与低压侧开关组件(即第二次模块4)的集极电连接。
请参阅图4及图5，其中图4为图1所示的电源模块的第一次模块的第一实施例的剖面结构示意图，图5为图1所示的电源模块的第二次模块的第一实施例的剖面结构示意图。第一次模块3包含第一半导体开关30、第一二极管31、第一导电层32、第一绝缘层33、第二导电层34、第二绝缘层35及第三导电层36。
此外，第一绝缘层33具有多个第一导电通孔330及多个第二导电通孔331。第一导电层32设置于第一绝缘层33的顶面332上。第一导电层32可利用例如蚀刻方式而形成第一电极320、第二电极321及第三电极322。第一电极320与多个第二导电通孔331的第一端相导接。第二电极321及第三电极322与对应的第一导电通孔330的第一端相导接。
第二导电层34、第二绝缘层35及第三导电层36可由一直接覆铜基板组(Direct Bond Copper assembly，DBC assembly)37所构成。第二绝缘层35设置于第一绝缘层33的底面333上且外露于第一绝缘层33。第二导电层34设置于第二绝缘层35的顶面350上且埋设于第一绝缘层33内。第二导电层34更与多个第二导电通孔331的第二端相导接。此外，第二导电层34透过多个第二导电通孔331而与第一电极320电连接。第三导电层36设置于第二绝缘层35的底面351上。换言之，第二导电层34与第三导电层36位于第二绝缘层25的两相对侧。
第一半导体开关30内埋于第一绝缘层33内。第一半导体开关30中作为栅极的第一导接端300以及作为发射极的第一导接端300设置于第一半导体开关30的上表面301。第一半导体开关300中作为集极的第一导接端300设置于第一半导体开关30的下表面302。此外，第一半导体开关30的栅极与对应的第一导电通孔330的第二端相导接，借此与第二电极321电连接。第一半导体开关30的发射极与对应的第一导电通孔330的第二端相导接，借此与第三电极322电连接。第一半导体开关30的集极设置于第二导电层34上且与第二导电层34电连接。此外，第一半导体开关30的集极经由第二导电层34与第二导电通孔331而与第一电极320电连接。再则，第一半导体开关30可通过固着材料38而贴附于第二导电层34上。
相似地，第一二极管31内埋于第一绝缘层33内。此外，第一二极管31可通过固着材料38贴附于第二导电层34上。第一二极管31的上表面311的第二导接端310作为阳极。此外，第一二极管31的阳极与对应的第一导电通孔330的第二端相导接，借此与第三电极322电连接。第一二极管31的下表面312的第二导接端310作为阴极。此外，第一二极管31的阴极设置于第二导电层34上，且经由第二导电层34及多个第二导电通孔331而与第一电极320电连接。
第二次模块4包含第二半导体开关40、第二二极管41、第四导电层42、第三绝缘层43、第五导电层44、第四绝缘层45及第六导电层46。
此外，多个第三导电通孔430及多个第四导电通孔431形成于第三绝缘层43中。第四导电层42设置于第三绝缘层43的顶面432上。第四导电层42可利用例如蚀刻方式形成第四电极420、第五电极421及第六电极422。第六电极422与多个第三导电通孔430的第一端相导接。第四电极420与第五电极421与对应的第四导电通孔431的第一端相导接。
第五导电层44、第四绝缘层45及第六导电层46共同地定义为一直接覆铜基板组47(direct bond copper assembly,DBC assembly)。第四绝缘层45设置于第三绝缘层43的底面433上且外露于第三绝缘层43。第五导电层44设置于第四绝缘层45的顶面450上，且埋设于第三绝缘层43内。第五导电层44更与多个第四导电通孔431的第二端相导接。此外，第五导电层44通过多个第四导电通孔431而与第四电极420及第五电极421电连接。第六导电层46设置于第四绝缘层45的底面451上。
此外，第五导电层44可利用蚀刻方式而区分为第一导电区块440及第二导电区块441。第一导电区块440与对应的第四导通孔431相导接，借此与第四电极420电连接。第二导电区块441与对应的第四导电通孔431相导接，借此与第五电极421电连接。
第二半导体开关40内埋于第三绝缘层43内。第二半导体开关40中作为栅极及发射极的第三导接端400设置于第二半导体开关40的下表面402。第二半导体开关40中作为集极的第三导接端400设置于第二半导体开关40的上表面401。第二半导体开关40的集极与对应的第三导电通孔430的第二端相导接，借此与第六电极422电连接。第二半导体开关40的发射极设置于第一导电区块440上且与该第一导电区块440电连接，并经由第一导电区块440及对应的第四导电通孔431而与第四电极420电连接。第二半导体开关40的栅极设置于第二导电区块441上且与第二导电区块441电连接，并经由第二导电区块441及对应的第四导电通孔431而与第五电极421电连接。另外，第二半导体开关40可通过固着材料48而贴附于第五导电层44上。
相似地，第二二极管41内埋于第三绝缘层43内。此外，第二二极管41可通过固着材料48贴附于第五导电层44上。第二二极管41的上表面411的第四导接端410作为阴极。再则，第二二极管41的阴极与对应的第三导电通孔430的第二端相导接，借此与第六电极422电连接。第二二极管41的下表面412的第四导接端410作为阳极。此外，第二二极管41的阳极设置于第一导电区块440上且与第一导电区块440电连接，并经由第一导电区块440及对应的第四导电通孔431而与第四电极420电连接。
于一些实施例中，第一绝缘层33及第三绝缘层43的材质可为但不限于树脂(resin)、ABF(Ajinomoto Build-Up Film)材料、预浸(prepreg)材料、塑模成分(molding compound)、环氧树脂(epoxy)材料、环氧填充材料(epoxywith filler)或是其他具高热传导数的绝缘材料。第一导电层32、第二导电层34、第三导电层36、第四导电层42、第五导电层44及第六导电层46可分别由导电材质所构成，例如铜。第二绝缘层35及第四绝缘层45可由高热传导数的绝缘材料所构成，例如陶瓷材料。
如图4及图5所示，第一半体导开关30的结构相似于第二半导体开关40的结构，第一二极管31的结构相似于第二二极管41的结构。内埋于第一绝缘层33的第一半体导开关30与内埋于第三绝缘层43的第二半导体开关40彼此上下颠倒。此外，内埋于第一绝缘层33的第一二极管31与内埋于第三绝缘层43的第二二极管41彼此上下颠倒。
综上所述，第一半导体开关30及第一二极管31内埋于第一绝缘层33内且封装为第一次模块3，且第二半导体开关40及第二二极管41内埋于第三绝缘层43内且封装为第二次模块4。此外，第一次模块3构成高压侧开关组件，以及第二次模块4构成低压侧开关组件。第一半导体开关30的多个第一导接端300以及第一二极管31的多个第二导接端310与第一次模块3的第一电极320、第二电极321及第三电极323中对应的电极电连接。第二半导体开关40的多个第三导接端400及第二二极管41的多个第四导接端410与第二次模块4的第四电极420、第五电极421及第六电极423中对应的电极电连接。当第一次模块3及第二次模块4设置于基板2上时，第一次模块3的第一电极320、第二电极321及第三电极323及第二次模块4的第四电极420、第五电极421及第六电极423可分别与基板2上的第一导接部20、第二导接部21及第三导接部22中的对应的导接部相导接，借此第一次模块3及第二次模块4可通过基板2上的第一导接部20、第二导接部21及第三导接部22而彼此电连接及/或与其它电子组件电连接。相较于传统桥式电路的封装结构以打线技术使高压侧开关组件及低压侧开关组件实现连接，本发明的电源模块1可减少寄生电感，提升切换效率，降低阻抗以及提升电源转换效率。再者，由于无须预留打线空间于基板2，故可提升基板的空间利用，借此提升功率密度。另外，由于第一次模块3及第二次模块4独立构成高压侧开关组件及低压侧开关组件，若第一次模块3或第二次模块4损坏时，可将损坏的次模块进行更换。于损坏的次模块更新后，第一次模块3及第二次模块4构成的桥式电路即可正常运作。
应强调的是第一次模块3及第二次模块4可于不脱离本发明技术下依实际应用需求而有各种改良变化。以下将进一步说明图6至图9所示的第一次模块3及第二次模块4的一些变化例，其中对应于第一实施例的各组件及组件以相同组件符号表示，于此不再赘述。
请参阅图6及图7，其中图6为图1所示的电源模块的第一次模块的第二实施例的剖面结构示意图，图7为图1所示的电源模块的第二次模块的第二实施例的剖面结构示意图。相较于图4所示的第一次模块3及图5所示的第二次模块4，本实施例的第一次模块6的第二导电层34还包含一第一凹部340，且本实施例的第二次模块7的第五导电层44还包含一第二凹部442。第ㄧ凹部340及第二凹部442可分别利用蚀刻方式形成，其中第一凹部340由第二导电层34的顶面向内凹陷而形成。此外，第一半导体开关30及第一二极管31设置于第一凹部340内。第二凹部442由第二导电层44的顶面向内凹陷而形成。此外，第二半导体开关40及第二二极管41设置于第二凹部442内。借此，内埋于第一绝缘层33的第一半导体开关30与第一二极管31的尺寸或内埋于第三绝缘层43的第二半导体开关40与第二二极管41的尺寸可以增加。
较佳且不受限地，当第一半导体开关30及第一二极管31设置于第一凹部340内时，第一半导体开关30的上表面301及第一二极管31的上表面311可与第二导电层34的顶面齐平。相似地，当第二半导体开关40及第二二极管41设置于第二凹部442内时，第二半导体开关40的上表面401及第二二极管41的上表面411可与第五导电层44的顶面齐平。
请参阅图8，其为图1所示的电源模块的第一次模块的第三实施例的剖面结构示意图。如上所述，图4所示的第一次模块3的第二导电层34、第二绝缘层35及第三导电层36共同地定义形成直接覆铜基板组37。相较于图4，本实施例的第一次模块8的第二导电层34、第二绝缘层35及第三导电层36的形成方法不同。如图8所示，第二导电层34以电镀方式形成于第一绝缘层33的底面333，第二绝缘层35层迭于第二导电层34上，且第三导电层36以电镀方式形成于第二绝缘层35上。再则，第一绝缘层33的底面333部分地被第二导电层34所覆盖，且第一绝缘层33的底面333部分地被第二绝缘层35所覆盖。
另外，第一次模块8还包含第一导热部件80及第二导热部件81，分别内埋于第一绝缘层33内。第一导热部件80与第一半导体开关30相邻，且设置于第一绝缘层33的底面333与第二绝缘层35之间的接面，并且部分外露于第一绝缘层33，借此以将第一半导体开关30产生的热能透过第一导热部件80而转移至第一次模块8的外部。第二导热部件81与第一二极管31相邻，且设置于第二导电层34上，并且部分外露于第一绝缘层33，借此将第一二极管31产生的热能透过第二导热部件81而转移至第一次模块8的外部。
于一实施例中，第一导热部件80及第二导热部件81可分别由金属材质构成。此外，第一导热部件80及第二导热部件81可由同一导线架(Lead frame)或不同导线架实现，借此第一导热部件80及第二导热部件81可具有导热特性与导电特性。此外，第二导电通孔331的第二端与第二导热部件81相导接，借此与第二导电层34相导接的第一半导体开关30的第一导接端300以及与第二导电层34相导接的第一二极管31的第二导接端310便可经由第二导电层34、第二导热部件81与第二导电通孔331而与第一电极320电连接。另外，第一绝缘层33更具有至少一辅助导电通孔830，辅助导电通孔830的第一端与第二电极321相导接，辅助导电通孔830的第二端与第一导热部件80相导接。当第一半导体开关30所产生的热能转移至第二电极321时，可透过辅助导电通孔830进一步将热能转移至第一导热部件80，借此提升散热效率。
请参阅图9，其为图1所示的电源模块的第二次模块的第三实施例的剖面结构示意图。本实施例的第二次模块9包含第二半导体开关90、第二二极管91、第四导电层92、第三绝缘层93、第五导电层94、第四绝缘层95、第六导电层96、第一导热部件97及第二导热部件98。此外，第三绝缘层93具有多个第三导电通孔930及多个第四导电通孔931。第四导电层92设置于第三绝缘层93的顶面932上。第四导电层92可利用例如蚀刻方式区分成第四电极920、第五电极921及第六电极922。
第五导电层94以电镀方式形成于第三绝缘层93的底面933上。此外，第五导电层94可利用蚀刻方式区分成第一导电区块940及第二导电区块941。第一导电区块940与对应的第三导电通孔930的第二端相导接，且与对应的第四导电通孔931的第二端相导接。第二导电区块941与对应的第三导电通孔930的第二端相导接，且与对应的第四导电通孔931的第二端相导接。第四绝缘层95层迭于第五导电层94上。第六导电层96则以电镀方式形成于第四绝缘层95上。
第二半导体开关90的结构及特性相似于图5所示的第二半导体开关40。第二半导体开关90包含三个第三导接端900。三个第三导接端900分别作为栅极、集极及发射极。第二半导体开关90内埋于第三绝缘层93内。第二半导体开关90中作为栅极与发射极的第三导接端900设置于第二半导体开关90的下表面902。第二半导体开关90中作为栅极的第三导接端900与对应的第三导电通孔930的第一端相导接，借此与第一导电区块940电连接。第二半导体90中作为发射极的第三导接端900与对应的第三导电通孔930的第一端相导接，借此与第二导电区块941电连接。作为集极的第三导接端900则设置于第二半导体开关90的上表面901，且与第六电极922相导接。
相似地，第二二极管91内埋于第三绝缘层93内。位于第二二极管91的上表面911的第四导接端910作为阴极，且与第六电极922电连接。位于第二二极管91的下表面912的第四导接端910作为阳极，且与对应的第三导电通孔930相导接，借此与第二导电区块941电连接。
第一导热部件97及第二导热部件98内埋于第三绝缘层93内。第一导热部件97与第二半导体开关90相邻设，且与第五电极921相导接，并与对应的第四导电通孔931的第一端相导接，借此与第一导电区块940电连接。此外，第一导热部件97部分外露于第三绝缘层93，借此将第二半导体开关90产生的热能透过第一导热部件97而转移至第二次模块9的外部。再则，第二半导体开关90中作为栅极的第三导接端900可经由对应的第三导电通孔930、第一导电区块940、对应的第四导电通孔931、第一导热部件97而与第五电极921电连接。第二导热部件98与第二二极管91相邻设，且与第四电极920相导接，并与对应的第四导电通孔931的第一端相导接，借此与第二导电区块941电连接。此外，第二导热部件98部分外露于第三绝缘层93，借此将第二二极管91产生的热能透过第二导热部件98而转移至第二次模块9的外部。此外，第二二极管91中作为阳极的第四导接端910可经由对应的第三导电通孔930、第二导电区块941、对应的第四导电通孔931及第二导热部件98而与第四电极920电连接。
于一实施例中，第一导热部件97及第二导热部件98可分别由金属材质构成。此外，第一导热部件97及第二导热部件98可由同一导线架或不同导线架实现，借此第一导热部件97及第二导热部件98具有导热特性及导电特性。
应强调的是电源模块可于不脱离本发明技术下依实际应用需求而有各种改良变化。以下将进一步说明图10至图18所示的电源模块的一些变化例，其中对应于第一实施例的各组件及组件以相同组件符号表示，于此不再赘述。
请参阅图10，其为本发明第二较佳实施例的电源模块的结构示意图。相较于图1所示的电源模块1，本实施例的电源模块10还包含一控制装置100，例如控制器或驱动器。控制装置100设置于基板2的第一侧面23上。此外，控制装置10、第一次模块3及至少一第二次模块4位于基板2的同一侧。控制装置100可通过基板2上的迹线(未图示)而与高压侧开关组件(及第一次模块3)及低压侧开关组件(即第二次模块4)电连接，借此以控制高压侧开关组件及低压侧开关组件进行导通或截止的切换运作。
请参阅图11，其为本发明第三较佳实施例的电源模块的结构示意图。相较于图10所示的电源模块10，本实施例的电源模块11还包含一第一散热装置110及/或一第二散热装置111，其中第一散热装置110与第一次模块3及第二次模块4相接触。换言之，第一散热装置110与第一次模块3的第三导电层36及第二次模块4的第六导电层46相接触(如图4及图5所示)，借此以提升第一次模块3及第二次模块4的散热效率。第二散热装置111设置于基板2的第二侧面24，其相对于基板2的第一侧面23。借此，提升电源模块11的散热效率。此外，电源模块11产生的热能可通过第一散热装置110及第二散热装置111而沿其双边进行散热。
于一实施例中，第一散热装置110及第二散热装置111皆为被动式散热装置或主动式散热装置。被动式散热装置可为例如但不限于金属或陶瓷等所构成的散热器。主动式散热装置可为例如但不限于冷却水(cooling water)散热装置或是热管。
于本实施例中，第一散热装置110及第二散热装置111设置于具有控制装置100的电源模块11的基板2上。应强调的是第一散热装置110及第二散热装置111亦可包含于不具有控制装置的电源模块(如图1所示的电源模块1)。
请参阅图12，其为本发明第四较佳实施例的电源模块的结构示意图。相较于图11所示的电源模块11，本实施例的电源模块12还包含至少一导脚120。导脚120由金属构成，且设置于基板2的第一侧面23的边缘。此外，至少一导脚120、第一次模块3及第二次模块4位于基板2的同一侧。至少一导脚120设置于基板2的方式可为但不限于焊锡焊接、超音波焊接、热压焊接、电热焊接或机械崁入等方式。通过该至少一导脚120，电源模块12便可焊接于系统电路板(未图标)。
请参阅图13及图14，其中图13为本发明第五较佳实施例的电源模块的结构示意图，图14为图13所示的电源模块的第一次模块及第二次模块分离时的部分剖面结构示意图。本实施例的电源模块13包含一第一次模块130及至少一第二次模块9，其中本实施例的第二次模块9的结构相同于图9所示的第二次模块9，且图13所示的第二次模块9与图9所示的第二次模块9仅图式显示位置为上下颠倒。对应于图9所示的第二次模块9的组件与组件以相同组件符号表示，于此不再赘述。
第一次模块130包含至少一第一半导体开关131、至少一第一二极管132、一第一电极133、至少一第二电极134、至少一第三电极135、至少一第一导引电极136、至少一第二导引电极137及基板138。本实施例的电源模块13同样可应用于如图3所示的三相电源转换器的电路。当电源模块13应用于三相电源转换器时，电源模块13包含一个第一次模块130及三个第二次模块9。于此情况下，第一次模块130包含三个第一半导体开关131、三个第一二极管132、三个第二电极134、三个第三电极135、三个第一导引电极136及三个第二导引电极137。
每一第一半导体开关131及对应的第一二极管132为一组且内埋于基板138中。每一第一半导体开关131包含多个第一导接端1310。每一第一二极管132包含多个第二导接端1320。第一电极133、第二电极134、第三电极135、第一导引电极136及第二导引电极137设置于基板138的顶面1382。第一电极133与第一半导体开关131中对应的第一导接端1310电连接。每一第三电极135与对应的第一半导体开关131中对应的第一导接端1310电连接。第一电极133亦与第一二极管132中对应的第二导接端1320电连接。每一第三电极135亦与对应的第一二极管132中对应的第二导接端1320电连接。每一第二电极134与对应的第一半导体开关131中对应第一导接端1310电连接。每一第一导引电极136与对应的第二次模块9的第四电极920对位设置。每一第二导引电极137与对应的第二次模块9的第五电极921对位设置。
举例而言，第一导电层先电镀于基板138的顶面1382上，然后利用蚀刻方式使第一导电层区分成第一电极133、多个第二电极134及多个第三电极135。第一半导体开关131可为但不限于由绝缘栅双极晶体管所构成，因此第一半导体开关131包含三个第一导接端1310，且三个第一导接端1310分别作为栅极，发射极及集极。第一电极133与第一半导体开关131的集极电连接。第二电极134与对应的第一半导体开关131的栅极电连接。第三电极135与对应的第一半导体开关131的发射极电连接。
第二次模块9设置于第一次模块130的第一侧，且邻近于基板138的顶面1382。第二次模块9的第四电极920与第一次模块130的对应的第一导引电极136相导接。第二次模块9的第五电极921与第一次模块130的对应的第二导引电极137相导接。第二次模块9的第六电极922与第一次模块130的对应的第三电极135相导接。
第一次模块130还包含第二导电层140、第二绝缘层141及第三导电层142。第二绝缘层141设置于基板138的底面1383上，且外露于基板138。第二导电层140设置于第二绝缘层141的顶面1410上，且埋设于基板138内。第三导电层142设置于第二绝缘层141的底面1411上。换言之，第二导电层140及第三导电层142位第二绝缘层141的两相对面。
此外，基板138具有多个第一导电通孔1380及至少一第二导电通孔1381。第一电极133与对应的第二导电通孔1381的第一端相导接。第二电极134及第三电极135与对应的第一导电通孔1380的第一端相导接。第二导电层140与对应的第二导电通孔1381的第二端相导接，且通过对应的第二导电通孔1381而与第一电极133电连接。第一半导体开关131中作为栅极的第一导接端1310以及作为发射极的第一导接端1310设置于第一半导体开关131的上表面1311。第一半导体开关131中作为集极的第一导接端1310则设置于第一半导体开关131的下表面1312。此外，第一半导体开关131的栅极与对应的第一导电通孔1380的第二端相导接，借此与对应的第二电极134电连接。第一半导体开关30的发射极与对应的第一导电通孔1380的第二端相导接，借此与对应的第三电极135电连接。第一半导体开关30的集极设置于第二导电层140上，且与第二导电层140电连接。此外，第一半导体开关131的集极可经由第二导电层140及多个第二导电通孔1381而与对应的第一电极133电连接。另外，第一半导体开关131可通过固着材料38而贴附于第二导电层140上。
相似地，第一二极管132可透过固着材料38贴附于第二导电层140上。位于第一二极管132的上表面1321的第二导接端1320作为阳极。此外，第一二极管132的阳极与对应的第一导电通孔1380的第二端相导接，借此与对应的第三电极135电连接。位于第一二极管132的下表面1322的第二导接端1320作为阴极。此外，第一二极管132的阴极设置于第二导电层140上，且经由第二导电层140及多个第二导电通孔1381而与第一电极133电连接。
此外，每一第二次模块9与第一次模块30中对应的第一半导体开关131及对应的第一二极管132共同地构成桥式电路的一组桥臂。特别是，第二次模块9构成桥式电路的低压侧开关组件，且第一次模块130中对应的第一半导体开关131及对应的第一二极管132构成桥式电路的高压侧开关组件。
如上所述，第一半导体开关131及第一二极管132内埋于第一次模块130的基板138中，且第二半导体开关90及第二二极管91内埋于第二次模块9的第三绝缘层93中。由于第二次模块9及第一次模块130位于不同层别，故可有效缩短高压侧开关组件与低压侧开关组件间的连接距离，借此可有效地降低导通阻抗，减少寄生效应，增进电性表现，且提升电源模块13的整体功率密度。
请参请阅图15，其为本发明第六实施例的电源模块的结构示意图。相较于图13所示的电源模块13，本实施例的电源模块15还包含一第一散热装置150及/或一第二散热装置151。第一散热装置150设置于第二次模块9的顶面，且与第二次模块9的第六导电层96相接触(如图14所示)。换言之，第一散热装置150位于电源模块15的第一侧，借此以提升第二次模块9的散热效率。第二散热装置151设置于第一次模块130的底面，且与第一次模块130的第三导电层142相接触(如图14所示)，借此以提升第一次模块130的散热效率。
于一实施例中，第一散热装置150及第二散热装置151皆为被动式散热装置或主动式散热热装置。被动式散热装置可为例如但不限于金属或陶瓷所构成的散热器。主动式散热装置可为例如但不限于冷却水散热装置或是热管。
请参阅图16及图17，其中图16为本发明第七较佳实施例的电源模块的结构示意图，图17为图16所示的电源模块的第一次模块及第二次模块分离时的部分剖面结构示意图。相较于图13所的电源模块13，本实施例的电源模块16包含单一的第二次模块160，亦即图13所示的电源模块13的多个第二次模块9整合为单一个第二次模块160。对应于图13所示的功率模块13的组件与组件以相同组件符号表示，于此不再赘述。
第二次模块160包含多个第二半导体开关90及多个第二二极管91。每一第二导体开关90与对应的第二二极管91共同地构成桥式电路的一组桥臂中的低压侧开关组件。第二次模块160还包含第四导电层92、第三绝缘层93、第五导电层94、第四绝缘层95、第六导电层96、第一导热部件97及第二导热部件98。然因本实施例的第二次模块160的每一第一半导体开关90、每一第二二极管91、第四导电层92、第三绝缘层93、第五导电层94、第四绝缘层95、第六导电层96、第一导热部件97及第二导热部件98的结构、功能及组件间的导通关相似于图14与图15所示的多个第二次模块9，故于此不再赘述。
另外，第一次模块130的第一半导体开关131、第一二极管132、第二电极134、第三电极135、第一导引电极136、第二导引电极137以及第二次模块160的第四电极920、第五电极921及第六电极922的数目相同于第二次模块160的第二半导体开关90及第二二极管91的数目。
请参请阅图18，其为本发明第八实施例的电源模块的结构示意图。相较于图16所示的电源模块16，本实施例的电源模块18还包含一第一散热装置180及/或一第二散热装置181。第一散热装置180设置于第二次模块160的顶面，且与第二次模块160的第六导电层96相接触(如图17所示)。换言之，第一散热装置18设置于电源模块18的第一侧，借此以提升第二次模块160的散热效率。第二散热装置181设置于第一次模块130的底面，且与第一次模块130的第三导电层142相接触(如图17所示)，借此以提升第一次模块130的散热效率。
于一实施例中，第一散热装置180及第二散热装置181皆为被动式散热装置或主动式散热装置。被动式散热装置可为例如但不限于金属或陶瓷所构成的散热器。主动式散热装置可为例如但不限于冷却水散热装置或是热管。
综上所述，本发明提供一种电源模块，其将第一半导体开关及第一二极管内埋于第一绝缘层内，将第二半导体开关及第二二极管内埋于第三绝缘层内。此外，第一次模块构成高压侧开关组件，且第二次模块构成低压侧开关组件。第一半导体开关的多个第一导接端及第一二极管的多个第二导接端分别与第一次模块的第一电极、第二电极及第三电极中对应的电极电连接。第二半导体开关的多个第三导接端及第二二极管的多个第四导接端分别与第二次模块的第四电极、第五电极及第六电极中对应的电极电连接。当第一次模块及第二次模块设置于基板上时，第一次模块的第一电极、第二电极及第三电极以及第二次模块的第四电极、第五电极及第六电极可分别与基板上的第一导接部、第二导接部及第三导接部中对应的导接部相导接。换言之，第一次模块及第二次模块可通过基板上的第一导接部、第二导接部及第三导接部而彼此电连接及/或与其它电子组件电连接。如此一来，本发明的电源模块可减少寄生电感，提升切换效率，减少线路阻抗，且提升电能转换效率。另外，由于本发明的基板无须预留打线空间，故可提升基板的空间利用，借此提升功率密度。再则，由于第一次模块及第二次模块独立构成高压侧开关组件及低压侧开关组件，当第一次模块或第二次模块损坏时，即可将损坏的次模块进行更换。于将损坏的次模块更新后，具有第一次模块与第二次模块的桥式电路即可正常运作。再者，高压侧开关组件的第一半导体开关及对应的第一二极管可直接内埋于基板中且封装成第一次模块，且第二次模块(即低压侧开关组件)可设置于第一次模块上。由于第一次模块与第二次模块位于不同层别，如此可缩短高压侧开关组件与低压侧开关组件间的连接距离，借此可有效地降低导通阻抗，减少寄生效应，增进电性表现，且提升电源模块的整体功率密度。再者，本发明的电源模块可于相对两侧分别设置散热装置，如此可提升电源模块的散热效率。
本发明得由熟习此技术的人士任施匠思而为诸般修饰，然皆不脱如附申请专利范围所欲保护者。

Claims (25)

1.一种电源模块，包含：
一基板，包含多个第一导接部、多个第二导接部以及至少一第三导接部；
至少一第一次模块，设置于该基板上，其中该第一次模块包含一第一半导体开关、一第一二极管、一第一电极、一第二电极及一第三电极，其中该第一半导体开关包含多个第一导接端，且该第一二极管包含多个第二导接端，其中该第一电极及该第三电极与该第一半导体开关中对应的该第一导接端及该第一二极管中对应的该第二导接端电连接，且该第二电极与对应的该第一导接端电连接，其中该第一电极及该第二电极与对应的该第一导接部相导接，且该第三电极与该第三导接部相导接；以及
至少一第二次模块，设置于该基板上，其中该第二次模块包含一第二半导体开关、一第二二极管、一第四电极、一第五电极及一第六电极，其中该第二半导体开关包含多个第三导接端，该第二二极管包含多个第四导接端，其中该第四电极及该第六电极与该第二半导体开关中对应的该第三导接端电连接，且与该第二二极管中对应的该第四导接端电连接，且该第五电极与对应的该第三导接端电连接，其中该第四电极及该第五电极与对应的该第二导接部相导接，且该第六电极与该第三导接部相导接。
2.如权利要求1所述的电源模块，其中该第一次模块及该第二次模块分别构成一组桥式电路的一高压侧开关组件以及一低压侧开关组件。
3.如权利要求2所述的电源模块，其中该第一半导体开关由一绝缘栅双极晶体管所构成，且该第一半导体开关包含三个第一导接端，其中该三个第一导接端分别作为一栅极，一发射极及一集极，其中该第一电极与该第一半导体开关的该集极电连接，该第二电极与该第一半导体开关的该栅极电连接，且该第三电极与该第一半导体开关的该发射极电连接。
4.如权利要求3所述的电源模块，其中该第一次模块还包含：
一第一绝缘层，具有多个第一导电通孔及多个第二导电通孔；
一第一导电层，设置于该第一绝缘层的一顶面上，且区分成该第一电极、该第二电极及该第三电极，其中该第一电极与对应的该第二导电通孔的一第一端相导接，且该第二电极及该第三电极与对应的该第一导电通孔的一第一端相导接；
一第二绝缘层，设置于该第一绝缘层的一底面上；
一第二导电层，设置于该第二绝缘层的一顶面上，且埋设于该第一绝缘层内，其中该第二导电层与对应的该第二导电通孔的一第二端相导接；以及
一第三导电层，设置于该第二绝缘层的一底面上。
5.如权利要求4所述的电源模块，其中该第一半导体开关及该第一二极管内埋于该第一绝缘层内，其中该第一半导体开关中作为该栅极的该第一导接端与对应的该第一导电通孔的该第二端相导接，借此与该第二电极电连接，其中该第一半导体开关中作为该发射极的该第一导接端与对应的该第一导电通孔的该第二端相导接，借此与该第三电极电连接，其中该第一半导体开关中作为该集极的该第一导接端设置于该第二导电层上且与该第二导电层电连接，其中该第一二极管中作为一阳极的该第二导接端与对应的该第一导电通孔的该第二端相导接，借此与该第三电极电连接，且该第一二极管中作为一阴极的该第二导接端设置于该第二导电层上且与该第二导电层电连接。
6.如权利要求5所述的电源模块，其中该第二导电层还包含一第一凹部，该第一凹部由该第二导电层的一顶面向内凹陷形成，且该第一半导体开关及该第一二极管容设于该第一凹部内。
7.如权利要求6所述的电源模块，其中当该第一半导体开关及该第一二极管容设于该第一凹部内时，该第一半导体开关的一上表面及该第一二极管的一上表面与该第二导电层的该顶面齐平。
8.如权利要求4所述的电源模块，其中该第二导电层、该第二绝缘层及该第三导电层共同地构成一直接覆铜基板组。
9.如权利要求3所述的电源模块，其中该第一次模块包含：
一第一绝缘层，具有多个第一导电通孔及至少一第二导电通孔；
一第一导电层，设置于该第一绝缘层的一顶面上，且区分成该第一电极、该第二电极及该第三电极，其中该第一电极与该第二导电通孔的一第一端相导接，且该第二电极及该第三电极与对应的该第一导电通孔的一第一端相导接；
一第二导电层，以电镀方式形成于该第一绝缘层的一底面，并覆盖该第一绝缘层的该底面的一第一部分；
一第二绝缘层，层迭于该第二导电层上，并覆盖于该第一绝缘层的该底面的一第二部分；以及
一第三导电层，以电镀方式形成于该第二绝缘层的一底面上。
10.如权利要求9所述的电源模块，其中该第一次模块还包含：
一第一导热部件，内埋于该第一绝缘层内，其中该第一导热部件邻近于该第一半导体开关，且设置于该第一绝缘层的该底面与该第二绝缘层间的一接面，并且部分外露于该第一绝缘层，借此该第一半导体开关产生的热能透过该第一导热部件而转移至该第一次模块的外部；以及
一第二导热部件，内埋于该第一绝缘层内，其中该第二导热部件邻近于该第一二极管，且设置于该第二导电层上，并且部分外露于该第一绝缘层，借此该第一二极管产生的热能透过该第二导热部件移转至该第一次模块的外部。
11.如权利要求10所述的电源模块，其中该第一导热部件及该第二导热部件由金属材质构成，且该第二导电通孔的一第二端与该第二导热部件相导接，且该第一绝缘层更具有至少一辅助导电通孔，其中该辅助导电通孔的一第一端与该第二电极相导接，且该辅助导电通孔的一第二端与该第一导热部件相接触。
12.如权利要求2所述的电源模块，其中该第二半导体开关由一绝缘栅双极晶体管所构成，且该第二半导体开关包含三个第三导接端，其中该三个第三导接端分别作为一栅极、一发射极及一集极，其中该第四电极与该第二半导体开关的该发射极电连接，该第五电极与该第二半导体开关的该栅极电连接，且该第六电极与该第二半导体开关的该集极电连接。
13.如权利要求12所述的电源模块，其中该第二次模块包含：
一第三绝缘层，具有多个第三导电通孔及多个第四导电通孔；
一第四导电层，设置于该第三绝缘层的一顶面上，且区分成该第四电极、该第五电极及该第六电极，其中该第四电极及该第五电极与对应的该第四导电通孔的一第一端相导接，且该第六电极与对应的该第三导电通孔的一第一端相导接；
一第四绝缘层，设置于该第三绝缘层的一底面上；
一第五导电层，设置于该第四绝缘层的一顶面上，且埋设于该第三绝缘层内，其中该第五导电层区分为一第一导电区块及一第二导电区块，其中该第一导电区块与对应的该第四导电通孔的一第二端相导接，借此与该第四电极电连接，其中该第二导电区块与对应的该第四导电通孔的该第二端相导接，借此与该第五电极电连接；以及
一第六导电层，设置于该第四绝缘层的一底面上。
14.如权利要求13所述的电源模块，其中该第二半导体开关及该第二二极管内埋于该第三绝缘层内，其中该第二半导体开关中作为该集极的该第三导接端与对应的该第三导电通孔的该第二端相导接，借此与该第六电极电连接，其中该第二半导体开关中作为该发射极的该第三导接端设置于该第一导电区块上且与该第一导电区块电连接，其中该第二半导体开关中作为该栅极的该第三导接端设置于该第二导电区块上且与该第二导电区块电连接，其中该第二二极管中作为一阴极的该第四导接端与对应的该第三导电通孔的该第二端相导接，借此与该第六电极电连接，其中该第二二极管中作为一阳极的该第四导接端设置于该第一导电区块上且与该第一导电区块电连接。
15.如权利要求12所述的电源模块，其中该第二次模块还包含：
一第三绝缘层，具有多个第三导电通孔及多个第四导电通孔，其中该第二半导体开关及该第二二极管内埋于该第三绝缘层内，其中该第二半导体开关中作为该栅极的该第三导接端、作为该发射极的该第三导接端以及该第二二极管中作为该阳极的该第四导接端分别与对应的该第三导电通孔的一第一端相导接；
一第四导电层，设置于该第三绝缘层的一顶面上，且包含该第四电极、该第五电极及该第六电极，其中该第二半导体开关中作为该集极的该第三导接端以及该第二二极管中作为该阴极的该第四导接端与该第六电极相导接；
一第五导电层，以电镀方式形成于该第三绝缘层的一底面上，且区分成一第一导电区块及一第二导电区块，其中该第一导电区块与对应的该第三导电通孔的一第二端相导接，借此与该第二半导体开关中作为该栅极的该第三导接端电连接，其中该第一导电区块与对应的该第四导电通孔的一第二端相导接，其中该第二导电区块与对应的该第三导电通孔的该第二端相导接，借此与该第二半导体开关中作为该发射极的该第三导接端电连接，其中该第二导电区块与对应的该第三导电通孔的该第二端相导接，借此与该第二二极管中作为该阳极的该第四导接端电连接，其中该第二导电区块与对应的该第四导电通孔的该第二端相导接；
一第四绝缘层，层迭于该第五导电层上；
一第六导电层，以电镀方式形成于该第四绝缘层上；
一第一导热部件，由金属材质所构成且内埋于该第三绝缘层内，其中该第一导热部件邻近于该第二半导体开关，且与该第五电极相导接，并与对应的该第四导电通孔的一第一端相导接，借此与该第一导电区块电连接，且第一导热部件部分外露于该第三绝缘层，借此该第二半导体开关产生的热能透过该第一导热部件转移至该第二次模块的外部；以及
一第二导热部件，由金属材质所构成且内埋于该第三绝缘层内，其中该第二导热部件邻近于该第二二极管，且与该第四电极相导接，并与对应的该第四导电通孔的该第一端相导接，借此与该第二导电区块电连接，且该第二导热部件部分外露于该第三绝缘层，借此该第二二极管产生的热能透过该第二导热部件移转至该第二次模块的外部。
16.如权利要求2所述的电源模块，其还包含一控制装置，设置于该基板的一第一侧面，其中该控制装置、该第一次模块及该第二次模块位于该基板的同一侧，其中该控制装置与该高压侧开关组件及该低压侧开关组件电连接，用以控制该高压侧开关组件及该低压侧开关组件进行导通或截止的切换运作。
17.如权利要求16所述的电源模块，其还包含一第一散热装置及/或一第二散热装置，其中该第一散热装置与该第一次模块及该第二次模块相接触，且该第二散热装置设置于该基板的一第二侧面，该基板的该第二侧面相对于该基板的该第一侧面。
18.如权利要求17所述的电源模块，其还包含至少一导脚，其中该至少一导脚由金属所构成，且设置于该基板的该第一侧面的一边缘。
19.一种电源模块，包含：
一第一次模块，包含至少一第一半导体开关、至少一第一二极管、一第一电极、至少一第二电极、至少一第三电极、至少一第一导引电极、至少一第二导引电极及一基板，其中该至少一第一半导体开关及该至少一第一二极管内埋于该基板中，每一该第一半导体开关包含多个第一导接端，且每一该第一二极管包含多个第二导接端，其中该第一电极与该至少一第一半导体开关中对应的该第一导接端及该至少一第一二极管中对应的该第二导接端电连接，其中该第三电极与该至少一第一半导体开关中对应的该第一导接端及该至少一第一二极管中对应的该第二导接端电连接，其中该第二电极与该至少一第一半导体开关中对应的该第一导接端电连接；以及
至少一第二次模块，设置于该第一次模块上，其中该第二次模块包含一第二半导体开关、一第二二极管、一第四电极、一第五电极及一第六电极，其中该第二半导体开关包含多个第三导接端，且该第二二极管包含多个第四导接端，其中该第四电极及该第六电极与该第二半导体开关中对应的该第三导接端电连接，且与该第二二极管中对应的该第四导接端电连接，其中该第五电极与该第二半导体开关中对应的该第三导接端电连接；
其中，该第二次模块的该第四电极与该第一次模块中对应的该第一导引电极电连接，其中第二次模块的该第五电极与该第一次模块中对应的该第二导引电极电连接，其中该第二次模块的该第六电极与该第一次模块的对应的该第三电极电连接。
20.如权利要求19所述的电源模块，其中该第一半导体开关由一绝缘栅双极晶体管所构成，该绝缘栅双极晶体管包含三个第一导接端，以及该第二半导体开关由另一绝缘栅双极晶体管所构成，该另一绝缘栅双极晶体管包含三个第三导接端，其中该第一半导体开关中作为集极的该第一导接端以及该第一二极管中作为该阴极的该第二导接端与该第一电极电连接，其中该第一半导体开关中作为该栅极的该第一导接端与对应的该第二电极相导接，其中该第二半导体开关中作为该发射极的该第三导接端以及该第二二极管中作为该阴极的该第四导接端与该第四电极电连接，其中该第二半导体开关中作为该栅极的该第三导接端与该第五电极电连接，其中该第二半导体开关中作为该集极的该第三导接端以及该第二二极管中作为该阳极的该第四导接端与该第六电极电连接。
21.如权利要求20所述的电源模块，其中该基板具有多个第一导电通孔及至少一第二导电通孔，以及该第一次模块还包含：
一第一导电层，设置于该基板的一顶面上，且区分成该第一电极、该至少一第二电极及该至少一第三电极，其中该第一电极与对应的该第二导电通孔的一第一端相导接，该至少一第二电极及该至少一第三电极与对应的该第一导电通孔的一第一端相导接；
一绝缘层，设置于该基板的一底面上且外露于该基板；
一第二导电层，设置于该绝缘层的一顶面上且埋设于该基板内，其中该第二导电层与对应的该第二导电通孔的一第二端相导接，其中对应的该第一半导体开关中作为该集极的该第一导接端以及对应的该第一二极管中作为该阴极的该第二导接端设置于该第二导电层上且与该第二导电层电连接；以及
一第三导电层，设置于该绝缘层的一底面上。
22.如权利要求21所述的电源模块，其还包含一第一散热装置及/或一第二散热装置，其中该第一散热装置与该至少一第二次模块相接触，以及该第二散热装置与该第一次模块相接触。
23.一种电源模块，包含：
一第一次模块，包含多个第一半导体开关、多个第一二极管、一第一电极、多个第二电极、多个第三电极、多个第一导引电极、多个第二导引电极及一基板，其中该多个第一半导体开关及该多个第一二极管内埋于该基板中，每一该第一半导体开关包含多个第一导接端，每一该第一二极管包含多个第二导接端，其中该第一电极与该第一半导体开关中对应的该第一导接端以及该第一二极管中对应的该第二导接端电连接，每一该第三电极与对应的该第一半导体开关中对应的该第一导接端以及对应的该第一二极管中对应的该第二导接端电连接，且每一该第二电极与对应的该第一半导体开关中对应的该第一导接端电连接；以及
一第二次模块，设置于该第一次模块上，并包含多个第二半导体开关、多个第二二极管、多个第四电极、多个第五电极及多个第六电极，其中每一该第二半导体开关包含多个第三导接端，每一该第二二极管包含多个第四导接端，其中每一该第四电极及对应的该第六电极与对应的该第二半导体开关中对应的该第三导接端电连接，且与对应的该第二二极管中对应的该第四导接端电连接，以及每一该第五电极与对应的该第二半导体开关中对应的该第三导接端电连接；
其中该第二次模块的每一该第四电极与该第一次模块中对应的该第一导引电极电连接，该第二次模块的每一该第五电极与该第一次模块中对应的该第二导引电极电连接，以及该第二次模块的每一该第六电极与该第一次模块中对应的该第三电极电连接。
24.如权利要求23所述的电源模块，其还包含一第一散热装置及/或一第二散热装置，其中该第一散热装置与该至少一第二次模块相接触，以及该第二散热装置与该第一次模块相接触。
25.一种电源模块，包含：
一基板，包含至少一第一导接部；
一第一次模块，设置于该基板上，且包含一第一绝缘层、一第一半导体开关及一第二二极管，其中该第一半导体关内埋于该第一绝缘层，该第一二极管内埋于该第一绝缘层且与该第一半导体开关并联连接；以及
一第二次模块，包含一第二绝缘层、一第二半导体开关及一第二二极管，其中该第二半导体开关内埋于该第二绝缘层，该第二二极管内埋于该第二绝缘层内且与该第二半导体开关并联连接；
其中，该第一半导体开关与该第二半导体开关透过该第一导接部而串联连接。
CN201610364955.4A 2015-05-29 2016-05-27 电源模块 Active CN106206483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201504271YA SG10201504271YA (en) 2015-05-29 2015-05-29 Power module
SG10201504271Y 2015-05-29

Publications (2)

Publication Number Publication Date
CN106206483A true CN106206483A (zh) 2016-12-07
CN106206483B CN106206483B (zh) 2018-12-14

Family

ID=57399304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610364955.4A Active CN106206483B (zh) 2015-05-29 2016-05-27 电源模块

Country Status (4)

Country Link
US (1) US9871463B2 (zh)
EP (1) EP3107120B1 (zh)
CN (1) CN106206483B (zh)
SG (1) SG10201504271YA (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018137560A1 (zh) * 2017-01-24 2018-08-02 比亚迪股份有限公司 一种功率模块及其制造方法
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
CN111599697A (zh) * 2020-05-28 2020-08-28 矽磐微电子(重庆)有限公司 半导体模块封装方法及半导体模块

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550391B (zh) * 2015-10-23 2016-09-21 台達電子工業股份有限公司 整合功率模組封裝結構
DE102017101185B4 (de) * 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
EP3355349B1 (en) * 2017-01-26 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Efficient heat removal from component carrier with embedded diode
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
US10411609B2 (en) * 2017-12-22 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Substrate mounted inverter device
EP3557614A1 (de) 2018-04-17 2019-10-23 Siemens Aktiengesellschaft Leistungsmodul mit einem leistungselektronischen bauelement auf einer substratplatte und leistungselektronische schaltung mit einem solchen leistungsmodul
US11183460B2 (en) * 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
FR3087614B1 (fr) * 2018-10-19 2020-10-09 Sagemcom Energy & Telecom Sas Carte electrique comprenant un pont de redressement
SG10201809987YA (en) * 2018-11-09 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and packaging process
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
US11849539B2 (en) * 2020-08-13 2023-12-19 Toyota Motor Engineering & Manufacturing North America, Inc. Embedded cooling systems utilizing heat pipes
DE102022113636A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
US20100284155A1 (en) * 2009-05-11 2010-11-11 Infineon Technologies Ag Power Semiconductor Module Including Substrates Spaced from Each Other
CN102097427A (zh) * 2009-11-10 2011-06-15 英飞凌科技股份有限公司 层叠型电子器件
CN102405524A (zh) * 2009-02-20 2012-04-04 国家半导体公司 集成电路微模块
US20120235162A1 (en) * 2009-06-19 2012-09-20 Kabushiki Kaisha Yaskawa Denki Power converter
US20130009325A1 (en) * 2010-03-18 2013-01-10 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
CN104425470A (zh) * 2013-08-23 2015-03-18 英飞凌科技股份有限公司 半导体模块及其通过扩展嵌入技术的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
US7880283B2 (en) 2006-04-25 2011-02-01 International Rectifier Corporation High reliability power module
JP5062302B2 (ja) * 2010-06-29 2012-10-31 株式会社デンソー 冷却器への電子部品内蔵配線基板の取付構造及びその取付方法
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201401622RA (en) * 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
SG10201501021PA (en) * 2015-02-10 2016-09-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201504273UA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
SG10201508520PA (en) * 2015-10-14 2017-05-30 Delta Electronics Int’L Singapore Pte Ltd Power module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
CN102405524A (zh) * 2009-02-20 2012-04-04 国家半导体公司 集成电路微模块
US20100284155A1 (en) * 2009-05-11 2010-11-11 Infineon Technologies Ag Power Semiconductor Module Including Substrates Spaced from Each Other
US20120235162A1 (en) * 2009-06-19 2012-09-20 Kabushiki Kaisha Yaskawa Denki Power converter
CN102097427A (zh) * 2009-11-10 2011-06-15 英飞凌科技股份有限公司 层叠型电子器件
US20130009325A1 (en) * 2010-03-18 2013-01-10 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
CN104425470A (zh) * 2013-08-23 2015-03-18 英飞凌科技股份有限公司 半导体模块及其通过扩展嵌入技术的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018137560A1 (zh) * 2017-01-24 2018-08-02 比亚迪股份有限公司 一种功率模块及其制造方法
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
CN111599697A (zh) * 2020-05-28 2020-08-28 矽磐微电子(重庆)有限公司 半导体模块封装方法及半导体模块

Also Published As

Publication number Publication date
EP3107120B1 (en) 2023-08-30
SG10201504271YA (en) 2016-12-29
CN106206483B (zh) 2018-12-14
US20160352246A1 (en) 2016-12-01
US9871463B2 (en) 2018-01-16
EP3107120A1 (en) 2016-12-21
EP3107120C0 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
CN106206483A (zh) 电源模块
CN106208623B (zh) 电源模块
CN104900634B (zh) 封装结构及其所适用的堆栈式封装模块
CN105006453B (zh) 封装结构
CN104170086B (zh) 半导体装置及半导体装置的制造方法
CN104900609A (zh) 封装结构
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
CN106972762B (zh) 电源模块
CN103311193B (zh) 半导体功率模块封装结构及其制备方法
CN104716128A (zh) 功率模块、电源变换器以及功率模块的制造方法
CN109103159A (zh) 内嵌开关芯片的器件模组及其制作方法
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
US20150137344A1 (en) Semiconductor device and method for manufacturing same
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
CN105244329B (zh) 电子部件和用于从半导体裸片散热的方法
CN207165543U (zh) 一种低寄生电感双面散热功率模块
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN106298724B (zh) 塑封型功率模块
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN108155172A (zh) 集成电路封装
CN105990275B (zh) 功率模块封装件及其制作方法
CN207165564U (zh) 一种双面散热高可靠功率模块
WO2018137560A1 (zh) 一种功率模块及其制造方法
JPWO2020105556A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant